CN109993016A - 一种用于纳维码的读码系统 - Google Patents

Abstract

本发明提供了一种用于纳维码的读码系统，其可以实现纳维码的读取；其包括控制单元、运算单元、转换单元、USB接口单元；所述控制单元，用于对接收到的数据信息进行保存；所述运算单元，电控连接于所述控制单元、转换单元之间，用于将所述控制单元保存的数据信息完成光电转换，将数据信息变化成对应的数据信号；所述转换单元，与所述运算单元电控连接，用于将所述运算单元输出的数据信号完成解码，并实现数据传输至终端设备；所述USB接口单元，与所述控制单元电控连接，用于将所述控制单元输出的信息发送至终端设备。

Description

一种用于纳维码的读码系统

技术领域

本发明涉及纳维码技术领域，具体为一种用于纳维码的读码系统。

背景技术

纳维码技术是融合了纳米材料技术、光子技术与信息技术的新一代数字标识技术，其是通过将数据承载在纳米微晶材料，在物体表面形成融合性标记，再通过特殊光学手段进行数据的快速识别；简单说就是一改过去条码和二维码的编码与印刷方式，用纳米材料制成的纳米墨水代替普通印刷材料，把平面的印刷点变成立体发光点，通过光学编码进行数据承载，并使用特殊光学手段进行快速识别。

与传统编码相比，用新型材料打印出的纳维码好处显而易见，首先它是附着在物体上的，几乎看不见，最小能够达到2—3毫米，不影响物体本身组织结构。其次它性质稳定，光学材料的特性决定了纳维码在现有技术条件下至少100年不会灭失，可以经受包括高温、流水、切割、打磨、焊接等各种环境的考验，最重要的是安全，目前来说光子的排列组合是不可复制的，相当于一个物体只会有唯一一个身份证，纳维码这些特性满足了工业级别物联网应用在生产、流通、储存与成本控制等环节对感知技术的多方面需求。

而由于纳维码由纳米材料制成，肉眼无法看到，目前只能通过专用扫描设备进行扫描识别，本发明旨在提供一种纳维码的读码系统用于纳维码的读取。

发明内容

针对上述问题，本发明提供了一种用于纳维码的读码系统，其可以实现纳维码的读取。

其技术方案是这样的：一种用于纳维码的读码系统，其特征在于，其包括控制单元、运算单元、转换单元、USB接口单元；

所述控制单元，用于对接收到的数据信息进行保存；

所述运算单元，电控连接于所述控制单元、转换单元之间，用于将所述控制单元保存的数据信息完成光电转换，将数据信息变化成对应的数据信号；

所述转换单元，与所述运算单元电控连接，用于将所述运算单元输出的数据信号完成解码，并实现数据传输至终端设备；

所述USB接口单元，与所述控制单元电控连接，用于将所述控制单元输出的信息发送至终端设备。

其进一步特征在于：

所述控制单元包括控制器U1、电阻R1～R7、电容C1～C10、反向器U3、电感L1；所述电容C5、C6、电阻R2的一端及与所述控制器U1的5、6、7脚相连后接与电压输入端Vin，所述电阻R2的另一端与所述电容C8的一端均连接于所述控制器U1的4脚，所述电容C5、C6、C8的另一端相连后接地；所述反向器U3的1脚接电源Vcc，所述反向器U3的4脚接所述控制器U1的3脚，所述电容C4、电阻R4的一端与所述反向器U3的3脚相连接后接地，所述电容C4、电阻R4的另一端分别对应连接所述控制器U1的2、1脚；所述控制器U1的0、8、9、10、20脚相连后接地；所述控制器U1的11、12、13、14、15、16脚相连后与所述电感L1的一端连接，所述电容C1、C2、C3、C7、电阻R1的一端均与所述电感L1的一端连接后接于电源V1d+，所述电容C1、C2、C3的另一端相连后接地，所述电容C7的另一端连接所述电阻R3的一端，所述电容C9、C10的一端均接于所述控制器U1的18脚，所述电容C9、电阻R1、R3的另一端、所述电阻R5、R6、R7的一端、所述控制器U1的19脚均相连接，所述电容C10与所述电阻R5的另一端连接，所述电阻R7的另一端接地；

所述运算单元包括放大器U2A、U2B、发光二极管D1、电容C11、C12、电阻R8～R11；所述发光二极管D1的正极连接所述电源V1d+，所述发光二极管D1的负极与所述电阻R11的一端、放大器U2A的3脚相连接，所述电阻R8、R9的一端相连后接于所述放大器U2A的2脚，所述电阻R9、R11的另一端相连后接地，所述放大器U2A的4脚接地，所述电阻R8的另一端与所述放大器U2A的1脚、放大器U2B的5脚均相连接，所述电容C12的一端与所述放大器U2A的8脚相连后接所述电源Vcc，所述电容C12的另一端接地，所述电阻R10、电容C11的一端相连后接于所述放大器U2B的6脚，所述电容C11、电阻R6的另一端、所述放大器U2B的7脚均相连；

所述转换单元包括微转换器U4、电阻R12～R14、电容C13～C16、晶振X1、稳压管D2、电解电容EC1、电感L2；所述电阻R12的一端与所述微转换器U4的2脚相连后接于接口J1的2脚，所述电阻R12的另一端连接所述电源Vcc，所述微转换器U4的22脚连接所述反向器U3的2脚，所述微转换器U4的3、4脚分别对应连接接口J2的1、2脚，所述接口J2的3脚接地，所述微转换器U4的5脚连接所述电阻R13后接所述电源Vcc、且与接口J3的3脚相连接，所述接口J3的2脚连接所述微转换器U4的9脚，所述接口J3的1脚接地；所述微转换器U4的20脚连接所述电阻R10的另一端，所述微转换器U4的19脚连接所述电源V1d+，所述微转换器U4的18脚连接所述放大器U2B的5脚，所述微转换器U4的17脚连接所述电容C14后接地，所述微转换器U4的16脚连接所述电容C13后接地；所述晶振X1的两端分别连接于所述微转换器U4的26、27脚，所述微转换器U4的1、14、15脚相连后接地，所述电感L2、电容C15的一端相连后接于所述微转换器U4的13脚，所述微转换器U4的28脚、稳压管D2的负极、电感L2的另一端、电容C16的一端均相连后连接所述电源Vcc，所述电容C15、C16的另一端相连后接地，所述稳压管D2的正极连接所述电压输入端Vin，接口J4的2脚连接所述电阻R14的一端，所述电阻R14的另一端与所述电解电容EC1的正极连接后接所述电压输入端Vin，所述电解电容EC1的负极与所述接口J4的1脚相连后接地；

所述USB接口单元包括晶体管IC1、多路分解器IC2、电阻R15～R24、电容C17、蜂鸣器LS1；所述多路分解器IC2的3脚、电容C17的一端相连后接地，所述多路分解器IC2的8、10脚、电容C17的另一端相连后接电源5V，所述多路分解器IC2的6、9脚相连后经所述电阻R15后接地；所述电阻R17、R18的一端相连后接所述多路分解器IC2的2脚，所述电阻R18的另一端接地，所述电阻R17的另一端连接所述晶体管IC1的5脚，所述晶体管IC1的4脚接地，所述晶体管IC1的6脚经所述电阻R16后接所述电源5V、且与所述多路分解器IC2的1脚相连接，所述晶体管IC1的3脚连接所述蜂鸣器LS1的2脚，所述蜂鸣器LS1的1脚、晶体管IC1的1脚均接地，接口J6的4脚连接所述电阻R19的一端、所述晶体管IC1的2脚，所述电阻R19的另一端连接所述电源5V，所述接口J6的1、3脚相连后接地，所述接口J6的2脚、接口J5的5脚与所述电阻R20的一端均相连接，所述接口J5的3脚连接所述电阻R21的一端、且与所述多路分解器IC2的5脚相连接，所述电阻R20、R21的另一端相连后接所述电源5V，所述接口J5的1脚接所述电源5V，所述接口J5的2、4、6脚相连后接地；接口J8、J9的1脚均接所述电源5V，所述接口J8的4脚接地，所述接口J9的4、5、6脚相连后接地，所述接口J8的2、3脚分别对应连接所述接口J9的2、3脚、且均与所述控制器U1的32、33脚相连接，接口J7的2脚接地，所述接口J7的1脚经所述电阻R22后连接所述多路分解器IC2的4脚，所述接口J7的3脚经所述电阻R23后连接所述多路分解器IC2的7脚，所述接口J7的4脚经所述电阻R24后连接所述多路分解器IC2的2脚；

所述控制器U1的型号是STM32；所述反向器U3的型号是SN74LVC1G04；所述放大器U2A、U2B的型号均是LM358；

所述微转换器U4的型号是AduC814ARU；所述接口J1为DLEN接口，所述接口J2为UART接口，所述接口J3为IO接口，所述接口J4为POW接口；

所述晶体管IC1的型号是PUMX1；所述多路分解器IC2的型号是IC_TS5A23159DGST；所述接口J5、接口J6、接口J7、接口J8均为CON串口，所述接口J9为USB接口。

本发明的有益效果是，其通过控制单元将接收到的纳维码数据信息信号进行保存后，经运算单元将该数据信息进行光电转换，以将数据信息变化成对应的数据信号，随后该数据信号输送至转换单元完成解码，并将解码后的数据传输至终端设备中，实现对纳维码的读取，同时可通过USB接口单元将控制单元接收到的纳维码数据信息直接传送到终端设备，可保证安全性和使用的便利性，也保证了数据传输的稳定性。

附图说明

图1为本发明的结构框图；

图2为控制单元的电路原理图；

图3为运算单元的电路原理图；

图4为转换单元的电路原理图；

图5为USB接口单元的电路原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1～图5所示，本发明的一种用于纳维码的读码系统，其包括控制单元1、运算单元2、转换单元3、USB接口单元4；

控制单元1，用于对接收到的数据信息进行保存；

运算单元2，电控连接于控制单元1、转换单元3之间，用于将控制单元1保存的数据信息完成光电转换，将数据信息变化成对应的数据信号；

转换单元3，与运算单元2电控连接，用于将运算单元2输出的数据信号完成解码，并实现数据传输至终端设备5；

USB接口单元4，与控制单元1电控连接，用于将控制单元1输出的信息发送至终端设备5。

控制单元1包括控制器U1、电阻R1～R7、电容C1～C10、反向器U3、电感L1；电容C5、C6、电阻R2的一端及与控制器U1的5、6、7脚相连后接与电压输入端Vin，电阻R2的另一端与电容C8的一端均连接于控制器U1的4脚，电容C5、C6、C8的另一端相连后接地；反向器U3的1脚接电源Vcc，反向器U3的4脚接控制器U1的3脚，电容C4、电阻R4的一端与反向器U3的3脚相连接后接地，电容C4、电阻R4的另一端分别对应连接控制器U1的2、1脚；控制器U1的0、8、9、10、20脚相连后接地；控制器U1的11、12、13、14、15、16脚相连后与电感L1的一端连接，电容C1、C2、C3、C7、电阻R1的一端均与电感L1的一端连接后接于电源V1d+，电容C1、C2、C3的另一端相连后接地，电容C7的另一端连接电阻R3的一端，电容C9、C10的一端均接于控制器U1的18脚，电容C9、电阻R1、R3的另一端、电阻R5、R6、R7的一端、控制器U1的19脚均相连接，电容C10与电阻R5的另一端连接，电阻R7的另一端接地。

运算单元2包括放大器U2A、U2B、发光二极管D1、电容C11、C12、电阻R8～R11；发光二极管D1的正极连接电源V1d+，发光二极管D1的负极与电阻R11的一端、放大器U2A的3脚相连接，电阻R8、R9的一端相连后接于放大器U2A的2脚，电阻R9、R11的另一端相连后接地，放大器U2A的4脚接地，电阻R8的另一端与放大器U2A的1脚、放大器U2B的5脚均相连接，电容C12的一端与放大器U2A的8脚相连后接电源Vcc，电容C12的另一端接地，电阻R10、电容C11的一端相连后接于放大器U2B的6脚，电容C11、电阻R6的另一端、放大器U2B的7脚均相连。

转换单元3包括微转换器U4、电阻R12～R14、电容C13～C16、晶振X1、稳压管D2、电解电容EC1、电感L2；电阻R12的一端与微转换器U4的2脚相连后接于接口J1的2脚，电阻R12的另一端连接电源Vcc，微转换器U4的22脚连接反向器U3的2脚，微转换器U4的3、4脚分别对应连接接口J2的1、2脚，接口J2的3脚接地，微转换器U4的5脚连接电阻R13后接电源Vcc、且与接口J3的3脚相连接，接口J3的2脚连接微转换器U4的9脚，接口J3的1脚接地；微转换器U4的20脚连接电阻R10的另一端，微转换器U4的19脚连接电源V1d+，微转换器U4的18脚连接放大器U2B的5脚，微转换器U4的17脚连接电容C14后接地，微转换器U4的16脚连接电容C13后接地；晶振X1的两端分别连接于微转换器U4的26、27脚，微转换器U4的1、14、15脚相连后接地，电感L2、电容C15的一端相连后接于微转换器U4的13脚，微转换器U4的28脚、稳压管D2的负极、电感L2的另一端、电容C16的一端均相连后连接电源Vcc，电容C15、C16的另一端相连后接地，稳压管D2的正极连接电压输入端Vin，接口J4的2脚连接电阻R14的一端，电阻R14的另一端与电解电容EC1的正极连接后接电压输入端Vin，电解电容EC1的负极与接口J4的1脚相连后接地。

控制器U1的型号是STM32；反向器U3的型号是SN74LVC1G04；放大器U2A、U2B的型号均是LM358；微转换器U4的型号是AduC814ARU；接口J1为DLEN接口，接口J2为UART接口，接口J3为IO接口，接口J4为POW接口；终端设备5采用PC端等设备；电源V1d+采用1.8V～5V电源。

USB接口单元4包括晶体管IC1、多路分解器IC2、电阻R15～R24、电容C17、蜂鸣器LS1；多路分解器IC2的3脚、电容C17的一端相连后接地，多路分解器IC2的8、10脚、电容C17的另一端相连后接电源5V，多路分解器IC2的6、9脚相连后经电阻R15后接地；电阻R17、R18的一端相连后接多路分解器IC2的2脚，电阻R18的另一端接地，电阻R17的另一端连接晶体管IC1的5脚，晶体管IC1的4脚接地，晶体管IC1的6脚经电阻R16后接电源5V、且与多路分解器IC2的1脚相连接，晶体管IC1的3脚连接蜂鸣器LS1的2脚，蜂鸣器LS1的1脚、晶体管IC1的1脚均接地，接口J6的4脚连接电阻R19的一端、晶体管IC1的2脚，电阻R19的另一端连接电源5V，接口J6的1、3脚相连后接地，接口J6的2脚、接口J5的5脚与电阻R20的一端均相连接，接口J5的3脚连接电阻R21的一端、且与多路分解器IC2的5脚相连接，电阻R20、R21的另一端相连后接电源5V，接口J5的1脚接电源5V，接口J5的2、4、6脚相连后接地；接口J8、J9的1脚均接电源5V，接口J8的4脚接地，接口J9的4、5、6脚相连后接地，接口J8的2、3脚分别对应连接接口J9的2、3脚、且均与控制器U1的32、33脚相连接，接口J7的2脚接地，接口J7的1脚经电阻R22后连接多路分解器IC2的4脚，接口J7的3脚经电阻R23后连接多路分解器IC2的7脚，接口J7的4脚经电阻R24后连接多路分解器IC2的2脚。

晶体管IC1的型号是PUMX1；多路分解器IC2的型号是IC_TS5A23159DGST；接口J5、接口J6、接口J7、接口J8均为CON串口，接口J9为USB接口。

USB接口单元4与终端设备5连接，在进行扫码时，判断控制单元1是否通过USB接口单元4与终端设备5连接，若相连，可通过USB接口单元4将控制单元1接收到的纳维码数据信息传送到终端设备5进行保存，以减少控制单元1自身内存的消耗，从而可提高数据传输的速度和稳定性，若没有连接，则将数据信息保存至控制单元1，随后进行数据解码，并将解码后的数据传输至终端设备5中，最终实现纳维码的读取。

Claims (8)

1.一种用于纳维码的读码系统，其特征在于，其包括控制单元、运算单元、转换单元、USB接口单元；

所述控制单元，用于对接收到的数据信息进行保存；

所述运算单元，电控连接于所述控制单元、转换单元之间，用于将所述控制单元保存的数据信息完成光电转换，将数据信息变化成对应的数据信号；

所述转换单元，与所述运算单元电控连接，用于将所述运算单元输出的数据信号完成解码，并实现数据传输至终端设备；

所述USB接口单元，与所述控制单元电控连接，用于将所述控制单元输出的信息发送至终端设备。

2.根据权利要求1所述的一种用于纳维码的读码系统，其特征在于：所述控制单元包括控制器U1、电阻R1～R7、电容C1～C10、反向器U3、电感L1；所述电容C5、C6、电阻R2的一端及与所述控制器U1的5、6、7脚相连后接与电压输入端Vin，所述电阻R2的另一端与所述电容C8的一端均连接于所述控制器U1的4脚，所述电容C5、C6、C8的另一端相连后接地；所述反向器U3的1脚接电源Vcc，所述反向器U3的4脚接所述控制器U1的3脚，所述电容C4、电阻R4的一端与所述反向器U3的3脚相连接后接地，所述电容C4、电阻R4的另一端分别对应连接所述控制器U1的2、1脚；所述控制器U1的0、8、9、10、20脚相连后接地；所述控制器U1的11、12、13、14、15、16脚相连后与所述电感L1的一端连接，所述电容C1、C2、C3、C7、电阻R1的一端均与所述电感L1的一端连接后接于电源V1d+，所述电容C1、C2、C3的另一端相连后接地，所述电容C7的另一端连接所述电阻R3的一端，所述电容C9、C10的一端均接于所述控制器U1的18脚，所述电容C9、电阻R1、R3的另一端、所述电阻R5、R6、R7的一端、所述控制器U1的19脚均相连接，所述电容C10与所述电阻R5的另一端连接，所述电阻R7的另一端接地。

3.根据权利要求2所述的一种用于纳维码的读码系统，其特征在于：所述运算单元包括放大器U2A、U2B、发光二极管D1、电容C11、C12、电阻R8～R11；所述发光二极管D1的正极连接所述电源V1d+，所述发光二极管D1的负极与所述电阻R11的一端、放大器U2A的3脚相连接，所述电阻R8、R9的一端相连后接于所述放大器U2A的2脚，所述电阻R9、R11的另一端相连后接地，所述放大器U2A的4脚接地，所述电阻R8的另一端与所述放大器U2A的1脚、放大器U2B的5脚均相连接，所述电容C12的一端与所述放大器U2A的8脚相连后接所述电源Vcc，所述电容C12的另一端接地，所述电阻R10、电容C11的一端相连后接于所述放大器U2B的6脚，所述电容C11、电阻R6的另一端、所述放大器U2B的7脚均相连。

4.根据权利要求3所述的一种用于纳维码的读码系统，其特征在于：所述转换单元包括微转换器U4、电阻R12～R14、电容C13～C16、晶振X1、稳压管D2、电解电容EC1、电感L2；所述电阻R12的一端与所述微转换器U4的2脚相连后接于接口J1的2脚，所述电阻R12的另一端连接所述电源Vcc，所述微转换器U4的22脚连接所述反向器U3的2脚，所述微转换器U4的3、4脚分别对应连接接口J2的1、2脚，所述接口J2的3脚接地，所述微转换器U4的5脚连接所述电阻R13后接所述电源Vcc、且与接口J3的3脚相连接，所述接口J3的2脚连接所述微转换器U4的9脚，所述接口J3的1脚接地；所述微转换器U4的20脚连接所述电阻R10的另一端，所述微转换器U4的19脚连接所述电源V1d+，所述微转换器U4的18脚连接所述放大器U2B的5脚，所述微转换器U4的17脚连接所述电容C14后接地，所述微转换器U4的16脚连接所述电容C13后接地；所述晶振X1的两端分别连接于所述微转换器U4的26、27脚，所述微转换器U4的1、14、15脚相连后接地，所述电感L2、电容C15的一端相连后接于所述微转换器U4的13脚，所述微转换器U4的28脚、稳压管D2的负极、电感L2的另一端、电容C16的一端均相连后连接所述电源Vcc，所述电容C15、C16的另一端相连后接地，所述稳压管D2的正极连接所述电压输入端Vin，接口J4的2脚连接所述电阻R14的一端，所述电阻R14的另一端与所述电解电容EC1的正极连接后接所述电压输入端Vin，所述电解电容EC1的负极与所述接口J4的1脚相连后接地。

5.根据权利要求2所述的一种用于纳维码的读码系统，其特征在于：所述USB接口单元包括晶体管IC1、多路分解器IC2、电阻R15～R24、电容C17、蜂鸣器LS1；所述多路分解器IC2的3脚、电容C17的一端相连后接地，所述多路分解器IC2的8、10脚、电容C17的另一端相连后接电源5V，所述多路分解器IC2的6、9脚相连后经所述电阻R15后接地；所述电阻R17、R18的一端相连后接所述多路分解器IC2的2脚，所述电阻R18的另一端接地，所述电阻R17的另一端连接所述晶体管IC1的5脚，所述晶体管IC1的4脚接地，所述晶体管IC1的6脚经所述电阻R16后接所述电源5V、且与所述多路分解器IC2的1脚相连接，所述晶体管IC1的3脚连接所述蜂鸣器LS1的2脚，所述蜂鸣器LS1的1脚、晶体管IC1的1脚均接地，接口J6的4脚连接所述电阻R19的一端、所述晶体管IC1的2脚，所述电阻R19的另一端连接所述电源5V，所述接口J6的1、3脚相连后接地，所述接口J6的2脚、接口J5的5脚与所述电阻R20的一端均相连接，所述接口J5的3脚连接所述电阻R21的一端、且与所述多路分解器IC2的5脚相连接，所述电阻R20、R21的另一端相连后接所述电源5V，所述接口J5的1脚接所述电源5V，所述接口J5的2、4、6脚相连后接地；接口J8、J9的1脚均接所述电源5V，所述接口J8的4脚接地，所述接口J9的4、5、6脚相连后接地，所述接口J8的2、3脚分别对应连接所述接口J9的2、3脚、且均与所述控制器U1的32、33脚相连接，接口J7的2脚接地，所述接口J7的1脚经所述电阻R22后连接所述多路分解器IC2的4脚，所述接口J7的3脚经所述电阻R23后连接所述多路分解器IC2的7脚，所述接口J7的4脚经所述电阻R24后连接所述多路分解器IC2的2脚。

6.根据权利要求3所述的一种用于纳维码的读码系统，其特征在于：所述控制器U1的型号是STM32；所述反向器U3的型号是SN74LVC1G04；所述放大器U2A、U2B的型号均是LM358。

7.根据权利要求4所述的一种用于纳维码的读码系统，其特征在于：所述微转换器U4的型号是AduC814ARU；所述接口J1为DLEN接口，所述接口J2为UART接口，所述接口J3为IO接口，所述接口J4为POW接口。

8.根据权利要求5所述的一种用于纳维码的读码系统，其特征在于：所述晶体管IC1的型号是PUMX1；所述多路分解器IC2的型号是IC_TS5A23159DGST；所述接口J5、接口J6、接口J7、接口J8均为CON串口，所述接口J9为USB接口。