CN109981077B - 基于乘法器的可编程滤波器 - Google Patents

Abstract

本申请案的实施例涉及一种基于乘法器的可编程滤波器。在一些实施例中，一种基于乘法器的可编程滤波器(100)包括：预缩放电路(105)；第一乘法器电路(110N)，其经耦合到所述预缩放电路的第一输出及所述预缩放电路的第二输出；及第二乘法器电路(110N)，其经耦合到所述预缩放电路的所述第一输出及所述预缩放电路的所述第二输出。在一些实施例中，所述基于乘法器的可编程滤波器还包括：第一加法器(115N)，其经耦合到所述第一乘法器电路的第一输出及所述第一乘法器电路的第二输出；第二加法器(115N)，其经耦合到所述第二乘法器电路的第一输出及所述第二乘法器电路的第二输出；第一寄存器(125N)，其经耦合到所述第一加法器的输出及所述第二加法器的输入；及第二寄存器(125N)，其经耦合到所述第二加法器的输出。

Description

基于乘法器的可编程滤波器

技术领域

本申请案的实施例涉及基于乘法器的可编程滤波器。

背景技术

滤波器是可能够基于所要特性或第二输入信号来修改第一输入信号的电子装置。一些滤波器经预配置以基于所要特性来修改第一输入信号且一些滤波器可经编程以使终端用户可提供用于修改第一输入信号的第二输入信号。滤波器可作为组件并入到若干电子装置中。

发明内容

在一些实施例中，一种基于乘法器的可编程滤波器包括：预缩放电路；第一乘法器电路，其经耦合到所述预缩放电路的第一输出及所述预缩放电路的第二输出；及第二乘法器电路，其经耦合到所述预缩放电路的所述第一输出及所述预缩放电路的所述第二输出。在一些实施例中，所述基于乘法器的可编程滤波器也包括：第一加法器，其经耦合到所述第一乘法器电路的第一输出及所述第一乘法器电路的第二输出；第二加法器，其经耦合到所述第二乘法器电路的第一输出及所述第二乘法器电路的第二输出；第一寄存器，其经耦合到所述第一加法器的输出及所述第二加法器的输入；及第二寄存器，其经耦合到所述第二加法器的输出。

在一些实施例中，一种滤波器包括预缩放电路，其经配置以：接收乘数；基于所述乘数产生预缩放乘数；及输出所述乘数及所述预缩放乘数。在一些实施例中，所述滤波器进一步包括第一乘法器电路，其经耦合到所述预缩放电路且经配置以：接收所述乘数、所述预缩放乘数及第一被乘数；基于所述乘数及所述第一被乘数计算第一多个中间输出；及基于所述第一多个中间输出计算第一进位-求和输出，所述第一进位-求和输出包括第一进位输出及第一求和输出。在一些实施例中，所述滤波器进一步包括第一加法器，其经耦合到所述第一乘法器电路且经配置以将所述第一进位输出与所述第一求和输出相加以形成第一部分乘积。在一些实施例中，所述滤波器进一步包括第二乘法器电路，其经耦合到所述预缩放电路且经配置以：接收所述乘数、所述预缩放乘数及第二被乘数；基于所述乘数及所述第二被乘数计算第二多个中间输出；及基于所述第二多个中间输出计算第二进位-求和输出，所述第二进位-求和输出包括第二进位输出及第二求和输出。在一些实施例中，所述滤波器进一步包括第二加法器，其经耦合到所述第二乘法器电路及所述第一加法器且经配置以将所述第二进位输出、所述第二求和输出及所述第一部分乘积相加。

在一些实施例中，一种由基于乘法器的可编程滤波器实施的方法包括：接收乘数；通过预缩放电路产生至少一个预缩放乘数；通过第一乘法器至少部分基于所述乘数及第一被乘数产生第一进位-求和输出；及通过第一加法器将所述第一进位-求和输出的进位输出与所述第一进位-求和输出的求和输出相加以形成第一部分乘积。在一些实施例中，所述方法进一步包括：通过第二乘法器至少部分基于所述乘数及第二被乘数产生第二进位-求和输出；通过第二加法器将所述第二进位-求和输出的进位输出、所述第二进位-求和输出的求和输出及所述第一部分乘积相加；及将一或多个补偿值与所述第二加法器的输出相加以产生经滤波输出信号。在一些实施例中，所述方法进一步包括通过所述基于乘法器的可编程滤波器传输所述经滤波输出信号。

附图说明

为了获得各种实例的详细描述，现在将参考附图，其中：

图1展示根据各种实施例的说明性基于乘法器的可编程滤波器的示意图；

图2展示根据各种实施例的说明性乘法器电路的示意图；

图3展示根据各种实施例的说明性移位器、反相器、选择器电路的示意图；

图4展示根据各种实施例的说明性编码电路的示意图；

图5展示根据各种实施例的说明性基于乘法器的可编程滤波器的示意图；

图6展示根据各种实施例的说明性乘法器电路的示意图；及

图7展示根据各种实施例的信号滤波的说明性方法的流程图。

具体实施方式

可编程滤波器可在收发器(或接收器/发射器)中实施以基于可编程特性对信号进行滤波。例如，滤波器可经编程以作为低通滤波器、高通滤波器、带通滤波器、带阻滤波器或基于所接收的滤波系数的其它滤波器类型操作。滤波系数可乘以输入信号(例如，需要过滤的信号)以产生部分乘积，它们接着进行求和以产生经滤波信号。例如，在低通滤波器中，输入信号的分量的滤波系数可为高的(例如，约等于一)且输入信号的高频分量的滤波系数可为低的(例如，约等于零)以在乘法之后衰减输入信号的高频分量。在宽带宽实施方案中，可编程滤波器可在高取样率下操作(例如，高达每秒约7.5亿个样本)，这也可导致相当高的功率消耗(例如，几百毫瓦的功率)。为了减小成本(例如消耗的功率及占据的空间(例如，硅面积))，可产生新的可编程滤波器实施方案。

本文揭示提供基于乘法器的可编程滤波器的实施例。基于乘法器的可编程滤波器可通过例如根据布斯(Booth)乘法架构或任何其它适合乘法架构将输入信号乘以一或多个滤波系数而对输入信号进行滤波。在一些实施例中，布斯乘法架构可为基数8架构，而在其它实施例中(例如，如通过所要被乘数位宽度确定)，可使用其它基数值架构，例如基数6、基数4或多个基数的组合。出于本发明的目的，基于乘法器的可编程滤波器经论述为在转置形式架构滤波器中实施布斯基数8结构，不过在不背离本发明的范围的情况下，本发明可同样适用于或适合于其它基数、乘法架构及/或滤波器形式。在转置形式架构滤波器中，输入数据样本可与滤波器的全部滤波系数大体上同时相乘且这些乘法的结果可与先前存储的乘法的部分乘积的中间和相加且接着被存储。在布斯基数8结构中，被乘数(例如，基于乘法器的可编程滤波器的滤波系数)可分成四个位的多个群组，所述群组各自具有与另一群组重叠的一个位。针对每一群组，经相加以形成最终乘法输出的部分乘积可为0、+/-2倍、+/-3倍或+/-4倍，其中X是乘数(例如，需要滤波的输入信号)。

在一些实施例中，可通过基于乘法器的可编程滤波器的每一乘法器电路将乘数的位左移而计算乘数的2倍及4倍值。例如，左移一个位可产生乘数的2倍值且左移第二位可产生乘数的4倍值。在一些实施例中，乘数的3倍值可在基于乘法器的可编程滤波器中预计算一次且作为预缩放乘数传播到基于乘法器的可编程滤波器中的乘法器电路中的每一者。针对具有L个抽头的基于乘法器的可编程滤波器，其中L是大于零的整数值，预计算预缩放乘数可使基于乘法器的可编程滤波器中的加法运算数量减少L-1个加法运算。因此，预计算且将预缩放乘数传播到基于乘法器的可编程滤波器的乘法器电路可例如减少乘法器电路消耗的面积且导致由基于乘法器的可编程滤波器消耗的功率及面积两者的节省。

在一些实施例中，基于乘法器的可编程滤波器的每一乘法器电路可提供来自乘法器电路的进位-求和输出(例如，单独进位输出总线及求和输出总线)以用于乘法器电路外部的加法。输出进位及求和输出总线可例如通过在输出之前不提供每一乘法器电路内的进位输出总线及求和输出总线的加法(例如，脉动加法)而增加基于乘法器的可编程滤波器的操作速度，且可通过不包含专门用于将乘法器电路内部的进位输出总线及求和输出总线相加的额外加法器而减小基于乘法器的可编程滤波器的每一乘法器电路的大小。在一些实施例中，每一进位输出总线及每一求和输出总线可为多位总线。

在一些实施例中，基于乘法器的可编程滤波器的每一乘法器电路可经配置以接收乘数、预计算的乘数的3倍值及被乘数且基于所接收的数据确定进位输出总线及求和输出总线。每一乘法器电路可包括：多个移位器、反相器、选择器电路，其各自经配置以接收乘数、预计算的乘数的3倍值及被乘数中的至少一部分；以及进位保留加法器，其经耦合到移位器、反相器、选择器电路中的每一者且经配置以至少部分基于至少一些移位器、反相器、选择器电路的输出确定进位输出总线及求和输出总线。移位器、反相器、选择器电路中的每一者可包括移位器，其经配置以接收乘数且计算乘数的2倍值及乘数的4倍值。移位器、反相器、选择器电路中的每一者也可包括第一多路复用器，其经配置以接收零值、乘数、乘数的2倍、3倍及4倍值以及缩放控制信号。移位器、反相器、选择器电路中的每一者可进一步包括各自经耦合到第一多路复用器的反相器及第二多路复用器，反相器经配置以确定第一多路复用器的输出的二进制互补反码且第二多路复用器经配置以接收第一多路复用器的输出、反相器的输出及否定控制信号。

例如，可通过编码电路计算缩放控制信号及否定控制信号。在实施例中，编码电路可包含反相器及多路复用器，其经配置以基于被乘数中的至少一部分产生缩放控制信号及否定控制信号。例如，在编码电路接收被乘数的4个位时，最高有效位可输出为否定控制信号且作为多路复用器的控制信号提供到多路复用器。被乘数的3个最低有效位可在第一输入处提供到多路复用器且在第二输入处以反相形式(例如，经由反相器)提供，其中至少部分基于控制信号(例如，由编码电路接收的最高有效位)确定的多路复用器的输出是缩放控制信号。

在实施例中，基于乘法器的可编程滤波器可在处理乘数之前将乘数转换为二进制偏移格式。在一些实施例中，将乘数转换为二进制偏移格式可将偏差引入到乘数中。基于乘法器的可编程滤波器可通过预计算偏差值且从基于乘法器的可编程滤波器的最终输出减去偏差值而补偿偏差。

在实施例中，基于乘法器的可编程滤波器的乘法器电路可包含量化电路。量化电路可经配置以例如在基于乘法器的可编程滤波器的每一乘法器进行计算之前截断乘数的最低有效位的一部分及乘数的3倍值。

现在参考图1，展示根据各种实施例的说明性基于乘法器的可编程滤波器100的示意图。尽管没有展示，但基于乘法器的可编程滤波器100可在例如信号收发器中实施，例如基站收发器、信号链收发器或任何其它适合形式的信号或数据处理装置。基于乘法器的可编程滤波器100可基于可编程滤波系数(例如，被乘数，说明为h)缩放输入信号(乘数，说明为x(n))以根据系数对输入信号进行滤波。

在实施例中，基于乘法器的可编程滤波器100包含预缩放电路105(例如，替代地称为预缩放电路)、多个乘法器电路110N、多个加法器115N、多个寄存器120N及多个寄存器125N。在实施例中，预缩放电路105包含耦合到第一寄存器120N的数据输入的第一输出及耦合到第二寄存器120N的数据输入的第二输出。第一寄存器120N及第二寄存器120N各自可在输出处耦合到乘法器电路110N中的每一者的输入。在一些实施例中，可省略第一寄存器120N及第二寄存器120N，使得预缩放电路105的第一及第二输出经耦合到乘法器电路110N中的每一者的输入。乘法器电路110N中的每一者可在进位输出及求和输出处耦合到加法器115N中的一者的输入。加法器115N中的每一者可在输出处相继耦合到寄存器125N的输入，使得每一加法器115N的输出经耦合到寄存器125N的输入且至少一些寄存器125N包含耦合到加法器115N的输入的输出。

预缩放电路105可经配置以接收乘数以通过基于乘法器的可编程滤波器100进行处理。例如，可从天线、接收器、先前处理阶段或其中实施基于乘法器的可编程滤波器100的装置的任何其它元件接收乘数。另外，可从基于乘法器的可编程滤波器100的另一组件接收乘数，所述基于乘法器的可编程滤波器100先前从其中实施所述基于乘法器的可编程滤波器100的装置的另一元件接收乘数，如下文将更详细论述。预缩放电路105可经配置以例如输出乘数以及产生且输出一或多个额外信号，所述额外信号可为乘数的倍数(例如，缩放版本)(例如，预缩放乘数，说明为3x(n))。例如，在至少一些实施例中，预缩放电路105可产生并输出是乘数的三倍的预缩放乘数。在其它实施例中，预缩放电路105可产生并输出额外信号，例如可为乘数的五倍、乘数的六倍、乘数的七倍等的信号。预缩放电路105可根据任何适合方法(其范围在本文中不受限)产生信号。在一个实施例中，预缩放电路105可经配置以通过实施经配置以使乘数左移一个位(例如，产生是乘数的两倍的移位信号)的移位器及经配置以将乘数相加到移位信号以产生是乘数的三倍的预缩放乘数的加法器而产生是乘数的三倍的预缩放乘数。

乘数及缩放乘数可通过预缩放电路105输出且存储于相应寄存器120N中。本发明的寄存器120N及寄存器125N中的每一者可为能够或适合于存储数据的任何结构。例如，寄存器120N可实施为数字触发器、锁存器、数据寄存器或任何其它适合数据存储结构。另外，寄存器120N中的任何一或多者可具有第一结构且任何一或多个其它寄存器120N可具有第二结构、第三结构及类似物，使得基于乘法器的可编程滤波器100中的每一寄存器120N可不具有相同或大体上相同的结构。

每一乘法器电路110N可从寄存器120N接收乘数且从另一寄存器120N接收缩放乘数。每一乘法器电路110N也可接收被乘数中的至少一部分。如上文论述，被乘数可经编程(例如，用户可选择)。在一些实施例中，通过每一乘法器电路110N接收的被乘数可大体上相同，而在其它实施例中，通过至少一些乘法器电路110N接收的被乘数可不同于通过其它乘法器电路110N接收的被乘数。在实施例中，每一乘法器电路110N至少部分基于被乘数乘以乘数以产生输出。在至少一些实施例中，乘法器电路110N各可提供进位-求和格式的输出(分别说明为C及S)。

在实施例中，每一乘法器电路110N可将其进位-求和输出提供到相应乘法器电路110N所耦合的加法器115N。加法器115N可经配置以将乘法器电路110N的进位及求和输出相加(例如，以形成相应乘法器电路110N的部分乘积)且将输出提供到寄存器125N。在一些实施例中，至少一些加法器115N可经进一步配置以将基于乘法器的可编程滤波器100的先前阶段的结果与乘法器电路110N的进位-求和输出相加。例如，可通过加法器115N从在加法器115N中的另一者进行计算之后存储先前结果的寄存器125N接收先前阶段的结果。在一些实施例中，可在通过加法器115N中的一者执行最终加法运算之后将基于乘法器的可编程滤波器100的最终结果(说明为y(n))存储于寄存器125N中的一者中。

现在参考图2，展示根据各种实施例的说明性乘法器电路110N的示意图。在实施例中，每一乘法器电路110N可包含多个移位器、反相器、选择器电路210N及进位保留加法器220。移位器、反相器、选择器电路210N中的每一者可经配置以接收被乘数中的至少一部分(例如，被乘数的约4个位)、乘数及缩放乘数。至少部分基于被乘数的部分、乘数及/或缩放乘数，移位器、反相器、选择器电路210N各自可将中间输出(说明为V)输出到进位保留加法器220。中间输出可为例如乘数与被乘数的部分相乘的结果。在一些实施例中，移位器、反相器、选择器电路210N各自可通过至少部分基于通过移位器、反相器、选择器电路210N接收的被乘数的部分使乘数(或缩放乘数)移位及/或反相而形成中间输出。

包含于乘法器电路110N中的移位器、反相器、选择器电路210N的数量可例如至少部分基于被乘数的大小(例如，被乘数的位数量)、乘法器电路110N的架构(例如，架构的基数值)或任何其它适合准则。可例如基于乘法器电路110N的架构(例如，架构的基数值)确定通过每一移位器、反相器、选择器电路210N接收的被乘数的位数量。例如，针对基数8架构，每一移位器、反相器、选择器电路210N可接收被乘数的4个位，且针对更高基数架构(例如，基数16)，移位器、反相器、选择器电路210N可各自接收被乘数的超过4个位。

乘法器电路110N的每一移位器、反相器、选择器电路210N可将其输出提供到进位保留加法器220。进位保留加法器220可接收每一移位器、反相器、选择器电路210N的中间输出且将中间输出相加以产生进位保留加法器220的进位-求和输出以通过相应乘法器电路110N输出以用于随后加法以形成部分乘积。进位保留加法器220可根据任何适合方法且使用任何适合硬件架构(其范围在本文中不受限)确定进位-求和输出。

现在参考图3，展示根据各种实施例的说明性移位器、反相器、选择器电路210N的示意图。在实施例中，移位器、反相器、选择器电路210N可包含移位器310、多路复用器320、反相器330及多路复用器340。移位器310可接收乘数且产生具有乘数的2倍值及乘数的4倍值的缩放乘数(分别说明为2x(n)及4x(n))。在实施例中，移位器310经耦合到多路复用器320的多个输入。例如，移位器310可包含乘数、2倍缩放乘数及4倍缩放乘数中的每一者的输出且每一输出可耦合到多路复用器320的单独输入。多路复用器320也可在另一输入处接收零值以及通过乘法器电路110N及相应地通过移位器、反相器、选择器电路210N接收的预缩放乘数。多路复用器320的输出可经耦合到多路复用器340的输入及反相器330的输入两者。反相器330的输出可经耦合到多路复用器340的另一输入。

移位器、反相器、选择器电路210N可例如至少部分基于被乘数的部分及乘数来计算中间输出，其为被乘数与乘数相乘的结果。例如，基于被乘数的部分，移位器、反相器、选择器电路210N可在零值、乘数、2倍缩放乘数、4倍缩放乘数及预缩放乘数(例如，具有乘数的3倍值)之间进行选择。移位器、反相器、选择器电路210N可基于所接收的缩放控制信号(说明为Scale)(其可基于被乘数的部分)使用多路复用器320在值之间进行选择。移位器、反相器、选择器电路210N可通过反相器330及多路复用器340使多路复用器320的输出反相或不反相而进一步计算中间输出。例如，移位器、反相器、选择器电路210N可基于通过多路复用器340接收的否定控制信号(说明为Neg)来选择是将多路复用器320的输出作为中间输出还是作为多路复用器320的输出的否定版本进行输出。否定控制信号也可基于被乘数的部分。反相器330及多路复用器340对多路复用器320的输出的否定可为二进制互补反码。

在一些实施例中，二进制互补反码可将误差引入到移位器、反相器、选择器电路210N、含有移位器、反相器、选择器电路210N的乘法器电路110N及/或基于乘法器的可编程滤波器100的最终输出中。误差量(例如，误差值)可至少部分取决于在基于乘法器的可编程滤波器100的给定乘法器电路110N中执行的二进制互补否定的数量。在一些实施例中，可在基于乘法器的可编程滤波器100中预计算且补偿误差，例如在每一乘法器电路110N的输出处补偿每一相应乘法器电路110N或在基于乘法器的可编程滤波器100的输出处补偿基于乘法器的可编程滤波器100中的全部乘法器电路110N的积累误差。

现在参考图4，展示根据各种实施例的说明性编码电路400的示意图。编码电路400可例如在移位器、反相器、选择器电路210N中实施以将缩放控制信号及否定控制信号提供到移位器、反相器、选择器电路210N。在其它实施例中，编码电路400可在移位器、反相器、选择器电路210N外部但在乘法器电路110N内实施或在基于乘法器的可编程滤波器100内或外部的任何实施区域中实施。无论实施位置如何，在实施例中，编码电路400可经耦合到且经配置以控制乘法器电路110N的特定移位器、反相器、选择器电路210N。

在实施例中，编码电路400包括多路复用器410及反相器420。编码电路400可接收被乘数的部分，如上文关于图3论述。例如，与乘法器电路110N的第一移位器、反相器、选择器电路210N相关联的第一编码电路400可接收被乘数的第一系列的四个位且与乘法器电路110N的第二移位器、反相器、选择器电路210N相关联的第二编码电路400可接收被乘数的第二系列的四个位。基于被乘数的所接收的位，编码电路400可产生缩放控制信号及否定控制信号以供与编码电路400相关联的移位器、反相器、选择器电路210N使用。例如，编码电路400可指定通过编码电路400接收的被乘数的部分的最高有效位(MSB)作为否定控制信号且可在第一输入处将被乘数的部分的剩余位提供到多路复用器410及反相器420。反相器420可使被乘数的部分的剩余位反相且在第二输入处将经反相位提供到多路复用器410。基于否定控制信号的值，多路复用器410可输出不变或反相形式的被乘数的部分的剩余位作为缩放控制信号。编码电路400可在随后输出缩放控制信号及否定控制信号以供与编码电路400相关联的移位器、反相器、选择器电路210N使用。

现在参考图5，展示根据各种实施例的说明性基于乘法器的可编程滤波器500的示意图。基于乘法器的可编程滤波器500可大体上类似于上文关于图1描述的基于乘法器的可编程滤波器100，可包含相似组件且可以大体上相同方式实施。基于乘法器的可编程滤波器500可进一步包含二进制偏移转换电路510及偏差补偿电路520。二进制偏移转换电路510可经耦合在基于乘法器的可编程滤波器500的输入与预缩放电路105的输入之间。偏差补偿电路520可经耦合到加法器115N中的一者。二进制偏移转换电路510及偏差补偿电路520中的每一者可具有任何适合形式的架构且由任何适合组件构成，其任一者在本文中都不受限。

在操作中，二进制偏移转换电路510可经配置以在将乘数提供到预缩放电路105之前将乘数转换为二进制偏移格式。在实施例中，二进制偏移转换电路510可例如接收二进制补码格式的乘数且将乘数转换为二进制偏移格式。二进制偏移转换电路510可通过使二进制补码格式的乘数的最高有效位反相而将二进制补码格式的乘数转换为二进制偏移格式的乘数。

将二进制补码格式的乘数转换为二进制偏移格式的乘数可例如使得能够通过基于乘法器的可编程滤波器500以无符号方式对乘数执行算数运算。将二进制补码格式的乘数转换为二进制偏移格式的乘数也可例如将偏差引入到基于乘法器的可编程滤波器500的输出中。偏差可等于将2^M-1的值与基于乘法器的可编程滤波器500的输入相加，其中M是乘数中的位数量。偏差补偿电路520可补偿二进制偏移转换电路510引入的偏差。可例如基于乘数中的位数量及/或滤波系数预计算补偿值且将其存储于寄存器中。在一些实施例中，偏差补偿电路520可包括存储装置，其经配置以在将补偿值输出到加法器115N中的一者之前接收且存储补偿值。在一些实施例中，可通过任何适合方式(其范围在本文中不受限)预计算且在基于乘法器的可编程滤波器100的输出中补偿由二进制偏移转换导致的偏差。

现在参考图6，展示根据各种实施例的说明性乘法器电路600的示意图。在实施例中，乘法器电路600可与乘法器电路110N互换地实施。乘法器电路600可包含多个移位器、反相器、选择器电路210N及进位保留加法器220，各自如上文关于图2论述。在实施例中，乘法器电路600进一步包括耦合在乘法器电路600的输入与移位器、反相器、选择器电路210N中的每一者的输入之间的量化电路610N。

在操作中，量化电路610N可经配置以在通过乘法器电路600接收乘数及预缩放乘数时截断所述乘数及预缩放乘数。量化电路610N可通过在由移位器、反相器、选择器电路210N进行处理之前丢弃乘数及预缩放乘数的最低有效位的一部分而截断乘数及预缩放乘数。量化电路610N可根据任何适合方式(其范围在本文中不受限)截断乘数及预缩放乘数的最低有效位。在一些实施例中，截断乘数及预缩放乘数的最低有效位可将偏差引入到乘法器电路600的输出中。偏差可取决于例如通过乘法器电路600接收的被乘数及/或经截断的乘数的最低有效位数量。在一些实施例中，可通过任何适合方式(其范围在本文中不受限)预计算且在乘法器电路600及/或基于乘法器的可编程滤波器100的输出中补偿由截断乘数及预缩放乘数的最低有效位导致的偏差。

现在参考图7，展示根据各种实施例的信号滤波的方法700的流程图。方法700可例如通过基于乘法器的可编程滤波器实施，例如关于上图中的任一者论述的基于乘法器的可编程滤波器100。方法700可经实施以例如至少部分基于所接收的被乘数对所接收的乘数进行滤波。

在操作705，接收乘数。乘数是例如通过基于乘法器的可编程滤波器进行过滤的输入信号。在操作710，通过预缩放电路处理乘数以产生至少一个预缩放乘数。预缩放乘数可为例如所接收的乘数的三倍。在产生至少一个预缩放乘数之后，可将乘数及任何预缩放乘数各自传输到且存储于存储装置中。

在操作715，至少部分基于乘数及第一被乘数产生第一进位-求和输出。可例如通过第一乘法器电路产生第一进位-求和输出。第一乘法器电路可包含例如多个移位器、反相器、选择器电路，它们各自可操作以通过至少部分基于第一被乘数的部分缩放及/或否定乘数而产生中间输出。第一乘法器电路可进一步包含加法器，其可操作以将中间输出相加以形成第一进位-求和输出。移位器、反相器、选择器电路可各自包含编码电路，其可操作以确定用于控制相应移位器、反相器、选择器电路中的至少一部分产生中间结果的多个控制信号，所述控制信号至少部分基于通过相应移位器、反相器、选择器电路接收的第一被乘数的部分。

在操作720，将第一乘法器电路的第一进位-求和输出相加以形成第一部分乘积且将其存储于存储装置中。第一进位-求和输出可为例如可相加在一起以形成第一部分乘积的进位输出总线及求和输出总线。

在操作725，至少部分基于乘数及第二被乘数产生第二进位-求和输出。可例如通过第二乘法器电路产生第二进位-求和输出。第二乘法器电路可包含例如多个移位器、反相器、选择器电路，它们各自可操作以通过至少部分基于第二被乘数的一部分缩放及/或否定乘数而产生中间输出。第二乘法器电路可进一步包含加法器，其可操作以将中间输出相加以形成第二进位-求和输出。移位器、反相器、选择器电路可各自包含编码电路，其可操作以确定用于控制相应移位器、反相器、选择器电路中的至少一部分产生中间结果的多个控制信号，所述控制信号至少部分基于通过相应移位器、反相器、选择器电路接收的第二被乘数的部分。

在操作730，将在操作720计算且存储的第二乘法器电路的第二进位-求和输出及第一部分乘积相加且存储于存储装置中。第二进位-求和输出可为例如可相加在一起以形成第二部分乘积的进位输出总线及求和输出总线。

在操作735，将一或多个补偿值与基于乘法器的可编程滤波器的输出相加以形成经滤波输出信号。补偿值可为例如对可在操作715及/或操作725期间执行的否定的补偿、对如在下文操作740中论述的二进制偏移转换的补偿及/或对如在下文操作745中论述的乘数截断的补偿。

任选地，在操作740(其可在操作705之后且在操作710之前至少部分执行)，可将乘数转换为二进制偏移格式。例如，可通过二进制偏移转换电路将乘数转换为二进制偏移格式。将乘数转换为二进制偏移格式可将偏差引入到乘数中，可在操作735的补偿中补偿所述偏差。

任选地，在操作745(其可在操作715之前通过第一乘法器电路执行及/或在操作725之前通过第二乘法器电路执行)，可截断乘数及预缩放乘数。截断乘数及预缩放乘数可移除或丢弃乘数及预缩放乘数的最低有效位的一部分。

在操作750，通过基于乘法器的可编程滤波器传输经滤波输出信号。例如，可将经滤波输出信号传输到电子装置的另一组件(例如，基站收发器)、传输到终端用户的装置(例如，用户设备)或传输到服务提供商装置。

虽然已论述且用数字参考标记方法700的操作，但是方法700可包含没有在本文叙述的额外操作，本文叙述的操作中的任何一或多者可包含一或多个子操作，可省略本文叙述的操作中的任何一或多者及/或可以除本文呈现之外的顺序(例如，以相反顺序、大体上同时、重叠等)执行本文叙述的操作中的任何一或多者，这些内容全部意在落入本发明的范围内。

在前述论述及权利要求书中，术语“包含”及“包括”以开放方式使用且因此应解释为意指“包含，但不限于”。而且，术语“耦合”意指间接或直接连接。因此，如果第一装置耦合到第二装置，那么连接可通过直接连接或通过经由其它装置和连接的间接连接。类似地，耦合在第一组件或位置与第二组件或位置之间的装置可通过直接连接或通过经由其它装置和连接的间接连接。“经配置以”执行任务或功能的装置可由制造商在制造时进行配置(例如，编程)以执行功能或可在制造之后由用户进行编程以执行功能。配置可通过装置的固件及/或软件编程、通过装置的硬件组件及互连件的构造及/或布局或其组合。另外，前述论述中的短语“接地电压电位”的使用意在包含底板接地、地面接地、浮动接地、虚拟接地、数字接地、共同接地及/或适用于或适合于本发明的教示的任何其它形式的接地连接。除非另有说明，否则值前面的“大约”、“约”或“大体上”意指所陈述值的+/-10％。

上述论述意在说明本发明的原理及各种实施例。所属领域的技术人员在完全了解上述揭示内容之后将变得明白众多变化及修改。所附权利要求书意在解释为涵盖全部这些变化及修改。

Claims (20)

1.一种基于乘法器的可编程滤波器，其包括：

预缩放电路；

第一乘法器电路，其经耦合到所述预缩放电路的第一输出及所述预缩放电路的第二输出；

第二乘法器电路，其经耦合到所述预缩放电路的所述第一输出及所述预缩放电路的所述第二输出；

第一加法器，其经耦合到所述第一乘法器电路的第一输出及所述第一乘法器电路的第二输出；

第二加法器，其经耦合到所述第二乘法器电路的第一输出及所述第二乘法器电路的第二输出；

第一寄存器，其经耦合到所述第一加法器的输出及所述第二加法器的输入；及

第二寄存器，其经耦合到所述第二加法器的输出。

2.根据权利要求1所述的基于乘法器的可编程滤波器，其中所述第一乘法器电路包括：

第一移位器、反相器、选择器电路；

第二移位器、反相器、选择器电路；及

进位保留加法器，其经耦合到所述第一移位器、反相器、选择器电路的输出及所述第二移位器、反相器、选择器电路的输出。

3.根据权利要求2所述的基于乘法器的可编程滤波器，其中所述第一移位器、反相器、选择器电路包括：

第一多路复用器；

移位器，其经耦合到所述第一多路复用器的输入；

第二多路复用器，其在第一输入处耦合到所述第一多路复用器的输出；及

反相器，其在输入处耦合到所述第一多路复用器的所述输出且在输出处耦合到所述第二多路复用器的第二输入。

4.根据权利要求3所述的基于乘法器的可编程滤波器，其进一步包括编码电路，所述编码电路包括：

第三多路复用器，其具有耦合到第一节点的第一输入及耦合到第二节点的控制输入以及耦合到所述第一多路复用器的所述控制输入的输出；及

反相器，其具有耦合到所述第一节点的输入及耦合到所述第三多路复用器的第二输入的输出。

5.根据权利要求4所述的基于乘法器的可编程滤波器，其中所述第二多路复用器的所述控制输入经进一步耦合到所述第三多路复用器的所述控制输入。

6.根据权利要求2所述的基于乘法器的可编程滤波器，其中所述第一乘法器电路进一步包括：

第一量化电路，其经耦合到所述第一移位器、反相器、选择器电路的输入；及

第二量化电路，其经耦合到所述第二移位器、反相器、选择器电路的输入。

7.根据权利要求1所述的基于乘法器的可编程滤波器，其进一步包括：

二进制偏移转换电路，其经耦合到所述预缩放电路的输入；及

偏差补偿电路，其经耦合到所述第一加法器。

8.根据权利要求1所述的基于乘法器的可编程滤波器，其进一步包括：

第三寄存器，其经耦合在所述预缩放电路的所述第一输出、所述第一乘法器电路及所述第二乘法器电路之间；及

第四寄存器，其经耦合在所述预缩放电路的所述第二输出、所述第一乘法器电路及所述第二乘法器电路之间。

9.一种滤波器，其包括：

预缩放电路，其经配置以：

接收乘数；

基于所述乘数产生预缩放乘数；及

输出所述乘数及所述预缩放乘数；

第一乘法器电路，其经耦合到所述预缩放电路且经配置以：

接收所述乘数、所述预缩放乘数及第一被乘数；

基于所述乘数及所述第一被乘数计算第一多个中间输出；及

基于所述第一多个中间输出计算第一进位-求和输出，所述第一进位-求和输出包括第一进位输出及第一求和输出；

第一加法器，其经耦合到所述第一乘法器电路且经配置以将所述第一进位输出与所述第一求和输出相加以形成第一部分乘积；

第二乘法器电路，其经耦合到所述预缩放电路且经配置以：

接收所述乘数、所述预缩放乘数及第二被乘数；

基于所述乘数及所述第二被乘数计算第二多个中间输出；及

基于所述第二多个中间输出计算第二进位-求和输出，所述第二进位-求和输出包括第二进位输出及第二求和输出；及

第二加法器，其经耦合到所述第二乘法器电路及所述第一加法器且经配置以将所述第二进位输出、所述第二求和输出及所述第一部分乘积相加。

10.根据权利要求9所述的滤波器，其中所述第一乘法器电路包括：

第一移位器、反相器、选择器电路，其经配置以：

接收所述乘数、所述预缩放乘数及所述第一被乘数的第一部分；

至少部分基于所述乘数及所述第一被乘数的所述第一部分产生所述第一多个中间输出中的第一者；

第二移位器、反相器、选择器电路，其经配置以：

接收所述乘数、所述预缩放乘数及所述第一被乘数的第二部分；

至少部分基于所述乘数及所述第一被乘数的所述第二部分产生所述第一多个中间输出中的第二者；及

进位保留加法器，其经耦合到所述第一移位器、反相器、选择器电路的输出及所述第二移位器、反相器、选择器电路的输出且经配置以将所述第一多个中间输出中的每一者相加以产生进位-求和输出。

11.根据权利要求10所述的滤波器，其中所述第一移位器、反相器、选择器电路包括：

移位器，其经配置以使所述乘数移位以产生多个缩放乘数；

第一多路复用器，其经耦合到所述移位器且经配置以基于缩放控制信号从所述乘数、所述缩放乘数、所述预缩放乘数或零值中选择输出；

反相器，其在输入处耦合到所述第一多路复用器的所述输出且经配置以执行所述第一多路复用器的所述输出的二进制互补反码；及

第二多路复用器，其在第一输入处耦合到所述第一多路复用器的输出，在第二输入处耦合到所述反相器的输出，且经配置以基于否定控制信号选择所述第一输入或所述第二输入以通过所述第二多路复用器输出为所述第一多个中间输出中的所述第一者。

12.根据权利要求11所述的滤波器，其进一步包括编码电路，所述编码电路经配置以接收所述第一被乘数的所述第一部分且包括：

第三多路复用器，其具有耦合到第一节点的第一输入及耦合到第二节点的控制输入以及耦合到所述第一多路复用器的所述控制输入的输出；及

反相器，其具有耦合到所述第一节点的输入及耦合到所述第三多路复用器的第二输入的输出，其中所述第一被乘数的所述第一部分的最高有效位是所述否定控制信号；且其中所述第三多路复用器经配置以基于所述否定控制信号在所述第一输入与所述第二输入之间进行选择以输出为所述缩放控制信号。

13.根据权利要求10所述的滤波器，其中所述第一乘法器电路进一步包括：

第一量化电路，其经耦合到所述第一移位器、反相器、选择器电路的输入且经配置以在通过所述第一移位器、反相器、选择器电路接收所述乘数及所述预缩放乘数之前截断所述乘数及所述预缩放乘数；及

第二量化电路，其经耦合到所述第二移位器、反相器、选择器电路的输入且经配置以在通过所述第二移位器、反相器、选择器电路接收所述乘数及所述预缩放乘数之前截断所述乘数及所述预缩放乘数。

14.根据权利要求9所述的滤波器，其进一步包括：

二进制偏移转换电路，其经耦合到所述预缩放电路的输入且经配置以在通过所述预缩放电路接收所述乘数之前将所述乘数转换为二进制偏移格式，其中将所述乘数转换为所述二进制偏移格式会将偏差引入到所述滤波器中；及

偏差补偿电路，其经耦合到所述第一加法器且经配置以提供所述偏差的补偿。

15.根据权利要求9所述的滤波器，其进一步包括：

第一寄存器，其经耦合在所述预缩放电路、所述第一乘法器电路及所述第二乘法器电路之间且经配置以：

从所述预缩放电路接收所述乘数；

存储所述接收乘数；及

将所述存储乘数提供到所述第一乘法器电路及所述第二乘法器电路；

第二寄存器，其经耦合在所述预缩放电路、所述第一乘法器电路及所述第二乘法器电路之间且经配置以：

从所述预缩放电路接收所述预缩放乘数；

存储所述接收预缩放乘数；及

将所述存储预缩放乘数提供到所述第一乘法器电路及所述第二乘法器电路；

第三寄存器，其经耦合在所述第一加法器与所述第二加法器之间且经配置以：

存储所述第一加法器的所述输出；及

将所述第一加法器的所述输出提供到所述第二加法器；及

第四寄存器，其经耦合到所述第二加法器且经配置以存储所述第二加法器的输出。

16.一种由基于乘法器的可编程滤波器实施的方法，其包括：

接收乘数；

通过预缩放电路产生至少一个预缩放乘数；

通过第一乘法器至少部分基于所述乘数及第一被乘数产生第一进位-求和输出；

通过第一加法器将所述第一进位-求和输出的进位输出与所述第一进位-求和输出的求和输出相加以形成第一部分乘积；

通过第二乘法器至少部分基于所述乘数及第二被乘数产生第二进位-求和输出；

通过第二加法器将所述第二进位-求和输出的进位输出、所述第二进位-求和输出的求和输出及所述第一部分乘积相加；

将一或多个补偿值与所述第二加法器的输出相加以产生经滤波输出信号；及

通过所述基于乘法器的可编程滤波器传输所述经滤波输出信号。

17.根据权利要求16所述的方法，其进一步包括在接收所述乘数之后且在产生所述至少一个预缩放乘数之前将所述乘数转换为二进制偏移格式。

18.根据权利要求16所述的方法，其进一步包括在产生所述预缩放乘数之后且在产生所述第一进位-求和输出及产生所述第二进位-求和输出之前截断所述乘数及所述预缩放乘数。

19.根据权利要求16所述的方法，其中产生所述第一进位-求和输出包括：

经由多个移位器、反相器、选择器电路产生多个中间输出；及

经由进位保留加法器将所述多个中间输出相加以产生所述第一进位-求和输出。

20.根据权利要求19所述的方法，其中产生所述多个中间输出中的一者包括：

使所述乘数移位以产生多个缩放乘数；

基于缩放控制信号从所述乘数、所述缩放乘数、所述预缩放乘数或零值中选择第一输出；

使所述第一输出反相；及

基于否定控制信号从所述第一输出或所述反相第一输出中选择以输出为所述多个中间输出中的所述一者。