CN109904194A - 像素排布结构、显示面板及显示装置 - Google Patents
像素排布结构、显示面板及显示装置 Download PDFInfo
- Publication number
- CN109904194A CN109904194A CN201910019866.XA CN201910019866A CN109904194A CN 109904194 A CN109904194 A CN 109904194A CN 201910019866 A CN201910019866 A CN 201910019866A CN 109904194 A CN109904194 A CN 109904194A
- Authority
- CN
- China
- Prior art keywords
- sub
- pixel
- pixels
- subelement
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种像素排布结构、显示面板及显示装置,像素排布结构包括多个重复单元,每个重复单元包括呈阵列排布的多个子单元;每个子单元包括多个子像素,多个子像素包括颜色相异的至少三种子像素,多个子像素呈环形排布,在环形排布的轨迹上相邻的两个子像素颜色不同;在轨迹上,至少一组相对设置的子像素的颜色相同。根据本发明实施例,能够降低掩膜板制作难度,并且提高显示装置的像素密度。
Description
技术领域
本发明属于显示领域,尤其涉及一种像素排布结构、显示面板及显示装置。
背景技术
通常,制作显示装置的有机发光层时,多采用蒸镀成膜技术,将有机材料透过高精细金属掩膜板(fine metal mask,FMM)的开口蒸镀在阵列基板(array基板)上相应的像素位置,进而形成有机发光器件。可见,掩膜板的开口分布、开口尺寸对形成的像素质量影响明显。然而,通过现有的制备方法若将掩膜板的开口加工为较小的尺寸,将明显提高掩膜板的制作难度,并且影响掩膜板制作的良品率。因此,如何通过改进像素排布结构的手段降低掩膜板的制作难度,并且提高显示装置的像素密度(pixels per inch,PPI)成为亟待解决的问题。
发明内容
本发明实施例提供一种像素排布结构、显示面板及显示装置,能够通过改进像素排布结构的手段降低掩膜板的制作难度,并且提高显示装置的像素密度。
一方面,本发明实施例提供一种像素排布结构,像素排布结构包括多个重复单元,每个重复单元包括呈阵列排布的多个子单元;
每个子单元包括多个子像素,多个子像素包括颜色相异的至少三种子像素,多个子像素呈环形排布,在环形排布的轨迹上相邻的两个子像素颜色不同,在所述轨迹上,至少一组相对设置的子像素的颜色相同。
根据本发明实施例的一个方面,在多个重复单元中,相邻并且分别位于不同子单元的子像素的颜色相同;
可选地,多个重复单元中,相邻并且分别位于不同子单元的子像素的形状和/或尺寸相同;
可选地,沿所述子单元至少一条对角线相对设置的两个子像素颜色相同。
根据本发明实施例的一个方面,在相邻的两个重复单元中,相邻并且分别位于不同重复单元的子像素的颜色相同;
可选地,在相邻的两个重复单元中,相邻并且分别位于不同重复单元的子像素的形状和/或尺寸相同;
可选地,每个重复单元包括四个子单元。
根据本发明实施例的一个方面,子单元包括位于其中部的空缺部,多个子像素环绕空缺部排布。
根据本发明实施例的一个方面,在每个子单元中,颜色相同的子像素的形状和/或尺寸相同。
根据本发明实施例的一个方面,在每个子单元中,在轨迹上,至少一组相对设置的子像素的颜色不同;
可选地,沿子单元至少一条对角线相对设置的两个子像素颜色不同;
可选地,子单元的形状为矩形或菱形。
根据本发明实施例的一个方面,在每个子单元中,沿子单元对角设置的两个子像素相对于重复单元的排布方向呈交错排布;
可选地,重复单元的排布方向包括行方向和列方向;
可选地,行方向和列方向垂直。
根据本发明实施例的一个方面,像素排布结构中任意相邻的两个子单元的各自同颜色的子像素构成的图形相对于相邻的两个子单元的交界线对称,交界线为对称轴;
可选地,子单元包括颜色互异的第一子像素、第二子像素和第三子像素;
可选地,第一子像素、第二子像素和第三子像素分别为红色子像素、蓝色子像素、绿色子像素之一;
可选地,在每个子单元中,第一子像素、第二子像素和第三子像素的数量之比为1:1:2;
可选地,在每个所述子单元中的子像素的数量为四个;
可选地,第三子像素为绿色子像素;
可选地,在每个像素中,子像素沿顺时针或逆时针的排布次序为蓝色子像素、绿色子像素、红色子像素、绿色子像素。
本发明实施例进一步提供一种显示面板,包括前述的像素排列结构。
本发明实施例进一步提供一种显示装置,包括前述的显示面板。本发明实施例的像素排布结构、显示面板及显示装置,将每个重复单元划分为多个子单元,同一重复单元中的各子单元的图形结构互异,使得在重复单元的不同位置,每个子单元中的子像素构成的图形不同,增加了子像素在重复单元内分布的复杂程度,进一步使得不同颜色的子像素在重复单元内分布的更加均匀。并且此种像素排布结构减小了对应的子像素的尺寸、形状误差,提高了生产的良品率。
进一步地,本发明实施例中,相邻并且分别位于不同子单元的两个子像素的颜色被设置为相同,使得显示面板制备过程中,可将相邻的两个或几个颜色相同的子像素共用掩膜板的一个蒸镀开口,增加了蒸镀开口的面积,减小掩膜板制作难度,并且有利于提高显示面板的PPI。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例中所需要使用的附图作简单的介绍,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种像素排布结构示意图;
图2是本发明另一个实施例提供的一种重复单元结构示意图;
图3是本发明又一个实施例提供的一种子单元结构示意图;
图4是本发明又一个实施例提供的一种像素排布结构示意图;
图5是本发明又一个实施例提供的一种重复单元结构,以及该重复单元中的子单元结构示意图;
图6是本发明又一个实施例提供的第一掩膜板部分结构示意图;
图7是本发明又一个实施例提供的第二掩膜板部分结构示意图;
图8是本发明又一个实施例提供的第三掩膜板部分结构示意图;
图9是本发明又一个实施例提供的图3中所示像素结构对应的像素限定区域和像素电极排布部分结构示意图。
1-重复单元;
111-第一子像素,112-第二子像素,113-第三子像素,114-空缺部;
211-第一本体,212第一蒸镀开口;
221-第二本体,222第二蒸镀开口;
231-第三本体,232第三蒸镀开口;
31-第一子像素限定区域,32-第二子像素限定区域,33-第三子像素限定区域;
41-第一子像素电极,42-第二子像素电极,43-第三子像素电极。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例,为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及具体实施例,对本发明进行进一步详细描述。应理解,此处所描述的具体实施例仅被配置为解释本发明,并不被配置为限定本发明。对于本领域技术人员来说,本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了解决现有技术问题,本发明实施例提供了一种像素排布结构。下面首先对本发明实施例所提供的像素排布结构进行介绍。
图1示出了本发明一个实施例提供的一种像素排布结构。如图1所示,本发明实施例中的重复单元1包括多个子单元,多个子单元呈阵列排布。每个像素排布结构中的子单元的数量可选为四个。进一步可选地,每个重复单元1中的四个子单元排布成“田”字型,如图2所示的结构。本实施例中的重复单元1为中心对称的结构,其对称中心即为其几何中心。本实施例中的一个重复单元1中的四个子单元的形状尺寸相同,但子单元上的子像素排布形成的图形不尽相同。
如图2和图3所示,子单元包括位于其中部的空缺部114,以及环绕该空缺部114排布的多个子像素。该空缺部114的可设置在子单元的几何中心位置,也可偏离子单元的几何中心设置。空缺部114在子单元中的设置位置主要由子像素的尺寸决定,使得空缺部114尽可能的距每个子像素的距离相等或相近。例如,在图3所示的结构中,若第二子像素112在图像左右方向的尺寸较大,而第一子像素111在该方向的尺寸较小,则空缺部114偏向该图像的右侧设置。空缺部的形状可选为多种,可为矩形、平行四边形、多边形、圆形等。
子单元中的子像素的数量为多个,多个子像素中至少包括三种颜色互异的子像素,三种颜色互异的子像素分别为第一子像素、第二子像素和第三子像素。每种颜色的子像素的数量至少为一个。多个子像素排列为环状,将空缺部围绕在环状结构的中心。该环状结构的轮廓不做限制,可为圆环、多边形环、同心设置但径向尺寸不同的双层环等。可选的,该环状结构的轮廓为矩形,便于制备过程中掩膜板的蒸镀开口的加工。
由子像素围成环状结构在其环状的轮廓上,相邻的两个子像素的颜色不同。使得不同颜色的子像素沿环状结构交替设置,有利于在发光过程中,不同颜色的子像素由于其之间距离较近,能够充分的混合为所需要的颜色。
进一步地,第一子像素为红色子像素,第二子像素为蓝色子像素,第三子像素为绿色子像素。或者,第一子像素为红色子像素,第二子像素为绿色子像素,第三子像素为蓝色子像素。或者,第一子像素为绿色子像素,第二子像素为红色子像素,第三子像素为蓝色子像素。或者,第一子像素为绿色子像素,第二子像素为蓝色子像素,第三子像素为红色子像素。或者,第一子像素为蓝色子像素,第二子像素为红色子像素,第三子像素为绿色子像素。或者,第一子像素为蓝色子像素,第二子像素为绿色子像素,第三子像素为红色子像素。
进一步地,如图3所示,子单元包括四个子像素,四个子像素包括一个第一子像素111、一个第二子像素112和二个第三子像素113。则四个子像素排布的环状沿顺时针或逆时针的顺位可为:第一子像素111、第三子像素113、第二子像素112、第三子像素113。
进一步地,如图2所示,在本发明一个实施例中,在每两个相邻的子单元中(可以为沿像素排布结构中的重复单元排布的列方向相邻,或者沿像素排布结构中的重复单元排布的行方向相邻,即图2所示结构中的上下相邻或者左右相邻),相邻并且分别位于不同子单元的子像素的颜色相同。则,在每个重复单元中,至少有四个颜色相同的子像素相邻排布。在图2所示的重复单元中,该重复单元的中间部位,四个第三子像素相邻设置。由于显示装置由多个重复单元阵列排布构成,则每两个相邻的重复单元中,相邻并且分别位于不同重复单元的子像素的颜色相同。使得一个重复单元中颜色相同的子像素尽量相邻设置。并且,多个重复单元中的颜色相同的子像素尽量相邻设置。进而像素制作过程中,掩膜板的一个蒸镀开口对应多个子像素,能够显著降低掩膜板的制作难度。
在本发明一个实施例中,每个像素中呈环形排布的子像素恰好填充重复单元的整个空间,使得像素中的空缺部的尺寸为零。此种情形下,呈环形排布的子像素可绕像素中部的某一点排布为环形。
在本发明一个实施例中,空缺部的位置填充了第四子像素,第四子像素的颜色与第一子像素、第二子像素、第三子像素的颜色相异。并且,第四子像素的形状可选为多种,可为矩形、平行四边形、多边形、圆形等。
进一步地,如图2和图3所示,在本发明一个实施例中,子单元中的子像素沿子单元轮廓的顶角设置。也就是说,当像素包括上述环状排列的四个子像素时,两个第三子像素113呈对角排布,一个第一子像素111和一个第二子像素112呈对角排布。此时,相对于子单元的对角线,两个第三子像素113呈交错的排布,一个第一子像素111和一个第二子像素112也呈交错的排布。也就说,在如图3所示的方位中,两个第三子像素113向图示结构的下边界或上边界的投影不完全重合,一个第一子像素111和一个第二子像素112向图示结构的左边界或右边界的投影不完全重合。可选地,四个子像素的轮廓均为矩形。
或者,当子单元包括上述环状排列的四个子像素时,两个第三子像素相对排布,一个第一子像素和一个第二子像素相对排布。此时,相对于子单元的中位线,两个第三子像素的位置是对称的(但两个第三子像素的形状、尺寸不一定相同)。相对于子单元的中位线,一个第一子像素和一个第二子像素的位置是对称的(但两者的形状、尺寸不一定相同)。
进一步地,在本发明一个实施例中,多个子单元中任意相邻的两个,相对于两者的交界线呈对称设置,使得相邻的两个子单元各自的子像素构成的图形也相对于该交界线呈对称设置,交界线为对称轴。子单元的轮廓可选为矩形。子像素的形状和尺寸可根据使用需求和子像素排布方式进行调整,但均在本发明的保护范围内。
在本发明另一个实施例中,子像素的颜色不局限于红色、绿色、蓝色三种。子像素还可包括白色子像素。则子像素包括颜色互异的第一子像素、第二子像素、第三子像素、第四子像素。四种颜色的子像素绕空缺部排布为环状。该空缺部的可设置在子单元的几何中心位置,也可偏离子单元的几何中心设置。空缺部在子单元中的设置位置主要由子像素的尺寸决定,使得空缺部尽可能的距每个子像素的距离相等或相近。该环状结构的轮廓不做限制,可为圆环、多边形环、同心设置但径向尺寸不同的双层环,等。可选,该环状结构的轮廓为矩形,便于制备过程中掩膜板的蒸镀开口加工。
由子像素围成环状结构在其环状的轮廓上,相邻的两个子像素的颜色不同。使得不同颜色的子像素沿环状结构交替设置,有利于在发光过程中,不同颜色的子像素由于其之间距离较短,不同颜色的光线较为接近,能够充分的混合为所需要的颜色。可选地,蓝色子像素和白色子像素相邻设置。由于蓝色子像素的发光效率较低,白色子像素发出的光包含蓝光,可对蓝色子像素的发光效果进行补充。
子单元包括四个子像素,四个子像素包括一个第一子像素、一个第二子像素、一个第三子像素、一个第四子像素。则四个子像素排布的环状沿顺时针或逆时针的顺位可为:第一子像素、第二子像素、第三子像素、第四子像素。第一子像素、第二子像素、第三子像素、第四子像素可为红色子像素、蓝色子像素、绿色子像素、白色子像素中任一。
在每两个相邻的子单元中,相邻并且分别位于不同子单元的子像素的颜色相同。则,在每个重复单元中,至少有四个颜色相同的子像素相邻排布。由于显示装置由多个重复单元阵列排布构成,则每两个相邻的重复单元中,相邻并且分别位于不同重复单元的子像素的颜色相同。使得一个重复单元中颜色相同的子像素尽量相邻设置。并且,多个重复单元中的颜色相同的子像素尽量相邻设置。进而像素制作过程中,掩膜板的一个蒸镀开口对应多个子像素,能够显著降低掩膜板的制作难度。
在本发明一个实施例中,子单元中的子像素沿子单元轮廓的顶角设置。也就是说,当子单元包括上述环状排列的四个颜色互异的子像素时,一个第一子像素和一个第二子像素呈对角排布,一个第三子像素和一个第四子像素呈对角排布。此时,相对于子单元的对角线,一个第三子像素和一个第四子像素呈交错的排布,一个第一子像素和一个第二子像素也呈交错的排布。可选地,四个子像素的轮廓均为矩形。
或者,在本发明的另一个实施例中,当子单元包括上述环状排列的四个颜色互异的子像素时,一个第三子像素和一个第四子像素相对排布,一个第一子像素和一个第二子像素相对排布。此时,相对于子单元的中位线,一个第三子像素和一个第四子像素的位置是对称的(但一个第三子像素和一个第四子像素的形状、尺寸不一定相同)。相对于子单元的中位线,一个第一子像素和一个第二子像素的位置是对称的(但两者的形状、尺寸不一定相同)。
进一步地,在本发明一个实施例中,多个子单元中任意相邻的两个相对于两者的交界线呈对称设置,使得相邻的两个子单元各自的子像素构成的图形也相对于该交界线呈对称设置,交界线为对称轴。子单元的轮廓可选为矩形。子像素的形状和尺寸可根据使用需求和子像素排布方式进行调整,但均在本发明的保护范围内。
进一步地,在本发明一个实施例中,多个重复单元沿相交的第一方向(X)和第二方向(Y)呈行列排布的。第一方向和第二方向共面。第一方向和第二方向之间的夹角范围为0°~90°。当第一方向和第二方向之间的夹角为90°时,多个重复单元排布的行方向和列方向垂直。此种排布方式,重复单元的形状可选为矩形。第一方向(X)为行方向,第二方向(Y)为列方向。
图4示出了本发明一个实施例提供的一种像素排布结构。如图4所示,本发明实施例中的重复单元1包括多个子单元,多个子单元呈阵列排布。每个重复单元1中的子单元的数量可选为四个。本实施例中的重复单元的轮廓为平行四边形,多个重复单元沿其平行四边形结构的相交的两边的延伸方向排列。则本实施例中的第一方向和第二方向即为平行四边形的相交的边各自的延伸方向,第一方向和第二方向不垂直。本实施例中的像素排布结构,进一步增加了子像素排布的非对称性,使得每个子像素在重复单元一边上的投影能够与同子单元的其他子像素的投影重叠,提高了不同颜色的子像素发光时的混光效果。
图5示出了图1所示的像素排布结构的另外一种重复单元结构。与图2相比较可知,图5的重复单元的四个子单元排布方式与图2中的子单元排布方式相同,但图5的重复单元中的四个子单元的各自的子像素排布方式与图2中对应的子单元的子像素排布方式不同。但无论图2、图5中的重复单元,最终均能够获得图1所示的像素排布结构。
进一步地,如图5所示,本实施例中的重复单元所包括的四个子单元中,每个子单元均包括二个像素单元,像素单元结构如图5中三角形虚线所示。也就是说在图5所示的重复单元中包括了八个像素单元。每个像素单元均包括一个红色子像素、一个绿色子像素、一个蓝色子像素。而每个子单元中包括两个绿色子像素,可知,在每个子单元中红色子像素和蓝色子像素均被共用。
本发明实施例提供了一种显示面板。下面对本发明实施例所提供的显示面板进行介绍。
本发明实施例介绍的显示面板包括前述实施例至少之一所述的像素排列结构。该像素排列结构包括多个重复单元,多个重复单元呈阵列排布,进而构成显示面板的显示区的至少部分。重复单元的轮廓可为矩形、菱形等形状。重复单元为显示面板的像素图形的最小重复单元。本实施例中的阵列包括多种排布形式,例如矩形阵列、环形阵列,等。
进一步地,重复单元的排布方向可与显示面板的对称轴或者边框的延伸方向呈一定夹角。该夹角的范围为0°~90°。当该夹角为0°或90°时,重复单元的排布方式与常规的排布方式相同,重复单元沿显示面板的横向或者纵向排布。当该夹角大于0°,并小于90°时,重复单元沿显示面板倾斜的排布。该夹角的设计能适合应用于异形显示面板。并且,显示面板在生产过程中能够通过调整该夹角的大小的方式,调整相同颜色的子像素的排布方向,当子像素在两个方向上的尺寸差异较大时,此种设计是十分有利的。
本发明实施例提供了一种用于形成上述像素排布结构的掩膜板。下面对本发明实施例所提供的掩膜板进行介绍。
在形成如图1至图3所示的子单元排布时,配合使用图6所示的第一掩膜板、图7所示的第二掩膜板及图8所示的第三掩膜板。第一掩膜板用于形成第一子像素,第二掩膜板用于形成第二子像素,第三掩膜板用于形成第三子像素。第一掩膜板包括用于支撑其轮廓的第一本体211,以及设置于用于限定第一子像素数量、排布方式和轮廓的第一蒸镀开口212。第二掩膜板包括用于支撑其轮廓的第二本体221,以及设置于用于限定第二子像素数量、排布方式和轮廓的第二蒸镀开口222。第三掩膜板包括用于支撑其轮廓的第三本体231,以及设置于用于限定第三子像素数量、排布方式和轮廓的第三蒸镀开口232。形成各子像素的工艺过程可遵循如下步骤:
S101:形成用于铺设子像素的基板。
S102:使用图6所示的第一掩膜板蒸镀第一子像素,形成图1中对应第一子像素的图形。
S103:使用图7所示的第二掩膜板蒸镀第二子像素,形成图1中对应第二子像素的图形。
S104:使用图8所示的第三掩膜板蒸镀第三子像素,形成图1中对应第三子像素的图形。
其中,步骤S102、S103、S104的顺序可互换。
若将第一掩膜板、第二掩膜板、第三掩膜板层叠在一起,掩膜板上除了边框以外的区域具有三层结构的部分对应空缺部。可见,基板上位于子单元中的部分区域在蒸镀各子像素时均被三块掩膜板遮挡,该位置是无法形成子像素的,该位置即为空缺部。空缺部的设计能够一定程度的提高PPI。当掩膜板上设置的蒸镀开口达到一定程度时,掩膜板自身结构的保持能力下降。若减小子像素尺寸,相邻的同颜色子像素的尺寸也会减小,相邻的蒸镀开口之间的距离也会减小,掩膜板在该位置处易于发生变形,进行影响产品良率。该空缺部的设计则能够较大程度的在蒸镀开口之间提供支撑,避免变形,则蒸镀开口的尺寸的设计范围可以更广,进而提高PPI。
上述方法的使用范围广,针对不同形状尺寸子像素可分别设计对应的掩膜板。
本发明实施例提供了另一种用于形成上述像素排布结构的掩膜板。下面对本发明实施例所提供的掩膜板进行介绍。
如图1至图3所示的子单元排布,本发明实施例中的第一子像素和第二子像素的形状、尺寸相同,但排布位置不同。则形状、尺寸相同的第一子像素和第二子像素可使用同一块掩膜板分别在不同工艺步骤中完成制作。由于构成子单元的子像素围绕对应的空缺部设置,可以认为将第一子像素绕空缺部旋转180°即可获得第二子像素的设置位置。则,本实施例中的掩膜板包括如图6所示的第一掩膜板、图8所示的第三掩膜板。第一掩膜板包括用于支撑其轮廓的第一本体211,以及设置于用于限定第一子像素或第二子像素数量、排布方式和轮廓的第一蒸镀开口212。第三掩膜板包括用于支撑其轮廓的第三本体231,以及设置于用于限定第三子像素数量、排布方式和轮廓的第三蒸镀开口232。形成各子像素的工艺过程可遵循如下步骤:
S201:形成用于铺设子像素的基板。
S202:使用图6所示的第一掩膜板蒸镀第一子像素,形成图1中对应第一子像素的图形。
S203:使用图6所示的第一掩膜板蒸镀第二子像素,形成图1中对应第二子像素的图形。本步骤实施时,可将S202步骤中的第一掩膜板向图3所示位置的左侧或右侧移动n[第一子像素(或第二子像素)相对于图3左右方向的尺寸+空缺部该方向的尺寸]。再将第一掩膜板向图3所示位置的上侧或下侧移动m[第一子像素(或第二子像素)相对于图3上下方向的尺寸-空缺部该方向的尺寸]。
S204:使用图8所示的第三掩膜板蒸镀第三子像素,形成图1中对应第三子像素的图形。
若将第一掩膜板、第三掩膜板层叠在一起,掩膜板上除了边框以外的区域具有两层结构的至少部分对应空缺部。可见,基板上位于子单元中的部分区域在蒸镀各子像素时均被两块掩膜板遮挡,该位置是无法形成子像素的,该位置即为空缺部。空缺部的设计能够一定程度的提高PPI。当掩膜板上设置的蒸镀开口达到一定程度时,掩膜板自身结构的保持能力下降。若减小子像素尺寸,相邻的同颜色子像素的尺寸也会减小,相邻的蒸镀开口之间的距离也会减小,掩膜板在该位置处易于发生变形,进行影响产品良率。该空缺部的设计则能够较大程度的在蒸镀开口之间提供支撑,避免变形,则蒸镀开口的尺寸的设计范围可以更广,进而提高PPI。
在本发明一个实施例中,为配合实现如图1所示子单元排布,像素限定区域和像素电极被设置为如图9所示排布。像素限定区域包括对应第一子像素的第一子像素限定区域31,对应第二子像素的第二子像素限定区域32,对应第三子像素的第三子像素限定区域33。像素电极包括对应第一子像素的第一子像素电极41,对应第二子像素的第二子像素电极42,对应第三子像素的第三子像素电极43。优选地,相邻的两个像素电极之间的连线与子单元的中位线水平或垂直。在图9所示结构中,第一子像素电极41和第三子像素电极43之间的连线平行于图示的上下方向(重复单元排布的列方向),并垂直于图示的左右方向(重复单元排布的行方向)。该像素电极的设置有利于走线的布置。
需要明确的是,本发明并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见,这里省略了对已知方法的详细描述。在上述实施例中,描述和示出了若干具体的步骤作为示例。但是,本发明的方法过程并不限于所描述和示出的具体步骤,本领域的技术人员可以在领会本发明的精神后,作出各种改变、修改和添加,或者改变步骤之间的顺序。
还需要说明的是,本发明中提及的示例性实施例,基于一系列的步骤或者装置描述一些方法或系统。但是,本发明不局限于上述步骤的顺序,也就是说,可以按照实施例中提及的顺序执行步骤,也可以不同于实施例中的顺序,或者若干步骤同时执行。
以上所述,仅为本发明的具体实施方式,所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,上述描述的系统、模块和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。应理解,本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种像素排布结构,其特征在于,所述像素排布结构包括多个重复单元(1),每个所述重复单元(1)包括呈阵列排布的多个子单元;
每个所述子单元包括多个子像素,所述多个子像素包括颜色相异的至少三种子像素,所述多个子像素呈环形排布,在所述环形排布的轨迹上相邻的两个子像素颜色不同;
在所述轨迹上,至少一组相对设置的子像素的颜色相同。
2.根据权利要求1所述的像素排布结构,其特征在于,在多个所述重复单元(1)中,相邻并且分别位于不同所述子单元的所述子像素的颜色相同;
优选地,多个所述重复单元中,相邻并且分别位于不同所述子单元的所述子像素的形状和/或尺寸相同;
优选地,沿所述子单元至少一条对角线相对设置的两个子像素颜色相同。
3.根据权利要求1所述的像素排布结构,其特征在于,在相邻的两个所述重复单元(1)中,相邻并且分别位于不同所述重复单元(1)的所述子像素的颜色相同;
优选地,在相邻的两个所述重复单元(1)中,相邻并且分别位于不同所述重复单元(1)的所述子像素的形状和/或尺寸相同;
优选地,每个所述重复单元(1)包括四个所述子单元。
4.根据权利要求1至3任一项所述的像素排布结构,其特征在于,所述子单元包括位于其中部的空缺部(114),所述多个子像素环绕所述空缺部(114)排布。
5.根据权利要求1至3任一项所述的像素排布结构,其特征在于,在每个所述子单元中,颜色相同的所述子像素的形状和/或尺寸相同。
6.根据权利要求1至3任一项所述的像素排布结构,其特征在于,在每个所述子单元中,在所述轨迹上,至少一组相对设置的子像素的颜色不同;
优选地,沿所述子单元至少一条对角线相对设置的两个子像素颜色不同;
优选地,所述子单元的形状为矩形或菱形。
7.根据权利要求1至3任一项所述的像素排布结构,其特征在于,在每个所述子单元中,沿所述子单元对角设置的两个所述子像素相对于所述重复单元的排布方向呈交错排布;
优选地,所述重复单元的排布方向包括行方向和列方向;
优选地,所述行方向和列方向垂直。
8.根据权利要求1至3任一项所述的像素排布结构,其特征在于,所述像素排布结构中任意相邻的两个子单元的各自同颜色的子像素构成的图形相对于所述相邻的两个子单元的交界线对称,所述交界线为对称轴;
优选地,所述子单元包括颜色互异的第一子像素(111)、第二子像素(112)和第三子像素(113);
优选地,所述第一子像素(111)、第二子像素(112)和第三子像素(113)分别为红色子像素、蓝色子像素、绿色子像素之一;
优选地,在每个所述子单元中,所述第一子像素(111)、第二子像素(112)和第三子像素(113)的数量之比为1:1:2;
优选地,在每个所述子单元中的子像素的数量为四个;
优选地,所述第三子像素(113)为绿色子像素;
优选地,在每个所述像素中,所述子像素沿顺时针或逆时针的排布次序为蓝色子像素、绿色子像素、红色子像素、绿色子像素。
9.一种显示面板,其特征在于,包括如权利要求1至8任一项所述的像素排列结构。
10.一种显示装置,其特征在于,包括如权利要求9所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910019866.XA CN109904194A (zh) | 2019-01-09 | 2019-01-09 | 像素排布结构、显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910019866.XA CN109904194A (zh) | 2019-01-09 | 2019-01-09 | 像素排布结构、显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109904194A true CN109904194A (zh) | 2019-06-18 |
Family
ID=66943758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910019866.XA Pending CN109904194A (zh) | 2019-01-09 | 2019-01-09 | 像素排布结构、显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109904194A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023236363A1 (zh) * | 2022-06-09 | 2023-12-14 | 昆山国显光电有限公司 | 像素排布结构及显示装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101449382A (zh) * | 2006-04-12 | 2009-06-03 | 剑桥显示技术有限公司 | 光电显示器及其制造方法 |
CN103545344A (zh) * | 2013-11-07 | 2014-01-29 | 京东方科技集团股份有限公司 | 像素结构及其制造方法、发光器件、阵列基板和显示装置 |
CN204257654U (zh) * | 2014-12-25 | 2015-04-08 | 昆山国显光电有限公司 | Oled显示屏及其像素结构 |
CN106097898A (zh) * | 2016-06-01 | 2016-11-09 | 京东方科技集团股份有限公司 | 像素阵列、显示基板和显示装置 |
CN106816449A (zh) * | 2015-12-01 | 2017-06-09 | 昆山国显光电有限公司 | Oled显示屏及其像素结构、oled显示屏的制作方法 |
CN206564254U (zh) * | 2017-03-07 | 2017-10-17 | 京东方科技集团股份有限公司 | 一种oled阵列基板和显示装置 |
CN108321178A (zh) * | 2018-02-06 | 2018-07-24 | 京东方科技集团股份有限公司 | 像素结构、掩膜板及显示装置 |
CN109148543A (zh) * | 2018-08-30 | 2019-01-04 | 京东方科技集团股份有限公司 | 一种像素结构及显示面板 |
-
2019
- 2019-01-09 CN CN201910019866.XA patent/CN109904194A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101449382A (zh) * | 2006-04-12 | 2009-06-03 | 剑桥显示技术有限公司 | 光电显示器及其制造方法 |
CN103545344A (zh) * | 2013-11-07 | 2014-01-29 | 京东方科技集团股份有限公司 | 像素结构及其制造方法、发光器件、阵列基板和显示装置 |
CN204257654U (zh) * | 2014-12-25 | 2015-04-08 | 昆山国显光电有限公司 | Oled显示屏及其像素结构 |
CN106816449A (zh) * | 2015-12-01 | 2017-06-09 | 昆山国显光电有限公司 | Oled显示屏及其像素结构、oled显示屏的制作方法 |
CN106097898A (zh) * | 2016-06-01 | 2016-11-09 | 京东方科技集团股份有限公司 | 像素阵列、显示基板和显示装置 |
CN206564254U (zh) * | 2017-03-07 | 2017-10-17 | 京东方科技集团股份有限公司 | 一种oled阵列基板和显示装置 |
CN108321178A (zh) * | 2018-02-06 | 2018-07-24 | 京东方科技集团股份有限公司 | 像素结构、掩膜板及显示装置 |
CN109148543A (zh) * | 2018-08-30 | 2019-01-04 | 京东方科技集团股份有限公司 | 一种像素结构及显示面板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023236363A1 (zh) * | 2022-06-09 | 2023-12-14 | 昆山国显光电有限公司 | 像素排布结构及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105242436B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN208077981U (zh) | 像素排布结构、显示面板、高精度金属掩模板及显示装置 | |
CN207781607U (zh) | 像素排列结构、显示基板和显示装置 | |
CN104362170B (zh) | 一种有机电致发光显示器件、其驱动方法及相关装置 | |
CN114355678B (zh) | 显示基板和显示装置 | |
KR102336925B1 (ko) | 픽셀 구조, 마스크 및 디스플레이 디바이스 | |
CN110137206A (zh) | 一种像素排布结构及相关装置 | |
CN107731870A (zh) | 有机发光二极管像素结构及包含其的显示面板、显示装置 | |
US11545527B2 (en) | Pixel arrangement structure, high-precision metal mask, and display apparatus with hexagon pixel arrangement | |
CN105789261A (zh) | 像素阵列及其制造方法和有机发光二极管阵列基板 | |
CN107086239A (zh) | 像素结构及其制备方法和显示装置 | |
CN108511481B (zh) | 像素结构及显示装置 | |
CN107146804A (zh) | 有机发光二极管像素结构及有机发光二极管显示装置 | |
KR102466271B1 (ko) | 픽셀 구조체, oled 디스플레이 디바이스, 및 구동 방법 | |
WO2020124693A1 (zh) | Oled像素结构 | |
CN110364558A (zh) | 像素排布结构及显示面板 | |
CN109904193A (zh) | 像素排布结构、显示面板和显示装置 | |
CN104992959B (zh) | Oled像素排列结构及显示装置 | |
CN110137211A (zh) | 一种像素排布结构、高精度金属掩模板及显示装置 | |
CN110224016A (zh) | 像素结构及显示面板 | |
WO2019042048A1 (zh) | 像素结构、掩膜版及显示装置 | |
CN109585522A (zh) | 一种显示基板、显示面板及显示装置 | |
CN108321178A (zh) | 像素结构、掩膜板及显示装置 | |
CN107742637A (zh) | 一种像素结构、掩膜版、显示面板及显示装置 | |
CN207052607U (zh) | 一种显示面板、掩膜板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190618 |
|
RJ01 | Rejection of invention patent application after publication |