CN109902055B - 一种适用窄带数据网络的slip编码数据流传输方法 - Google Patents
一种适用窄带数据网络的slip编码数据流传输方法 Download PDFInfo
- Publication number
- CN109902055B CN109902055B CN201910040120.7A CN201910040120A CN109902055B CN 109902055 B CN109902055 B CN 109902055B CN 201910040120 A CN201910040120 A CN 201910040120A CN 109902055 B CN109902055 B CN 109902055B
- Authority
- CN
- China
- Prior art keywords
- message
- data
- byte
- character
- protocol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
本发明涉及一种适用窄带数据网络的改进型SLIP编码数据流传输方法,其中,包括:定义协议、接收数据以及发送数据;定义协议包括:数据报文中START(0x02)的特殊字符标记报文的开始;数据报文中END(0x03)的特殊字符标记报文的结束;如果数据包中某个字符为START,那么就连续传输两个字节的0xdd和0xda来代替它;如果数据包中某个字符为END,那么就连续传输两个字节的0xdd和0xdb来代替它;如果数据包中某个字符为ESC(0xdd),那么就连续传输两个字节的0xdd和0xdc来代替它;数据的接收包括:物理层的接收以及协议层的解析;数据的发送包括:协议层的封装以及物理层的发送。
Description
技术领域
本发明涉及一种计算机的数据通信技术,特别涉及一种适用窄带数据网络的SLIP编码数据流传输方法。
背景技术
USB接口转FIFO接口芯片(下文简称USB转FIFO芯片)是目前工程项目中一种比较常用的功能性芯片。由于其普遍支持usb2.0协议,具有传输速率快,使用方便等特性,个别种类的USB转FIFO芯片还具有1路USB接口转2路FIFO接口的功能,使其特别适合应用在小型处理器CPU与较少逻辑资源FPGA的通信场景中,用于解决小型处理器通用端口数目有限以及FPGA无法承载USB协议接口功能等问题。能够大大简化系统设计的复杂性。
但是在实际项目中,由于USB转FIFO芯片并没有提供额外的数据传输握手信号,以对每一次传输操作进行分割。例如,以报文为单位进行分割或以地址为单位进行分割,即只能以数据流的形式传输CPU 与FPGA之间的业务数据报文。所以,无法像通信中其他常用的握手通信方式那样,对数据报文进行简单的识别和解析。
图1所示为现有的写报文时序图,图2所示为现有的读报文时序图,如图1以及图2所示,以市场中比较流行的某种异步字节流传输 USB转FIFO芯片的时序为例,针对上述字节流的传输属性,在传统设计中,一种常用设计方法是,在数据中添加特殊长度的字符(例如 0xAA55AA55的方式)来识别报文的开始位置,即定义报文协议头 (Header),并以额外定义报文长度(载荷长度Length)的方式来识别报文的结束位置。
图3所示为现有的数据流结构图,如图3所示,采用该种方法,可以实现报文的识别以及解析功能,但是存在缺陷。即当数据线上的干扰(温度、湿度等干扰)造成设备无法检测到报文Header中的起始字符(0xAA55AA55)时,将有可能错误地检测到报文内部的数据0xAA55AA55,并以数据0xAA55AA55作为报文协议头Header并查找所谓的报文Payload Len字段。当上述情况发生时,FPGA内部状态机有可能发生致命的错误或者在很长时间内无法重新找到正确的报文协议头Header。
图4所示为另一种现有的数据流结构图,如图4所示,另一种解决办法是将8bit总线中的2bit拿出来,用作传输起始和结束标识,即额外定义握手信号。
当采用自定义握手信号时,最大的困难是CPU侧应用软件需要进行bit位操作。对FPGA逻辑设计来说,bit位操作没有任何难度。但是 CPU应用软件的操作是以字节为单位的,过多的bit位操作会造成很大的软件设计难度。如果排除bit位操作的软件设计难度,那么接下来的问题将是CPU的效率问题,bit位操作将会花费额外的指令周期来执行一个操作。此时,效率问题将会是另外一个瓶颈。
发明内容
本发明的目的在于提供一种适用窄带数据网络的改进型SLIP编码数据流传输方法,用于解决上述现有技术的问题。
本发明一种适用窄带数据网络的改进型SLIP编码数据流传输方法,其中,包括:定义协议、接收数据以及发送数据;定义协议包括:数据报文中START(0x02)的特殊字符标记报文的开始;数据报文中 END(0x03)的特殊字符标记报文的结束;如果数据包中某个字符为 START,那么就连续传输两个字节的0xdd和0xda来代替它;如果数据包中某个字符为END,那么就连续传输两个字节的0xdd和0xdb来代替它;如果数据包中某个字符为ESC(0xdd),那么就连续传输两个字节的0xdd和0xdc来代替它;数据的接收包括:物理层的接收以及协议层的解析;物理层的接收包括:步骤a1、接收数据;步骤a2、顺序检查接收数据的每个字节的数据值,当发现一字节为START时,则开始接收报文,执行步骤a3,当检测到其他数据时丢弃;步骤a3、接收新数据字节,当发现一字节ESC时,对ESC和ESC之后的一字节执行解码操作;当发现一字节额外START时,则出现报文错误,产生错误消息,并将前一START字节之后的数据丢弃,接收该额外START之后的完整报文,并执行步骤a4;检测到END时,完成报文的解码流程,执行步骤a5;当接收到非ESC、END以及START时,直接接收该字节;步骤 a4、额外封装一个带有标识、命令码、长度字符和CRC的消息,并发送协议层进行解析;步骤a5、执行步骤a3;协议层的解析包括:步骤b1,将解码数据进行检查处理,检查报文的标识、命令码和长度;如果正确,则执行步骤b2,如果错误,则丢弃该报文,并产生错误消息,执行步骤b3;步骤b2,计算CRC,并进行CRC比对,如CRC正确,将该报文送到应用逻辑,完成该报文的传输,如果CRC错误,则直接丢弃该报文,并产生错误消息,返回步骤b1;步骤b3,封装一个带有标识、命令码、长度字符和CRC的消息,发送给对端,通知对端重传;数据的发送包括:协议层的封装以及物理层的发送;协议层的封装包括:进行报文封装,加入标识、命令码以及长度字符;在封装后的数据报中加入CRC字段;将封装好的消息报文发送到物理层。
根据本发明的适用窄带数据网络的改进型SLIP编码数据流传输方法的一实施例,其中,物理层的发送包括:发送START字符;发送 START后,准备发送完整数据报文;对需要发送的报文进行字节检查,当字节为ESC、START或END时,对ESC、START或END编码,并将编码后的ESC、START以及END发送;若字节非ESC、START以及 END,则直接发送字节;完成数据发送后,发送END字符。
根据本发明的适用窄带数据网络的改进型SLIP编码数据流传输方法的一实施例,其中,数据流传输为8bit位宽。
根据本发明的适用窄带数据网络的改进型SLIP编码数据流传输方法的一实施例,其中,实现该方法的数据流传输系统的主从结构包括:CPU、USB转FIFP芯片以及小容量FPGA,小容量FPGA包括:本地地址空间以及SLIP应用模块,SLIP应用模块包括:应用协议解析与报文封装模块、物理层编码模块以及物理层并行接口适配模块。
根据本发明的适用窄带数据网络的改进型SLIP编码数据流传输方法的一实施例,其中,CPU侧通过USB转FIFO发送报文到FPGA 时,FPGA首先进行解码流程。
综上所述,本发明的优点在于:节省FPGA资源:由于FPGA处理并行数据的能力非常强大,所以在执行转码处理以及协议重传时,消耗的逻辑资源相对实现整个USB协议来说要少的多;抗干扰能力强:采用了SLIP类似的转码方式,使得FPGA逻辑和CPU侧应用软件可以通过编解码的方式实现对数据报文的解析和过滤功能。实现对数据报文的快速识别,并对不完整的报文进行丢弃处理;系统自我容错能力强:当发生错误时,FPGA向CPU侧应用软件发送相应的差错响应报文,使得CPU可以进行数据报文的重传。
附图说明
图1所示为现有的写报文时序图;
图2所示为现有的读报文时序图;
图3所示为现有的数据流结构图;
图4所示为另一种现有的数据流结构图;
图5所示为报文编码结构图;
图6所示为自定义的数据报协议结构图;
图7所示为数据流传输系统的主从结构示意图;
图8所示为数据报文编解码流程图;
图9所示为数据报文解析流程图;
图10所示为数据报文封装流程图;
图11所示为数据报文编码流程图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
在本发明中,将采用互联网通信中广泛应用的Serial Line IP(即 SLIP)协议,并对其进行相应的改进。现有的SLIP协议是用于TCP/IP 协议的点对点串行连接。且使用速率为1200bps到19.2Kbps之间。除了速率较慢外,SLIP协议中没有定义类型字段,且不支持校验字功能,所以需要应用软件来保证数据的完整性等问题。
本发明针对上述SLIP协议的缺陷进行改进,改进方式是沿用其特有的编码方式并加以CRC校验,重传机制等保证业务数据的可靠性,将慢速串行通信的SLIP协议应用在并行数据流通信中。下述实施例以 8bit位宽的数据流传输通信为例,本发明适用窄带数据网络的改进型 SLIP编码数据流传输方法包括:
1、定义协议:
图5所示为报文编码结构图,如图5所示,采用SLIP(Serial Line IP) 协议类似的编码方法,将USB FIFO并行数据流中的数据按字节进行编码,以达到完整区分传输报文的目的。编码报文格式(编码方式比较随意,与软件商议后决定)如下:
数据报文中一个称作START(0x02)的特殊字符标记报文的开始;
数据报文中一个称作END(0x03)的特殊字符标记报文的结束;
如果数据包中某个字符为START,那么就连续传输两个字节的 0xdd和0xda来代替它;
如果数据包中某个字符为END,那么就连续传输两个字节的0xdd 和0xdb来代替它;
如果数据包中某个字符为ESC(0xdd),那么就连续传输两个字节的0xdd和0xdc来代替它;
采用该种编码方式,可以通过定义特殊字符的方式实现对报文的完整区分,使CPU应用软件和FPGA逻辑能够以报文为单位进行处理。排除了因为某种差错所导致的较长时间检测不到协议头的问题。
2、数据报协议:
图6所示为自定义的数据报协议结构图,如图6所示,编解码方法,属于在物理层保证数据传输的完整性。但是,在实际项目中,为了在传输的数据报文发生致命数据错误时,CPU软件以及FPGA能够快速侦测错误,并进行自我恢复。所以,额外定义了用于业务完整性保障功能的数据报协议。定义报文协议时,专门引入了目前广泛应用于通信系统的CRC循环冗余校验方法,表1为字段的定义表。
表1
字段定义 | 位宽 | 描述 |
标识 | 32bit | 该字段用于定义报文的类型:数据业务、管理报文、重传等 |
命令码 | 32bit | 命令码用于实现控制操作 |
长度 | 32bit | Payload载荷长度 |
载荷 | N*32bit | 载荷4Byte为单位,N为0到1024; |
CRC | 32bit | CRC校验结果;覆盖整个报文; |
3、适用窄带数据网络的改进型SLIP编码数据流传输方法中的重传机制包括:
图7所示为数据流传输系统的主从结构示意图,如图7所示,数据流传输系统的主从结构包括:CPU、USB转FIFP芯片以及小容量 FPGA。小容量FPGA包括:本地地址空间以及SLIP应用模块。SLIP 应用模块包括:应用协议解析与报文封装模块、物理层编码模块以及物理层并行接口适配模块。
如图7所示,小容量FPGA与轻量级CPU的通信架构中,将CPU侧应用软件定位为通信的发起侧(Master设备),FPGA逻辑侧为接收侧 (Slave设备)。在通信过程中,FPGA逻辑根据报文的编码和定义方式进行报文解析、丢弃、发送差错报文等操作。CPU侧应用软件主动发起读写操作,并根据差错报文进行报文的重传等操作。本发明以FPGA 逻辑实现为例。
如图7所示,可以以FPGA SLIP应用模块中的物理层编解码和并行接口适配模块实现本发明步骤1的物理层编解码流程。
CPU侧应用软件通过USB转FIFO发送报文到FPGA时,FPGA内部的模块首先进行解码流程。
数据的接收包括:物理层的接收以及协议层的解析。
图8所示为数据报文编解码流程图,如图8所示,物理层的接收包括:
FPGA与USB转FIFO接口处的传输数据为编码之后的字节流,该字节流需要经过解码后才能识别出上层的协议。解码需要以字节为单位进行:
步骤a1、当USB转FIFO侧有数据传输到FPGA时,FPGA接收该数据(以字节为单位);
步骤a2、顺序检查每个字节的数据值,当检测到其他数据时,丢弃,当发现一字节为START时,则开始接收报文,执行步骤a3;
步骤a3、继续接收新数据字节,当发现一字节ESC时,对ESC和 ESC之后的一字节执行解码操作;当发现一字节额外START时,则出现报文错误,产生错误消息,并将前一START字节之后的数据丢弃,接收该额外START之后的完整报文,并执行步骤a4;检测到END时,完成报文的解码流程,执行步骤a5;当接收到非ESC、END、START 时,直接接收该字节;
步骤a4、额外封装一个特殊的带有标识、命令码、长度字符和CRC 的消息,并发送给CPU;该发送部分由协议处理部分完成,转回步骤a3;
步骤a5、解码后的数据进行协议解析;
图9所示为数据报文解析流程图,如图9所示,协议层的数据报文解析包括:
数据通信的完整性需要物理层和协议层的双重保障使系统能够平稳的运行;
当FPGA接收到解码后的数据流时,需要执行如图9所示的处理流程:
步骤b1,将解码数据进行检查处理,检查报文的标识、命令码和长度;如果这些字段都正确,则执行b2;如果错误,则丢弃该报文,并产生错误消息,执行b3;
步骤b2,计算CRC,并进行CRC比对;CRC正确时,将该报文送到应用逻辑,完成该报文的传输;如果CRC错误,则直接丢弃该报文,并产生错误消息;返回步骤b1;
步骤b3,当产生错误信息时,需要额外封装一个特殊的带有标识、命令码、长度字符和CRC的消息,发送给对端,通知对端重传。
数据的发送包括:协议层的编码以及物理层的发送。
图10所示为数据报文封装流程图,如图10所示,将原始数据报进行报文封装,加入标识、命令码、长度字符;
在封装后的数据报中加入CRC字段;
将封装好的消息报文发送到物理层,进行发送。
图11所示为数据报文编码流程图,如图11所示,当FPGA向USB 转FIFO发送数据流时,物理层的发送需要执行的处理流程包括:
FPGA向USB转FIFO发送报文(消息报文等)时,需要进行编码后才能发送到USB转FIFO。编码需要以字节为单位进行:
当FPGA内部需要向USB转FIFO发送报文时,首先发送START字符;
发送START后,准备发送完整数据报文;
对需要发送的报文进行字节检查,当字节为ESC、START或END 时,对ESC、START、END编码,并将编码后的ESC、START、END 发送;若字节非ESC、START、END,则直接发送字节;
完成数据发送后,发送END字符。
CPU侧应用软件在接收到FPGA发出的带有错误类型并编码的数据报后,对错误报文进行重发,此处不再描述。
本发明基于上述定义的SLIP编码格式、自定义数据报文协议,以及相应的重传机制等方法,可以实现FPGA逻辑和CPU侧应用软件对数据报文的快速识别功能,并在数据报文发生某种错误时,能够准确的再下一包数据中恢复正确的处理功能。
综上所述,本发明的优点在于:
节省FPGA资源:由于FPGA处理并行数据的能力非常强大,所以在执行转码处理以及协议重传时,消耗的逻辑资源相对实现整个USB 协议来说要少的多;
抗干扰能力强:采用了SLIP类似的转码方式,使得FPGA逻辑和 CPU侧应用软件可以通过编解码的方式实现对数据报文的解析和过滤功能。实现对数据报文的快速识别,并对不完整的报文进行丢弃处理;
系统自我容错能力强:当发生错误时,FPGA向CPU侧应用软件发送相应的差错响应报文,使得CPU可以进行数据报文的重传。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (5)
1.一种适用窄带数据网络的改进型SLIP编码数据流传输方法,其特征在于,包括:定义协议、接收数据以及发送数据;
定义协议包括:
数据报文中START(0x02)的特殊字符标记报文的开始;数据报文中END(0x03)的特殊字符标记报文的结束;
如果数据包中某个字符为START,那么就连续传输两个字节的0xdd和0xda来代替它;
如果数据包中某个字符为END,那么就连续传输两个字节的0xdd和0xdb来代替它;
如果数据包中某个字符为ESC(0xdd),那么就连续传输两个字节的0xdd和0xdc来代替它;
数据的接收包括:物理层的接收以及协议层的解析;
物理层的接收包括:
步骤a1、接收数据;
步骤a2、顺序检查接收数据的每个字节的数据值,当发现一字节为START时,则开始接收报文,执行步骤a3,当检测到其他数据时丢弃;
步骤a3、接收新数据字节,当发现一字节ESC时,对ESC和ESC之后的一字节执行解码操作;当发现一字节额外START时,则出现报文错误,产生错误消息,并将前一START字节之后的数据丢弃,接收该额外START之后的完整报文,并执行步骤a4;检测到END时,完成报文的解码流程,执行步骤a5;当接收到非ESC、END以及START时,直接接收该字节;
步骤a4、额外封装一个带有标识、命令码、长度字符和CRC的消息,并发送协议层进行解析;
步骤a5、执行步骤a3;
协议层的解析包括:
步骤b1,将解码数据进行检查处理,检查报文的标识、命令码和长度;如果正确,则执行步骤b2,如果错误,则丢弃该报文,并产生错误消息,执行步骤b3;
步骤b2,计算CRC,并进行CRC比对,如CRC正确,将该报文送到应用逻辑,完成该报文的传输,如果CRC错误,则直接丢弃该报文,并产生错误消息,返回步骤b1;
步骤b3,封装一个带有标识、命令码、长度字符和CRC的消息,发送给对端,通知对端重传。
2.如权利要求1所述的适用窄带数据网络的改进型SLIP编码数据流传输方法,其特征在于,
数据的发送包括:协议层的封装以及物理层的发送;
协议层的封装包括:
进行报文封装,加入标识、命令码以及长度字符;
在封装后的数据报中加入CRC字段;
将封装好的消息报文发送到物理层;
物理层的发送包括:
发送START字符;
发送START后,准备发送完整数据报文;
对需要发送的报文进行字节检查,当字节为ESC、START或END时,对ESC、START或END编码,并将编码后的ESC、START以及END发送;若字节非ESC、START以及END,则直接发送字节;完成数据发送后,发送END字符。
3.如权利要求1所述的适用窄带数据网络的改进型SLIP编码数据流传输方法,其特征在于,数据流传输为8bit位宽。
4.如权利要求1所述的适用窄带数据网络的改进型SLIP编码数据流传输方法,其特征在于,实现该方法的数据流传输系统的主从结构包括:CPU、USB转FIFP芯片以及小容量FPGA,小容量FPGA包括:本地地址空间以及SLIP应用模块,SLIP应用模块包括:应用协议解析与报文封装模块、物理层编码模块以及物理层并行接口适配模块。
5.如权利要求1所述的适用窄带数据网络的改进型SLIP编码数据流传输方法,其特征在于,CPU侧通过USB转FIFO发送报文到FPGA时,FPGA首先进行解码流程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910040120.7A CN109902055B (zh) | 2019-01-16 | 2019-01-16 | 一种适用窄带数据网络的slip编码数据流传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910040120.7A CN109902055B (zh) | 2019-01-16 | 2019-01-16 | 一种适用窄带数据网络的slip编码数据流传输方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109902055A CN109902055A (zh) | 2019-06-18 |
CN109902055B true CN109902055B (zh) | 2023-01-10 |
Family
ID=66943759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910040120.7A Active CN109902055B (zh) | 2019-01-16 | 2019-01-16 | 一种适用窄带数据网络的slip编码数据流传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109902055B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112559430B (zh) * | 2020-12-24 | 2022-07-05 | 上海微波技术研究所(中国电子科技集团公司第五十研究所) | 适用于窄带信道单元的cpu与fpga数据交互方法和系统 |
CN113726755B (zh) * | 2021-08-23 | 2023-06-02 | 天津津航计算技术研究所 | 一种slip协议数据的处理方法 |
CN115277881A (zh) * | 2022-06-17 | 2022-11-01 | 奇安信科技集团股份有限公司 | 网络报文解析方法及装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1316698A (zh) * | 2001-06-01 | 2001-10-10 | 北京四方同创保护与控制设备有限公司 | 广义异步串行通信协议数据链路层软件接口方法 |
CN101572833A (zh) * | 2008-04-28 | 2009-11-04 | 华为技术有限公司 | 无源光网络系统中发送上行突发数据的方法、装置及系统 |
KR20120118106A (ko) * | 2011-04-18 | 2012-10-26 | 주식회사 만도 | 차량 제동 시스템 및 그 제어 방법 |
CN103780610A (zh) * | 2014-01-16 | 2014-05-07 | 绵阳师范学院 | 基于协议特征的网络数据恢复方法 |
CN106254381A (zh) * | 2016-09-12 | 2016-12-21 | 全球能源互联网研究院 | 协议解析方法、装置及包含协议解析装置的二层交换系统 |
CN106708652A (zh) * | 2016-12-29 | 2017-05-24 | 清华大学 | 无奇偶校验控制器与有奇偶校验伺服器的串口通信方法 |
CN109218154A (zh) * | 2018-09-07 | 2019-01-15 | 深圳市常茂信科技开发有限公司 | 一种基于fpga的千兆以太网到slip的转换系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2309738A1 (en) * | 2005-05-23 | 2011-04-13 | Thomas S. Gilley | Distributed scalable media environment |
US9519603B2 (en) * | 2013-09-09 | 2016-12-13 | Qualcomm Incorporated | Method and apparatus to enable multiple masters to operate in a single master bus architecture |
-
2019
- 2019-01-16 CN CN201910040120.7A patent/CN109902055B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1316698A (zh) * | 2001-06-01 | 2001-10-10 | 北京四方同创保护与控制设备有限公司 | 广义异步串行通信协议数据链路层软件接口方法 |
CN101572833A (zh) * | 2008-04-28 | 2009-11-04 | 华为技术有限公司 | 无源光网络系统中发送上行突发数据的方法、装置及系统 |
KR20120118106A (ko) * | 2011-04-18 | 2012-10-26 | 주식회사 만도 | 차량 제동 시스템 및 그 제어 방법 |
CN103780610A (zh) * | 2014-01-16 | 2014-05-07 | 绵阳师范学院 | 基于协议特征的网络数据恢复方法 |
CN106254381A (zh) * | 2016-09-12 | 2016-12-21 | 全球能源互联网研究院 | 协议解析方法、装置及包含协议解析装置的二层交换系统 |
CN106708652A (zh) * | 2016-12-29 | 2017-05-24 | 清华大学 | 无奇偶校验控制器与有奇偶校验伺服器的串口通信方法 |
CN109218154A (zh) * | 2018-09-07 | 2019-01-15 | 深圳市常茂信科技开发有限公司 | 一种基于fpga的千兆以太网到slip的转换系统 |
Non-Patent Citations (1)
Title |
---|
"基于无线窄带数据通信网的配电自动化系统";高浩;《电力自动化》;20181231(第5期);第88-90页 * |
Also Published As
Publication number | Publication date |
---|---|
CN109902055A (zh) | 2019-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109902055B (zh) | 一种适用窄带数据网络的slip编码数据流传输方法 | |
WO2014135038A1 (zh) | 基于pcie总线的报文传输方法与装置 | |
CA2472908A1 (en) | Packet header compression system and method based upon a dynamic template creation | |
WO2020082986A1 (zh) | 一种发送数据的方法、接收数据的方法、设备及系统 | |
CN112187789B (zh) | 一种数据链路协议转换系统 | |
CN112235302B (zh) | 一种适用于多种总线的协议解析方法 | |
CN111064545B (zh) | 基于fpga实现具有spw接口的专网地检装置及方法 | |
CN107426770B (zh) | 基于数据链路层的数据通讯方法、数据终端及系统 | |
CN110620637B (zh) | 一种基于fpga的数据解压装置及方法 | |
CN114374470A (zh) | 数据传输方法、系统和计算机可读存储介质 | |
CN115866081B (zh) | 一种基于soc的工业以太网协议转换方法 | |
US20060268867A1 (en) | TCP/IP reception processing circuit and semiconductor integrated circuit implementing the same | |
CN109428676B (zh) | 一种前向纠错编解码模式的同步方法及装置 | |
CN111367850B (zh) | 一种fpga和mcu之间的快速通信方法 | |
CN117041370A (zh) | 一种通信方法及系统 | |
CN110381050B (zh) | 数据包的多协议转化校验方法和装置 | |
CN113541874A (zh) | 一种数据传输方法及网络设备 | |
US7363402B2 (en) | Data communications architecture employing parallel SERDES channels | |
CN113498597A (zh) | 一种基于PCIe的数据传输方法及装置 | |
CN112312396B (zh) | 一种NoC追踪数据的生成方法及相关装置 | |
EP3319249A1 (en) | Transmission checking method, node, system and computer storage medium | |
JP4581925B2 (ja) | データ転送装置およびデータ転送方法 | |
US20050154968A1 (en) | Detection of errors | |
CN112147918A (zh) | 基于arm+fpga+dsp架构的异步数据交互方法及系统 | |
CN117493248B (zh) | Usb数据传输方法、装置、系统、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB03 | Change of inventor or designer information |
Inventor after: Wang Zhongbao Inventor after: Bao Lina Inventor after: Zhao Yongjie Inventor after: Chen Junlai Inventor before: Wang Zhongbao |
|
CB03 | Change of inventor or designer information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |