CN109889185B - 一种信号插值滤波方法及插值滤波器 - Google Patents

Abstract

本申请适用于信号处理技术领域，提供了一种信号插值滤波方法及插值滤波器，包括：确定插值滤波器的阶数，并获取延迟采样点的个数；根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数；获取待处理信号，并基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号。通过上述方法，能够有效提高信号插值滤波的精度，进而提高电子耳蜗前端信号的信噪比。

Description

一种信号插值滤波方法及插值滤波器

技术领域

本申请涉及信号处理技术领域，尤其涉及一种信号插值滤波方法及插值滤波器。

背景技术

电子耳蜗是目前唯一能使重度聋和全聋患者恢复听觉的电子装置，全球已经有超过12万的听力损伤者植入了电子耳蜗。经过最近几十年的发展，目前电子耳蜗的性能已经大幅度地提高了，电子耳蜗使用者已经可以在安静环境下非常顺畅地进行面对面地交谈以及电话交流。但是，在噪声环境下，电子耳蜗的性能明显降低，言语识别率大幅度地降低。

目前，通常是利用电子耳蜗前端信号的增强技术来提高噪声环境下电子耳蜗的言语识别率。但是，现有的增强技术处理后的电子耳蜗前端信号的信噪比仍然较低，无法有效提高电子耳蜗的言语识别率。

发明内容

有鉴于此，本申请实施例提供了一种信号插值滤波方法及插值滤波器，以解决现有技术中电子耳蜗前端信号的信噪比较低的问题。

本申请实施例的第一方面提供了一种信号插值滤波方法，包括：

确定插值滤波器的阶数，并获取延迟采样点的个数；

根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数；

获取待处理信号，并基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号。

本申请实施例的第二方面提供了一种插值滤波器，包括：

获取单元，用于确定插值滤波器的阶数，并获取延迟采样点的个数；

计算单元，用于根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数；

滤波单元，用于获取待处理信号，并基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号。

本申请实施例的第三方面提供了一种插值滤波器，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现本申请实施例第一方面提供的所述方法的步骤。

本申请实施例的第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被一个或多个处理器执行时实现本申请实施例第一方面提供的所述方法的步骤。

本申请实施例与现有技术相比存在的有益效果是：

本申请实施例通过确定插值滤波器的阶数以及获取延迟采样点的个数，并根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数，通过上述方法，能够根据对插值滤波器阶数的不同需求，实时确定合适的插值滤波器的系数；在确定出插值滤波器的系数后，即确定了合适了插值滤波器，之后获取待处理信号，并基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号，通过上述方法，能够有效提高信号插值滤波的精度，进而提高电子耳蜗前端信号的信噪比。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的信号插值滤波方法的实现流程示意图；

图2是本申请实施例提供的插值滤波器的示意图；

图3是本申请实施例提供的插值滤波器的示意图；

图4是本申请实施例提供的波束指向图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如在本说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。

在介绍本申请实施例之前，先介绍本申请的应用背景。

目前，听力障碍者根据听力受损程度选择佩带助听器或者植入电子耳蜗来恢复其听力。助听器针对听力患者不同频率的损失情况来调整其相应频带的增益，是一种相对简单的调整不同频段增益的放大器，而电子耳蜗可以直接通过电流刺激听觉神经并产生听觉感知。电子耳蜗是目前唯一能使重度聋和全聋患者恢复听觉的电子装置。

经过最近几十年的发展，目前电子耳蜗的性能已经大幅度地提高了，电子耳蜗使用者已经可以在安静环境下非常顺畅地进行面对面地交谈以及电话交流。但是，在噪声环境下，电子耳蜗的性能明显降低，言语识别率大幅度地降低。有研究表明，对于50％的句子识别率来说，正常人所需要的信噪比大概是-10dB，而电子耳蜗使用者需要的信噪比则是5到15dB之间；然而，日常生活环境的信噪比通常只能达到5到10dB，因而在目前正常生活环境噪声下，电子耳蜗使用者的言语识别率还很难达到50％以上。

提高噪声环境下电子耳蜗的言语识别率仍然是目前研究重点之一，目前的电子耳蜗的研究主要集中在以下几个方面：一是改进言语处理算法，比如提取和传递更加有效的信息，针对汉语特有的声调特征提取其基频和变化信息等；另一种是器件及电极本身的改进，比如某款电子耳蜗的高分辨率策略可以获得信号的精细结构，提高电极的刺激速率来传输更丰富的信息，而目前更多的研究集中在对电子耳蜗前端信号的增强、虚拟通道技术和光学耳蜗等方面。电子耳蜗前端信号增强技术包括单通道去噪技术和多通道的麦克风阵列语音增强技术，该类方法的作用是提高前端信号采集的信噪比；虚拟通道技术是通过有限数量的电极阵列并利用电流扩散效应，通过调整电极间的刺激电流比例来产生新的电场分布，增加有效电极数量；而光学耳蜗则利用光刺激无扩散以及电极间不相互干扰的特点来增加电极数量。理论上的光电极数量可无限增大，暗示着可以提取和传输更多的有效信息。本申请中的技术方方案是针对在双麦克风应用在电子耳蜗前端的语言增强方面，采用双麦克风技术来提高电子耳蜗采集信号的信噪比。

在双麦克风波束形成中，有两个参数决定着波束形成，即延迟参数τ和权重参数β。电子耳蜗体积较小，前端麦克风阵列的间距不能太大，一般间距设置为1厘米，这样会导致延迟参数在数字采样的情况下的分数延迟问题。以心型极性图为例，延迟参数为τ＝d/c，如果间距为0.8厘米,代入数据d＝0.008米和c＝340米/秒可得τ＝2.3529×10-5秒，以电子耳蜗信号采集的采样率为fs＝22.05kHz为例(采样时间间隔为Ts＝1/fs)，则对应需要延迟0.5188个采样点。对于采集到的信号x(t)，经过A/D转换后为x(n)，延迟0.5188个采样点无法直接表示成x(n-0.5188)，由此产生了分数采样点的实现问题。对于一般中型的麦克风阵列而言，由于间距大，延迟问题容易解决，比如间距为1米时，延迟d/c在22.05kHz采样率的条件下变成延迟51.88个采样点，可以用延迟52个采样点来近似代替，即x(n-52)，而不会产生很大的误差。但是，当间距很小时，不能简单地进行近似替代，而且麦克风阵列所形成的极性图对延迟的精度要求较高，延迟数值的变化会改变极性图的形状，需要设计合适的滤波器来实现精确的分数延迟。

为了说明本申请所述的技术方案，下面通过具体实施例来进行说明。

图1是本申请实施例提供的信号插值滤波方法的实现流程示意图，如图所示，所述方法可以包括以下步骤：

步骤S101，确定插值滤波器的阶数，并获取延迟采样点的个数。

在一个实施例中，所述确定插值滤波器的阶数包括：

获取期望精度，并基于所述期望精度确定所述插值滤波器的阶数。

实际应用中，本申请中的插值滤波器对应的系统幅频响应具有低频段平坦、高频段误差增大的特性，可以根据频段误差需求来选取滤波器的阶数，对于高频误差要求不太高的情形，插值滤波器的阶数可以较小一些，对于高频误差要求较高的情形，插值滤波器的阶数可以较大一些。即，阶数越高，精度越高。

在一个实施例中，所述基于所述期望精度确定所述插值滤波器的阶数包括：

若所述期望精度大于预设值，则将第一数值作为所述插值滤波器的阶数。

若所述期望精度小于或等于预设值，则将第二数值作为所述插值滤波器的阶数，所述第一数值大于所述第二数值。

第一数值和第二数值可以是预先设定好的某个具体的数值，也可以是预先设定的取值范围，如第一数值的取值范围、第二数值的取值范围。其中，根据实际经验，第一数值的范围通常取10～15，第二数值的范围通常取3～5。

可以是，当期望精度大于预设值时，从第一数值的取值范围中随机抽取一个数值作为插值滤波器的阶数；当期望精度小于或等于预设值时，从第二数值的取值范围中随机抽取一个数值作为插值滤波器的阶数。

也可以是，当期望精度大于预设值时，根据期望精度与预设值的差值大小，在第一数值的取值范围中选取对应的数值作为插值滤波器的阶数；第二数值的选取同理。例如，假设第一数值的取值范围为11～15，预设值为95％，精度最大值为100％，预设值与最大值的差为5％，将第一数值的取值范围平均分为五个份后与差值一一对应，即11对应的差值为1％，12对应的差值为2％，13对应的差值为3％，14对应的插值为4％，15对应的插值为5％；当期望精度为98％时，差值为98％-95％＝3％，对应的数值为13，因此将13作为插值滤波器的阶数。需要说明的是，上述只是示例，实际中每个差值可能对应多个数值，在此不做具体限定。

还可以是，预先确定一个对应表，该对应表中确定了每个差值对应的数值，当计算出期望精度与预设值的差值后，直接根据对应表查找对应的数值即可。

当然，插值滤波器的阶数也可以由用户输入。示例性的，在电子耳蜗上设置输入键，以便于用户输入数值；也可设置“+”、“—”按键，以便于用户调节进行调节，插值滤波器中的处理器接收到用户的调节信号后，根据调节信号确定插值滤波器的阶数。例如，假设此时插值滤波器的阶数为10，当用户按一次“+”键时，表示期望精度增加1％，此时将插值滤波器的阶数调整为11。上述只是调整阶数的示例，不做具体限定。

上述只是如何基于所述期望精度确定所述插值滤波器的阶数的示例，还可以有其他方式，在此不做限定。

步骤S102，根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数。

延迟采样点可以由用户选择，也可以预先设定。

在一个实施例中，所述根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数，包括：

其中，h(n)为所述插值滤波器的系数，M为所述插值滤波器的阶数，N为所述延迟采样点的个数。

具体来说，M阶插值滤波器h(n)的系数可以通过N个延迟采样点所组成的延迟系数向量|1 N … N^M|^T和阶数向量

的矩阵相除得到。

步骤S103，获取待处理信号，并基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号。

在一个实施例中，所述基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号，包括：

Y＝X*[h(0),h(1),…h(M)]；

其中，Y为所述待处理信号对应的滤波信号，X为所述待处理信号。h(0),h(1),…h(M)为M阶插值滤波器的系数。

在一个实施例中，所述获取待处理信号包括：

采集两路模拟信号，并分别对每路模拟信号进行模数转换得到两路数字信号。

通过X₁＝x₁(n)-x₂(n)得到第一待处理信号，并通过X₂＝x₁(n)+x₂(n)得到第二待处理信号。

其中，x₁(n)为第一路数字信号，x₂(n)为第二路数字信号，X₁为所述第一待处理信号，X₂为所述第二待处理信号。

在实际中，第一待处理信号相当于是两路数字信号经过抵消器后得到的信号，第二待处理信号相当于是两路数字信号经过叠加器后得到的信号。

在一个实施例中，在对所述待处理信号进行插值滤波处理得到滤波信号之后，还包括：

通过Z₁＝X₁+Y₁得到叠加信号，其中，Y₁为所述第一待处理信号对应的滤波信号，Z₁为所述叠加信号。

通过Z₂＝X₂-Y₂得到抵消信号，其中，Y₂为所述第二待处理信号对应的滤波信号，Z₂为所述抵消信号。

将所述叠加信号乘以第一增益得到第一缩放信号，并将所述抵消信号乘以第二增益得到第二缩放信号。

将所述第一缩放信号和所述第二缩放信号进行叠加得到延迟信号。

在一个实施例中，所述第一增益的取值范围为[-1,1]。

所述第一增益与所述第二增益的和等于1。

其中，第一增益可以根据需求来确定，例如，用户希望滤波后的波束指向图(即极性图)的形状是什么样子的，就可以选取相应的第一增益，而第二增益只需用1减去第一增益即可得到。当然，也可以预先存储若干个典型的第一增益的值，并将每个值与相应的应用场景进行关联，可以根据应用场景自动或手动确定对应的第一增益。通过上述方法，只需要调整增益即可改变滤波后的波束指向图的形状，无需改变延迟参数，大大减少了算法的计算量、提高了算法的计算效率，并有效提高了滤波的精度。

示例性的，参见图4，图4是本申请实施例提供的波束指向图。图4(a)是当第一增益为0时对应的波束指向图，这是一种常见的全向极性图；图4(b)是当第一增益为0.35时对应的波束指向图，这是一种特定的可以用于增强正向目标方位、侧/后向幅度平滑过渡的极性图；图4(c)是当第一增益为0.5时对应的波束指向图，这是一种常见的心型极性图；图4(d)是当第一增益为0.75时对应的波束指向图，这是一种常见的超心型极性图；图4(e)是当第一增益为1时对应的波束指向图，这是一种常见的双极性极性图。可见，只需改变第一增益，即可得到不同的极性图。当然，通过本申请中的技术方案不仅仅局限于得到上面的几种常见的极性图。

本申请实施例通过确定插值滤波器的阶数以及获取延迟采样点的个数，并根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数，通过上述方法，能够根据对插值滤波器阶数的不同需求，实时确定合适的插值滤波器的系数；在确定出插值滤波器的系数后，即确定了合适了插值滤波器，之后获取待处理信号，并基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号，通过上述方法，能够有效提高信号插值滤波的精度，进而提高电子耳蜗前端信号的信噪比。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

图2是本申请实施例提供的插值滤波器的示意图，为了便于说明，仅示出与本申请实施例相关的部分。

图2所示的插值滤波器可以是内置于现有的终端设备内的软件单元、硬件单元、或软硬结合的单元，也可以作为独立的挂件集成到所述终端设备中，还可以作为独立的终端设备存在。

所述插值滤波器2包括：

获取单元21，用于确定插值滤波器的阶数，并获取延迟采样点的个数。

计算单元22，用于根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数。

滤波单元23，用于获取待处理信号，并基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号。

可选的，所述获取单元21包括：

确定模块，用于获取期望精度，并基于所述期望精度确定所述插值滤波器的阶数。

可选的，所述确定模块包括：

第一确定子模块，用于若所述期望精度大于预设值，则将第一数值作为所述插值滤波器的阶数。

第二确定子模块，用于若所述期望精度小于或等于预设值，则将第二数值作为所述插值滤波器的阶数，所述第一数值大于所述第二数值。

可选的，所述计算单元22用于：

其中，h(n)为所述插值滤波器的系数，M为所述插值滤波器的阶数，N为所述延迟采样点的个数。

可选的，所述滤波单元33用于：

Y＝X*[h(0),h(1),…h(M)]；

其中，Y为所述待处理信号对应的滤波信号，X为所述待处理信号。

可选的，所述滤波单元23包括：

采集模块，用于采集两路模拟信号，并分别对每路模拟信号进行模数转换得到两路数字信号。

计算模块，用于通过X₁＝x₁(n)-x₂(n)得到第一待处理信号，并通过X₂＝x₁(n)+x₂(n)得到第二待处理信号。

其中，x₁(n)为第一路数字信号，x₂(n)为第二路数字信号，X₁为所述第一待处理信号，X₂为所述第二待处理信号。

可选的，所述插值滤波器2还包括：

叠加单元24，用于在对所述待处理信号进行插值滤波处理得到滤波信号之后，通过Z₁＝X₁+Y₁得到叠加信号，其中，Y₁为所述第一待处理信号对应的滤波信号，Z₁为所述叠加信号；

抵消单元25，用于通过Z₂＝X₂-Y₂得到抵消信号，其中，Y₂为所述第二待处理信号对应的滤波信号，Z₂为所述抵消信号；

增益单元26，用于将所述叠加信号乘以第一增益得到第一缩放信号，并将所述抵消信号乘以第二增益得到第二缩放信号；

输出单元27，用于将所述第一缩放信号和所述第二缩放信号进行叠加得到延迟信号。

可选的，所述第一增益的取值范围为[-1,1]。

所述第一增益与所述第二增益的和等于1。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

图3是本申请实施例提供的插值滤波器的示意图。如图3所示，该实施例的插值滤波器3包括：处理器30、存储器31以及存储在所述存储器31中并可在所述处理器30上运行的计算机程序32。所述处理器30执行所述计算机程序32时实现上述各个信号插值滤波方法实施例中的步骤，例如图1所示的步骤S101至S103。或者，所述处理器30执行所述计算机程序32时实现上述各装置实施例中各模块/单元的功能，例如图2所示模块21至27的功能。

示例性的，所述计算机程序32可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器31中，并由所述处理器30执行，以完成本申请。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序32在所述插值滤波器3中的执行过程。例如，所述计算机程序32可以被分割成获取单元、计算单元、滤波单元，各单元具体功能如下：

获取单元，用于确定插值滤波器的阶数，并获取延迟采样点的个数。

计算单元，用于根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数。

滤波单元，用于获取待处理信号，并基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号。

可选的，所述获取单元包括：

确定模块，用于获取期望精度，并基于所述期望精度确定所述插值滤波器的阶数。

可选的，所述确定模块包括：

第一确定子模块，用于若所述期望精度大于预设值，则将第一数值作为所述插值滤波器的阶数。

第二确定子模块，用于若所述期望精度小于或等于预设值，则将第二数值作为所述插值滤波器的阶数，所述第一数值大于所述第二数值。

可选的，所述计算单元用于：

其中，h(n)为所述插值滤波器的系数，M为所述插值滤波器的阶数，N为所述延迟采样点的个数。

可选的，所述滤波单元用于：

Y＝X*[h(0),h(1),…h(M)]；

其中，Y为所述待处理信号对应的滤波信号，X为所述待处理信号。

可选的，所述滤波单元包括：

采集模块，用于采集两路模拟信号，并分别对每路模拟信号进行模数转换得到两路数字信号。

计算模块，用于通过X₁＝x₁(n)-x₂(n)得到第一待处理信号，并通过X₂＝x₁(n)+x₂(n)得到第二待处理信号。

其中，x₁(n)为第一路数字信号，x₂(n)为第二路数字信号，X₁为所述第一待处理信号，X₂为所述第二待处理信号。

可选的，所述计算机程序还包括：

叠加单元，用于在对所述待处理信号进行插值滤波处理得到滤波信号之后，通过Z₁＝X₁+Y₁得到叠加信号，其中，Y₁为所述第一待处理信号对应的滤波信号，Z₁为所述叠加信号；

抵消单元，用于通过Z₂＝X₂-Y₂得到抵消信号，其中，Y₂为所述第二待处理信号对应的滤波信号，Z₂为所述抵消信号；

增益单元，用于将所述叠加信号乘以第一增益得到第一缩放信号，并将所述抵消信号乘以第二增益得到第二缩放信号；

输出单元，用于将所述第一缩放信号和所述第二缩放信号进行叠加得到延迟信号。

可选的，所述第一增益的取值范围为[-1,1]。

所述第一增益与所述第二增益的和等于1。

所述插值滤波器3可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。所述插值滤波器可包括，但不仅限于，处理器30、存储器31。本领域技术人员可以理解，图3仅仅是插值滤波器3的示例，并不构成对插值滤波器3的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述插值滤波器还可以包括输入输出设备、网络接入设备、总线等。

所称处理器30可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

所述存储器31可以是所述插值滤波器3的内部存储单元，例如插值滤波器3的硬盘或内存。所述存储器31也可以是所述插值滤波器3的外部存储设备，例如所述插值滤波器3上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器31还可以既包括所述插值滤波器3的内部存储单元也包括外部存储设备。所述存储器31用于存储所述计算机程序以及所述插值滤波器所需的其他程序和数据。所述存储器31还可以用于暂时地存储已经输出或者将要输出的数据。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的装置/插值滤波器和方法，可以通过其它的方式实现。例如，以上所描述的装置/插值滤波器实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种信号插值滤波方法，其特征在于，包括：

确定插值滤波器的阶数，并获取延迟采样点的个数；

根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数；

获取待处理信号，并基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号；

所述获取待处理信号包括：

采集两路模拟信号，并分别对每路模拟信号进行模数转换得到两路数字信号；

通过X₁＝x₁(n)-x₂(n)得到第一待处理信号，并通过X₂＝x₁(n)+x₂(n)得到第二待处理信号；

其中，x₁(n)为第一路数字信号，x₂(n)为第二路数字信号，X₁为所述第一待处理信号，X₂为所述第二待处理信号。

2.如权利要求1所述的信号插值滤波方法，其特征在于，所述确定插值滤波器的阶数包括：

获取期望精度，并基于所述期望精度确定所述插值滤波器的阶数。

3.如权利要求2所述的信号插值滤波方法，其特征在于，所述基于所述期望精度确定所述插值滤波器的阶数包括：

若所述期望精度大于预设值，则将第一数值作为所述插值滤波器的阶数；

若所述期望精度小于或等于预设值，则将第二数值作为所述插值滤波器的阶数，所述第一数值大于所述第二数值。

4.如权利要求1所述的信号插值滤波方法，其特征在于，所述根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数，包括：

其中，h(n)为所述插值滤波器的系数，M为所述插值滤波器的阶数，N为所述延迟采样点的个数。

5.如权利要求4所述的信号插值滤波方法，其特征在于，所述基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号，包括：

Y＝X*[h(0),h(1),…h(M)]；

其中，Y为所述待处理信号对应的滤波信号，X为所述待处理信号。

6.如权利要求5所述的信号插值滤波方法，其特征在于，所述获取待处理信号包括：

采集两路模拟信号，并分别对每路模拟信号进行模数转换得到两路数字信号；

通过X₁＝x₁(n)-x₂(n)得到第一待处理信号，并通过X₂＝x₁(n)+x₂(n)得到第二待处理信号；

其中，x₁(n)为第一路数字信号，x₂(n)为第二路数字信号，X₁为所述第一待处理信号，X₂为所述第二待处理信号；

在对所述待处理信号进行插值滤波处理得到滤波信号之后，还包括：

通过Z₁＝X₁+Y₁得到叠加信号，其中，Y₁为所述第一待处理信号对应的滤波信号，Z₁为所述叠加信号；

通过Z₂＝X₂-Y₂得到抵消信号，其中，Y₂为所述第二待处理信号对应的滤波信号，Z₂为所述抵消信号；

将所述叠加信号乘以第一增益得到第一缩放信号，并将所述抵消信号乘以第二增益得到第二缩放信号；

将所述第一缩放信号和所述第二缩放信号进行叠加得到延迟信号。

7.如权利要求6所述的信号插值滤波方法，其特征在于，所述第一增益的取值范围为[-1,1]；

所述第一增益与所述第二增益的和等于1。

8.一种插值滤波器，其特征在于，包括：

获取单元，用于确定插值滤波器的阶数，并获取延迟采样点的个数；

计算单元，用于根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数；

滤波单元，用于获取待处理信号，并基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号；

所述滤波单元还用于：

采集两路模拟信号，并分别对每路模拟信号进行模数转换得到两路数字信号；

通过X₁＝x₁(n)-x₂(n)得到第一待处理信号，并通过X₂＝x₁(n)+x₂(n)得到第二待处理信号；

其中，x₁(n)为第一路数字信号，x₂(n)为第二路数字信号，X₁为所述第一待处理信号，X₂为所述第二待处理信号。

9.一种插值滤波器，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述方法的步骤。

10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述方法的步骤。

Images