CN109842285A - 适用于同步dc-dc转换器驱动器缩短死区时间的驱动电路 - Google Patents

Abstract

本发明涉及一种适用于同步DC‑DC转换器驱动器缩短死区时间的驱动电路，包括上功率管、下功率管，以及驱使上功率管导通或关断的上驱动电路，驱使下功率管导通或关断的下驱动电路；在导通上功率管前，使第二功率管的关断过程发生在下功率管关断过程之前或者并行处理；在等到下功率管关断、第二功率管关断的信号，则导通第一功率管，实现上功率管的导通；同样，在导通下功率管前，第四功率管的关断过程发生在上功率管关断过程之前或者并行处理；在等到上功率管关断、第四功率管关断的信号，则导通第三功率管，实现下功率管的导通；通过这样的流程设计，以缩短死区时间，且无需另外增加延时，保证电路及系统运行的可靠性。

Description

适用于同步DC-DC转换器驱动器缩短死区时间的驱动电路

技术领域

本发明涉及适用于同步DC-DC转换器驱动器缩短死区时间的驱动电路。

背景技术

随着DC/DC转换器的应用越来越广泛，对其性能的要求也越来越高；尤其是降压型(Buck) 转换器，为了以减小元器件大小，提高动态响应等原因，开关频率从几百千赫兹(KHz)提高到兆赫兹(MHz)，同时效率仍然要保持在90％以上。为了提高效率，就要减少相关损耗，主要损耗包括：传导损耗(Conduction Loss)，开关损耗(Switching Loss)，直通损耗(Shoot-through Loss)等，其中，可以通过优化和改善功率管的尺寸和驱动电路来减小前两者的损耗。而为了减小第三种损耗，就必须设法缩短死区时间(Dead Time)的大小。死区时间是为了使上下功率管不会因开关延迟而导致同时导通而设置的一个时间段，这个时间要尽量短，但是又要保证在任何情况下都大于零，如果一旦小于等于零，就意味着上下功率管贯通，这时损失的不仅仅是效率，由贯通导致的大电流还有可能损坏上下功率管，造成整个 DC/DC的失效。如果设置的死区时间较大，电路工作虽然安全可靠，但是在死区时间内电流全部流经下功率管的体二极管(Body Diode)，效率损失极大。所以，当今的DC/DC需要死区时间大约几纳秒(ns)，例如：<10ns。按照传统的设计，可以通过在上功率管或下功率管的驱动电路中故意增加延时，来补偿另一个功率管和驱动电路自身的延时。例如：上功率管的驱动电路需要的时间比下功率管要长，于是可以故意延时下功率管的开关。这个额外增加的延时相当于补偿了上功率管开关自身的延时。调整这个延时，使得下功率管正好在上功率管导通之前10ns之前关断。然而，通过补偿来得到这么短的死区时间，会有可靠性的问题。因为下功率管增加的延时在和上功率管开关自身的延时进行“赛跑”。这两个延时相互独立，随着环境温度，工艺偏差等因素，延时可能变化很大。例如：这个延时通常由电阻(R)和电容(C)产生。R和C的值通常随着工艺偏差有±20％以上的变化，并且R还有温度系数(温度系数的大小随着不同的工艺和不同类型的R差别很大，常见的在0.15％/℃左右，就是每100℃变化15％)。所以，“赛跑”的结果，也就是死区时间大小不容易掌握。

发明内容

针对上述问题，本发明的目的是提供一种功能稳定可靠的适用于同步DC-DC转换器驱动器缩短死区时间的驱动电路。

实现本发明的技术方案如下

适用于同步DC-DC转换器驱动器缩短死区时间的驱动电路，包括上功率管、下功率管，以及驱使上功率管导通或关断的上驱动电路，驱使下功率管导通或关断的下驱动电路；所述上驱动电路包括第一功率管、第二功率管、第一逻辑控制、电平转换，以及驱使第一功率管的第一功率管驱动，驱使第二功率管的第二功率管驱动；控制上功率管导通或关断的控制信号经过电平转换、第一逻辑控制后，传输给第一功率管驱动、第二功率管驱动，以驱使上功率管的导通或关断；

所述下驱动电路包括第三功率管、第四功率管、第二逻辑控制，以及驱使第三功率管的第三功率管驱动，驱使第四功率管的第四功率管驱动；控制下功率管导通或关断的控制信号经过第二逻辑控制后，传输给第三功率管驱动、第四功率管驱动，以驱使下功率管的导通或关断；

以及对下功率管导通或关断状态进行采样的下功率管采样，对上功率管导通或关断状态进行采样的上功率管采样，所述下功率管采样的信号输出给第一逻辑控制，上功率管采样的信号输出给第二逻辑控制。

上功率管导通,下功率管关断的过程为:

输入上功率管导通、下功率管关断的信号后，第二逻辑控制则产生信号分别输给第三功率管驱动、第四功率管驱动，第三功率管驱动则使第三功率管关断，第四功率管驱动使第四功率管导通，这样使下功率管关断，

下功率管采样将下功率管关断的信号传输给第一逻辑控制，第一逻辑控制则通过第二功率管驱动使第二功率管关断，第二功率管的关断过程发生在下功率管关断过程之前或者并行处理；在等到下功率管关断、第二功率管关断的信号，则导通第一功率管，实现上功率管的导通；

上功率管关断,下功率管导通的过程为:

输入上功率管关断、下功率管导通的信号后，第一逻辑控制则产生信号分别输给第一功率管驱动、第二功率管驱动，第一功率管驱动则使第一功率管关断，第二功率管驱动使第二功率管导通，这样使上功率管关断，

上功率管采样将上功率管关断的信号传输给第二逻辑控制，第二逻辑控制则通过第四功率管驱动使第四功率管关断，第四功率管的关断过程发生在上功率管关断过程之前或者并行处理；在等到上功率管关断、第四功率管关断的信号，则导通第三功率管，实现下功率管的导通。

采用了上述技术方案，在导通上功率管前，使第二功率管的关断过程发生在下功率管关断过程之前或者并行处理；在等到下功率管关断、第二功率管关断的信号，则导通第一功率管，实现上功率管的导通；同样，在导通下功率管前，第四功率管的关断过程发生在上功率管关断过程之前或者并行处理；在等到上功率管关断、第四功率管关断的信号，则导通第三功率管，实现下功率管的导通；通过这样的流程设计，以缩短死区时间，且无需另外增加延时，保证电路及系统运行的可靠性。

附图说明

图1为之前DC-DC转换器驱动器的电路图；

图2为图1中上功率管导通、下功率管关断的流程图；

图3为图1中上功率管关断、下功率管导通的流程图；

图4为本发明导通上功率管的流程图；

图5为本发明导通下功率管的流程图；

图6为本发明DC-DC转换器驱动器的电路图；

附图中，1为上功率管，2为下功率管，3为第一逻辑控制，4为电平转换，5为第一功率管驱动，6为第二功率管驱动，7为第三功率管驱动，8为第四功率管驱动，9为下功率管采样，10为上功率管采样，11为第二逻辑控制。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了获得可靠的缩短死区时间，下面结合图1分析一下，驱动器的原理，图1为具有死区时间较长的驱动器连接方式，可以看到上下功率管的驱动器结构类似，最大的差别是在于电平转换电路(Level Shift)，把信号在VDD和GND之间与CBT和SW之间相互转换。CBT是与SW保持一个固定电压(≈VDD)的浮动电源。这个Level Shift的延时因设计而异，它影响了上下功率管的延时的差异。通过分析上下功率管导通的过程，假设输入的信号为 HSON＝1和LSON＝0，即准备开启上管，关断下管，如图2示出，注意到，从M4关断下管，到M1打开上管，中间要等三个步骤，也就解释了为什么上管的延时导致了很长的死区时间。同样，当输入信号为：HSON＝0和LSON＝1，即准备开启下管，关断上管，如图3示出，从M2关断上管，到M3打开下管，中间也要等三个步骤。

从而如果并行处理驱动电路的一些步骤，延时是可以大大缩短的。先来看上功率管打开的情况。Level Shift转移HSON信号，以及关断M2这两个步骤是不会直接导致上功率管开启的，仅仅是开启上管的先提条件之一，并且它们也不会对下功率管的行为有任何影响。所以执行这两步是无需等待下功率管关断的步骤完成的。如果这两步与下功率管关断并行处理，那么HS Pull-up只要等到LS Sense关断的信号和M2关断的信号，就可以直接打开M1 了，如图4示出：同理，在下功率管导通的过程中，M4的关断也可以与上功率管的关断同时进行。LS Pull-up只要等到HS Sense关断信号和M4关断的信号，就可以直接打开M3了，这个流程如图5示出。

从而本申请的电路中，上下功率管的检测信号(HS Sense和LS Sense)都不再经过Level Shift了。原因是降压DC/DC转换器不需要Level Shift就可以传递检测信号了(请参见专利US9263952B2，Fast high-side power FET gate sense circuit for highvoltage applications，2016)。在电流为正的情况下，无论是上管关断，准备导通下功率管，还是下功率管关断，准备打开上功率管，这时候SW都为低(≈-0.7V，下功率管的体二极管的导通电压)，因此这时候的检测结果不需要Level Shift就可以直接输送给驱动器，驱动器只要在SW变高之前锁住这个状态就可以了。这部分的延时就节省掉了。需要注意的是，如果电流不能保证为正，传统的检测加Level Shift仍然需要。但是这个检测可以与无Level Shift的快速检测并行，也就是无论哪个先检测到就可以使下一级做出相应动作。正电流下，无Level Shift的快速检测先检测到，负电流下，只有传统的检测能够检测到。所以保证了正负电流都可以工作。当然，负电流下，延时或者死区时间会相应增加。这通常发生在没有负载的情况，所以这时的效率不重要。

本申请驱动器电路图，请参见下图6所示，适用于同步DC-DC转换器驱动器缩短死区时间的驱动电路，包括上功率管(HS)1、下功率管(LS)2，以及驱使上功率管导通或关断的上驱动电路，驱使下功率管导通或关断的下驱动电路；上驱动电路包括第一功率管M1、第二功率管M2、第一逻辑控制3、电平转换4，以及驱使第一功率管的第一功率管驱动5，驱使第二功率管的第二功率管驱动6；控制上功率管导通或关断的控制信号经过电平转换、第一逻辑控制后，传输给第一功率管驱动、第二功率管驱动，以驱使上功率管的导通或关断。

下驱动电路包括第三功率管M3、第四功率管M4、第二逻辑控制11，以及驱使第三功率管的第三功率管驱动7，驱使第四功率管的第四功率管驱动8；控制下功率管导通或关断的控制信号经过第二逻辑控制后，传输给第三功率管驱动、第四功率管驱动，以驱使下功率管的导通或关断；

以及对下功率管导通或关断状态进行采样的下功率管采样9，对上功率管导通或关断状态进行采样的上功率管采样10，下功率管采样的信号输出给第一逻辑控制，上功率管采样的信号输出给第二逻辑控制。

基于上面同步DC-DC转换器驱动器缩短死区时间的电路中，上功率管的导通与关断，下功率管的导通与关断，具体过程如下：

其中，上功率管导通,下功率管关断的过程为:

输入上功率管导通、下功率管关断的信号后，第二逻辑控制则产生信号分别输给第三功率管驱动、第四功率管驱动，第三功率管驱动则使第三功率管关断，第四功率管驱动使第四功率管导通，这样使下功率管关断，

下功率管采样将下功率管关断的信号传输给第一逻辑控制，第一逻辑控制则通过第二功率管驱动使第二功率管关断，第二功率管的关断过程发生在下功率管关断过程之前或者并行处理；在等到下功率管关断、第二功率管关断的信号，则导通第一功率管，实现上功率管的导通；

其中，上功率管关断,下功率管导通的过程为:

输入上功率管关断、下功率管导通的信号后，第一逻辑控制则产生信号分别输给第一功率管驱动、第二功率管驱动，第一功率管驱动则使第一功率管关断，第二功率管驱动使第二功率管导通，这样使上功率管关断，

上功率管采样将上功率管关断的信号传输给第二逻辑控制，第二逻辑控制则通过第四功率管驱动使第四功率管关断，第四功率管的关断过程发生在上功率管关断过程之前或者并行处理；在等到上功率管关断、第四功率管关断的信号，则导通第三功率管，实现下功率管的导通。

本申请的流程中，上下功率管的开关都同时有步骤通过两个路径并行处理。每个路径都有自己的延时。为了最短的死区时间，最优化的延时应该是Pull-down的延时长于另一个路径的延时。例如：在导通上功率管时，下功率管的关断(包括关断M3，导通M4，LSSense 检测)应该晚于结束开上功率管的准备工作(包括转移HSON，关断M2)。这样死区时间只是打开M1的时间。如果下功率管的关断过早，上功率管还没来得及完成准备工作，死区时间就要增加一些等待准备工作完成的时间。同理，在导通下功率管时，上功率管的关断(包括关断M1，打开M2，HS Sense检测)应该晚于结束开下功率管的准备工作(关断M4)。死区时间只是打开M3的时间。这样的设计不存在可靠性问题。因为，最终上下功率管的开启(M1 和M3的打开)都是在检测到另一个功率管关断的基础上。虽然有两个路径，也在“赛跑”，但是不存在传统的补偿延时中存在的问题。因为工作环境，工艺偏差等因素只会导致死区时间增长或缩短，但不会造成负死区时间，导致上下功率管贯通。

综上所述，实际上缩短死区时间的本质是降低并控制上下功率管开关延时的差异。也就是说，上下功率管自身的延时的长短并不重要，只要两者的差异很小，并且变化可以控制。

Claims (2)

1.适用于同步DC-DC转换器驱动器缩短死区时间的驱动电路，包括上功率管、下功率管，以及驱使上功率管导通或关断的上驱动电路，驱使下功率管导通或关断的下驱动电路；其特征在于，

所述上驱动电路包括第一功率管、第二功率管、第一逻辑控制、电平转换，以及驱使第一功率管的第一功率管驱动，驱使第二功率管的第二功率管驱动；控制上功率管导通或关断的控制信号经过电平转换、第一逻辑控制后，传输给第一功率管驱动、第二功率管驱动，以驱使上功率管的导通或关断；

所述下驱动电路包括第三功率管、第四功率管、第二逻辑控制，以及驱使第三功率管的第三功率管驱动，驱使第四功率管的第四功率管驱动；控制下功率管导通或关断的控制信号经过第二逻辑控制后，传输给第三功率管驱动、第四功率管驱动，以驱使下功率管的导通或关断；

以及对下功率管导通或关断状态进行采样的下功率管采样，对上功率管导通或关断状态进行采样的上功率管采样，所述下功率管采样的信号输出给第一逻辑控制，上功率管采样的信号输出给第二逻辑控制。

2.基于权利要求1所适用于同步DC-DC转换器驱动器缩短死区时间的方法，其特征在于，

上功率管导通,下功率管关断的过程为:

输入上功率管导通、下功率管关断的信号后，第二逻辑控制则产生信号分别输给第三功率管驱动、第四功率管驱动，第三功率管驱动则使第三功率管关断，第四功率管驱动使第四功率管导通，这样使下功率管关断，

下功率管采样将下功率管关断的信号传输给第一逻辑控制，第一逻辑控制则通过第二功率管驱动使第二功率管关断，第二功率管的关断过程发生在下功率管关断过程之前或者并行处理；在等到下功率管关断、第二功率管关断的信号，则导通第一功率管，实现上功率管的导通；

上功率管关断,下功率管导通的过程为:

输入上功率管关断、下功率管导通的信号后，第一逻辑控制则产生信号分别输给第一功率管驱动、第二功率管驱动，第一功率管驱动则使第一功率管关断，第二功率管驱动使第二功率管导通，这样使上功率管关断，

上功率管采样将上功率管关断的信号传输给第二逻辑控制，第二逻辑控制则通过第四功率管驱动使第四功率管关断，第四功率管的关断过程发生在上功率管关断过程之前或者并行处理；在等到上功率管关断、第四功率管关断的信号，则导通第三功率管，实现下功率管的导通。