CN109782836A - 一种用于减少待机漏电流的供电装置及方法 - Google Patents

一种用于减少待机漏电流的供电装置及方法 Download PDF

Info

Publication number
CN109782836A
CN109782836A CN201811616233.9A CN201811616233A CN109782836A CN 109782836 A CN109782836 A CN 109782836A CN 201811616233 A CN201811616233 A CN 201811616233A CN 109782836 A CN109782836 A CN 109782836A
Authority
CN
China
Prior art keywords
power
digital circuit
signal
connects
switch unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811616233.9A
Other languages
English (en)
Inventor
付妮
成俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201811616233.9A priority Critical patent/CN109782836A/zh
Publication of CN109782836A publication Critical patent/CN109782836A/zh
Pending legal-status Critical Current

Links

Abstract

为了减小数字电路待机时的漏电流，本发明提供了一种用于减少待机漏电流的供电装置及方法。供电装置，设置在电源VDD与数字电路之间，供电装置包括开关单元和二极管连接形式的MOS管；开关单元的一端与所述电源VDD相接，开关单元的另一端与所述数字电路相接；所述MOS管为NMOS管，漏极接所述电源VDD，源极接所述数字电路；或者，所述MOS管为PMOS管，源极接所述电源VDD，漏极接所述数字电路。在待机模式下，VDD通过二极管形式连接的MOS管给数字电路供电，这时数字电路的实际供电电压为VDD减去一个阈值电压，因为数字电路的供电电压减低了，所以会更加的省电。

Description

一种用于减少待机漏电流的供电装置及方法
技术领域
本发明涉及一种用于减少待机漏电流的供电装置及方法。
背景技术
如图1所示为现有减少数字电路待机漏电流的方式，当数字电路处于激活状态时，采用快速响应的高功耗LDO给数字电路供电，当数字电路处于待机状态时，采用低功耗的LDO给数字电路供电。
该方式存在以下缺点：
(1)LDO本身会消耗一定的电流；
(2)电路结构复杂，版图面积大；
(3)当LDO的供电电压比较低时，LDO的驱动能力不够。
发明内容
为了减小数字电路待机时的漏电流，本发明提供了一种用于减少待机漏电流的供电装置及方法。
本发明的技术方案：
一种用于减少待机漏电流的供电装置，设置在电源VDD与数字电路之间；其特殊之处在于：
包括开关单元和二极管连接形式的MOS管；
开关单元的一端与所述电源VDD相接，开关单元的另一端与所述数字电路相接；
所述MOS管为NMOS管，漏极接所述电源VDD，源极接所述数字电路；或者，所述MOS管为PMOS管，源极接所述电源VDD，漏极接所述数字电路。
进一步地，所述开关单元至少为一个，开关单元有以下四种实现方式：
第一种，所有开关单元均为NMOS管，其漏极均接所述电源VDD，栅极均接en信号，源极均接所述数字电路；所述en信号比所述电源VDD至少高一个阈值电压。
第二种，所有开关单元均为PMOS管，其源极均接所述电源VDD，栅极均接en信号，漏极均接所述数字电路；所述en信号大于等于所述电源VDD。
第三种，所有开关单元均由PMOS管和NMOS管并联构成；每一个开关单元中：PMOS管的源极和NMOS管的漏极均接所述电源VDD，PMOS管的漏极和NMOS管的源极均接所述数字电路，PMOS管的栅极接en_n信号，NMOS管的栅极接en信号；en_n信号为en信号的反信号；所述en信号比所述电源VDD至少高一个阈值电压。
第四种，一部分开关单元采用NMOS管，其漏极均接所述电源VDD，栅极均接比所述电源VDD至少高一个阈值电压的en信号，源极均接所述数字电路；其余开关单元采用PMOS管，其源极均接所述电源VDD，栅极均接大于等于所述电源VDD的en信号，漏极均接所述数字电路。
本发明同时提供了一种利用上述的供电装置减少待机漏电流的方法，其特殊之处在于：数字电路处于待机状态时，断开所有开关单元，电源VDD通过二极管连接形式的MOS管向数字电路供电。
与现有技术相比，本发明的有益效果：
1、本发明利用开关管实现不同状态下数字电路供电电压的切换，电路结构简单，版图面积较小，成本低。
2、本发明在数字电路待机时省电效果更好。
在待机模式下，VDD通过二极管形式连接的MOS管给数字电路供电，这时数字电路的实际供电电压为VDD减去一个阈值电压，因为数字电路的供电电压减低了，所以会更加的省电。
3、本发明对电源VDD和供电电压的压差要求小，能够应用于低压。
附图说明
图1为现有技术中用于减少待机漏电流的供电装置的原理示意图；
图2为本发明用于减少待机漏电流的供电装置的原理示意图；图2中附图标记：1-二极管连接形式的MOS管；S1、S2…Sn-开关单元；
图3为本发明中单个开关单元的三种实现方式；其中，(a)为采用NMOS管的实现方式，(b)为采用PMOS管的实现方式，(c)为采用NMOS管和PMOS管并联的实现方式。
图4为本发明中二极管连接形式的MOS管的两种实现方式；其中，(a)为采用NMOS管的实现方式；(b)为采用PMOS管的实现方式。
具体实施方式
以下结合附图对本发明作进一步说明。
如图1所示，本发明所提供的用于减少待机漏电流的供电装置，包括n个开关单元S1、S2…Sn，以及一个二极管连接形式的MOS管1；所有开关单元的一端均与电源VDD相接，所有开关单元的另一端均与数字电路相接；
二极管连接形式的MOS管1有两种实现方式：第一种方式是采用NMOS管实现，其漏极接电源VDD，源极接数字电路，如图4中(a)所示；第二种方式是采用PMOS管实现，其源极接电源VDD，漏极接数字电路，如图4中(b)所示。
开关单元的个数n，根据数字电路的实际版图来确定，若数字电路实际版图较大，版图布局面积大，可以设置较多的开关单元；若数字电路实际版图面积较小，可以设置较少的开关单元。另外，最好将开关单元的尺寸(MOS管的宽长比)设计的比较大，使得开关上面的压降比较小，从而使得数字电路激活模式下，供电电压更接近VDD。
如图3所示，单个开关单元的实现有三种形式：
第一种形式参见图3中(a)，是采用NMOS管实现，其漏极接电源VDD，栅极接en信号，源极接数字电路；en信号比所述电源VDD至少高一个阈值电压，使得激活模式下数字电路的供电电压能够达到VDD。
第二种形式参见图3中(b)，是采用PMOS管实现，其源极均接电源VDD，栅极接en信号，漏极接数字电路；en信号大于等于电源VDD。
第三种形式参见图3中(c)，是采用PMOS管和NMOS管并联实现，PMOS管的源极和NMOS管的漏极均接电源VDD，PMOS管的漏极和NMOS管的源极均接数字电路，PMOS管的栅极接en_n信号，NMOS管的栅极接en信号；en信号比所述电源VDD至少高一个阈值电压。
以下结合附图2说明本发明工作过程及原理：
当数字电路处于激活模式时，数字电路会消耗大量的电流，此时闭合开关单元s1,s2…Sn，电源VDD通过开关单元s1,s2…Sn生成电压VINT(此时VINT约等于VDD)，利用电压VINT直接给数字电路供电。
当数字电路处于待机模式时，开关单元s1,s2…Sn断开，电源VDD通过一个二极管连接形式的MOS管1向数字电路供电，此时数字电路的实际供电电压VINT比电源VDD低一个二极管连接形式的MOS管1的阈值电压，即VINT＝VDD-Vth，Vth为二极管连接形式的MOS管1的阈值电压；利用该低电压的VINT给数字电路供电，能够减小数字电路待机时的漏电流。因为，此时数字电路在待机模式下的漏电流，主要来自数字电路中MOS管源漏两端的漏电流，源漏两端的漏电流与源漏两端的电压差值成正比，源漏两端的电压差值越小时，漏电流就越小。
由于待机模式时，数字电路的供电电压VINT只比电源电压VDD小一个MOS管的阈值电压，所以再次进入激活模式时，数字电路的供电电压值可以快速切换到VDD。

Claims (6)

1.一种用于减少待机漏电流的供电装置，设置在电源VDD与数字电路之间；其特征在于：
包括开关单元和二极管连接形式的MOS管；
开关单元的一端与所述电源VDD相接，开关单元的另一端与所述数字电路相接；
所述MOS管为NMOS管，漏极接所述电源VDD，源极接所述数字电路；或者，所述MOS管为PMOS管，源极接所述电源VDD，漏极接所述数字电路。
2.根据权利要求1所述的用于减少待机漏电流的供电装置，其特征在于：所述开关单元至少为一个；所有开关单元均为NMOS管，其漏极均接所述电源VDD，栅极均接en信号，源极均接所述数字电路；所述en信号比所述电源VDD至少高一个阈值电压。
3.根据权利要求1所述的用于减少待机漏电流的供电装置，其特征在于：所述开关单元至少为一个；所有开关单元均为PMOS管，其源极均接所述电源VDD，栅极均接en信号，漏极均接所述数字电路；所述en信号大于等于所述电源VDD。
4.根据权利要求1所述的用于减少待机漏电流的供电装置，其特征在于：所述开关单元至少为一个；所有开关单元均由PMOS管和NMOS管并联构成；每一个开关单元中：PMOS管的源极和NMOS管的漏极均接所述电源VDD，PMOS管的漏极和NMOS管的源极均接所述数字电路，PMOS管的栅极接en_n信号，NMOS管的栅极接en信号；en_n信号为en信号的反信号；
所述en信号比所述电源VDD至少高一个阈值电压。
5.根据权利要求1所述的用于减少待机漏电流的供电装置，其特征在于：所述开关单元至少为一个；
一部分开关单元采用NMOS管，其漏极均接所述电源VDD，栅极均接比所述电源VDD至少高一个阈值电压的en信号，源极均接所述数字电路；
其余开关单元采用PMOS管，其源极均接所述电源VDD，栅极均接大于等于所述电源VDD的en信号，漏极均接所述数字电路。
6.利用权利要求1-5任一所述的供电装置减少待机漏电流的方法，其特征在于：数字电路处于待机状态时，断开所有开关单元，电源VDD通过二极管连接形式的MOS管向数字电路供电。
CN201811616233.9A 2018-12-27 2018-12-27 一种用于减少待机漏电流的供电装置及方法 Pending CN109782836A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811616233.9A CN109782836A (zh) 2018-12-27 2018-12-27 一种用于减少待机漏电流的供电装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811616233.9A CN109782836A (zh) 2018-12-27 2018-12-27 一种用于减少待机漏电流的供电装置及方法

Publications (1)

Publication Number Publication Date
CN109782836A true CN109782836A (zh) 2019-05-21

Family

ID=66498551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811616233.9A Pending CN109782836A (zh) 2018-12-27 2018-12-27 一种用于减少待机漏电流的供电装置及方法

Country Status (1)

Country Link
CN (1) CN109782836A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110311674A (zh) * 2019-06-28 2019-10-08 西安紫光国芯半导体有限公司 用于抑制锁相环输出时钟杂散的控制方法及电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208171B1 (en) * 1998-04-20 2001-03-27 Nec Corporation Semiconductor integrated circuit device with low power consumption and simple manufacturing steps
US6242948B1 (en) * 1997-11-19 2001-06-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
US20070047364A1 (en) * 2005-08-31 2007-03-01 International Business Machines Corporation Methods and apparatus for varying a supply voltage or reference voltage using independent control of diode voltage in asymmetrical double-gate devices
US20100149884A1 (en) * 2008-11-11 2010-06-17 Stmicroelectronics Pvt. Ltd. Reduction of power consumption in a memory device during sleep mode of operation
CN102522109A (zh) * 2011-12-28 2012-06-27 苏州大学 电源管理电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242948B1 (en) * 1997-11-19 2001-06-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
US6208171B1 (en) * 1998-04-20 2001-03-27 Nec Corporation Semiconductor integrated circuit device with low power consumption and simple manufacturing steps
US20070047364A1 (en) * 2005-08-31 2007-03-01 International Business Machines Corporation Methods and apparatus for varying a supply voltage or reference voltage using independent control of diode voltage in asymmetrical double-gate devices
US20100149884A1 (en) * 2008-11-11 2010-06-17 Stmicroelectronics Pvt. Ltd. Reduction of power consumption in a memory device during sleep mode of operation
CN102522109A (zh) * 2011-12-28 2012-06-27 苏州大学 电源管理电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110311674A (zh) * 2019-06-28 2019-10-08 西安紫光国芯半导体有限公司 用于抑制锁相环输出时钟杂散的控制方法及电路
CN110311674B (zh) * 2019-06-28 2023-07-14 西安紫光国芯半导体有限公司 用于抑制锁相环输出时钟杂散的控制方法及电路

Similar Documents

Publication Publication Date Title
US9065429B2 (en) Semiconductor switch with reliable blackout behavior and low control power
CN103683470A (zh) 具有电源备源机制的电源供应装置
CN102097928A (zh) 一种应用于ac/dc转换器的高压启动电路
CN103683263A (zh) 一种直流电源防反接电路及灯具
CN103219893A (zh) 开关电源控制器以及开关电源电路
CN211183522U (zh) 一种主备直流电源输入切换控制电路
CN109782836A (zh) 一种用于减少待机漏电流的供电装置及方法
CN101153880A (zh) 负电压检测器
CN202856706U (zh) 一种电子开关
CN205335844U (zh) 一种冗余电源备份控制系统
CN208285214U (zh) 一种低功耗滞环驱动装置
CN105652947A (zh) 一种断路器电动操作机构的节能控制电路
CN103683264A (zh) 一种直流电源防反接电路及灯具
CN111082640A (zh) 一种正反激辅助供电电路及正反激供电电路
CN205507603U (zh) 一种断路器电动操作机构的节能控制电路
CN210693552U (zh) 一种双电源切换电路
CN209562425U (zh) 一种阻容降压控制电源电路
CN203706002U (zh) 一种改善待机功耗的电路
CN103516340A (zh) 一种最大电压选择电路、方法及子选择电路
CN207732617U (zh) 一种安全性好的开关电源电路
CN102647094B (zh) 一种低功耗双路双电源供电节能电路
CN204651920U (zh) 一种防反接电路
CN201234161Y (zh) 一种直流电源与备用电源的无缝切换单元
CN205509841U (zh) 用于led平板电视的开关电源供电控制电路
CN209659001U (zh) 一种低压电器备用电源的自动投切电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190521

RJ01 Rejection of invention patent application after publication