CN109754076A - 多核心类脑芯片 - Google Patents

多核心类脑芯片 Download PDF

Info

Publication number
CN109754076A
CN109754076A CN201811610471.9A CN201811610471A CN109754076A CN 109754076 A CN109754076 A CN 109754076A CN 201811610471 A CN201811610471 A CN 201811610471A CN 109754076 A CN109754076 A CN 109754076A
Authority
CN
China
Prior art keywords
signal processing
node signal
data
processing module
prediction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811610471.9A
Other languages
English (en)
Other versions
CN109754076B (zh
Inventor
段有康
陈小刚
李顺芬
陈后鹏
宋志棠
韩文炳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201811610471.9A priority Critical patent/CN109754076B/zh
Publication of CN109754076A publication Critical patent/CN109754076A/zh
Application granted granted Critical
Publication of CN109754076B publication Critical patent/CN109754076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明提供多核心类脑芯片,通过由节点信号处理模块阵列、功能模块阵列、第一双向接口、及第二双向接口组成的结构与逻辑,解决了当前人工神经网络依赖数据学习进行预测,过于依赖数据的输入和输出,绕过了对目标的理解和建模,无法做到理解目标,不能做出合理性判断和逻辑推演,而且难以进行故障分析的技术问题。

Description

多核心类脑芯片
技术领域
本发明涉及半导体存储集成电路领域,特别是涉及类脑计算的信息处理芯片。
背景技术
随着CPU以及存储技术的不断发展,计算机已经拥有强大的计算能力和海量的存储能力。但是,计算机却无法拥有智慧,在面对海量的数据和强大的计算时却无法加以理解。为了解决这一问题,类比人脑的工作方式产生了人工神经网络的计算方法。
经过多年的发展以后,人工神经网络体系已经基本完善。当前人工神经网络正在向着高效率、低功耗的方向不断发展,而且已经在很多的领域取得的了极为优秀的应用。通过大量的数据训练,人工神经网络可以针对某一领域进行学习,并获得较为优异的识别和判断结果。
然而,当前的人工神经网络依赖数据学习进行预测,过于依赖数据的输入和输出,绕过了对目标的理解和建模,无法做到理解目标,不能做出合理性判断和逻辑推演,而且难以进行故障分析。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供多核心类脑芯片,用于解决现有技术中的以上问题。
为实现上述目的及其他相关目的,本发明提供一种多核心类脑芯片,包括:所述节点信号处理模块阵列的各节点信号处理模块呈网格状分布,每一所述节点信号处理模块位于网格线的一交叉位置,并分别通过总线与周边相邻交叉位置上的节点信号处理模块相连;所述功能模块阵列的各功能模块分别连接于各层中两两相邻的节点信号处理模块之间,以在被调用时根据前一节点信号处理模块发送的数据生成预测结果,并将所述预测结果发送至后一节点信号处理模块,以由后一节点信号处理模块将所述预测结果传递至下一层被调用的功能模块,供其根据所述预测结果继续进行预测;所述第一双向接口连接所述节点信号处理模块阵列的第一层的第一个节点信号处理模块,用以接收外界数据;当同层的功能模块被调用时,所述外界数据被同层的节点信号处理模块通过总线发送至同层被调用的功能模块;所述第二双向接口连接所述节点信号处理模块阵列的最后一层的最后一个节点信号处理模块,以将所述功能模块阵列的最终预测结果予以输出。
于本发明一实施例中,所述功能模块阵列中的各所述功能模块沿第一层第一个节点信号处理模块至最后一层最后一个节点信号处理模块所构成的对角方向被逐步调用,直至得到最终预测结果或者最后一层的最后一个功能模块预测完毕为止。
于本发明一实施例中,各所述节点信号处理模块将接收的输入数据通过总线传输至同层的下一个节点信号处理模块,以供下一个节点信号处理模块将所述输入数据发送至连接的功能模块进行预测;各所述节点信号处理模块将接收的预测结果通过总线传输至下一层的节点信号处理模块,以供下一层的首个节点信号处理模块将融合的预测结果发送至连接的功能模块进行预测。
于本发明一实施例中,所述第一双向接口或所述第二双向接口还用于接收反馈的预测正确信号;所述功能模块阵列在收到所述预测正确信号时,令正在进行预测的功能模块停止工作;所述第一双向接口或所述第二双向接口还用于接收反馈的预测失败信号;所述功能模块阵列在收到所述预测失败信号时,令给出最终预测结果的功能模块排除之前的预测结果,并根据在其之前被调用的各功能模块的预测结果继续进行预测,而其之前的预测结果则由与其连接的节点信号处理模块直接发送至同层下一被调用的功能模块;所述第一双向接口或所述第二双向接口还用于接收反馈的预测判定结果;所述功能模块阵列在收到所述预测判定结果时,查找预测准确度高于预设阈值的功能模块,并将这些功能模块的自身功能交换到处理同类型数据的功能模块的周边,以形成专门处理此类数据的集中区域。
于本发明一实施例中,所述功能模块阵列在收到含有错误特征范围及正确特征范围的预测判定结果时,由下层至上层逐一查找产生了所述错误特征范围中的错误特征的功能模块;根据所述正确特征范围中的正确特征,修整此功能模块的自身功能。
于本发明一实施例中,所述功能模块包括:数据输入接口、数据处理核心、数据存储核心、及第三双向接口;其中,所述数据输入接口用于:连接同层的前一节点信号处理模块,以接收由所述前一节点信号处理模块发送的数据及数据编号;所述数据处理核心用于:基于预设算法将接收的数据与模型数据进行匹配,并生成预测结果;所述数据存储核心用于:存储所述模型数据、所述预测结果及所述预设算法;所述第三双向接口用于:连接同层的后一节点信号处理模块,以向所述后一节点信号处理模块通过总线发送所述预测结果、所述数据编号、及所述功能模块的位置编号。
于本发明一实施例中,所述第三双向接口还用于:接收反馈的预测判定结果;所述数据处理核心还用于:利用所述预设算法,以减少与所述预测判定结果的差异为目的,对所述数据存储核心中的模型数据进行调整或删减。
于本发明一实施例中,所述节点信号处理模块用于:接收数据并对其编号;接收来自所述功能模块的预测结果、数据编号、及功能模块位置编号,并将所述预测结果和所述数据编号通过总线发送至下一层的节点信号处理模块,同时,将所述数据及其编号通过总线发送至同层的下一节点信号处理模块。
于本发明一实施例中,所述节点信号处理模块用于:在收到来自上一层的预测结果时,记录上一层的节点信号处理模块的位置编号、记录来自上一层的预测结果的来源位置,同时将之前存在于总线的数据和本次接收的预测数据组成综合预测数据发送给本层的首个功能模块。
于本发明一实施例中,所述节点信号处理模块还用于:在收到反馈的预测判定结果时,将所述预测判定结果通过总线发送至同层的前一节点信号处理模块;其中,每层的最后一个节点信号处理模块还将所述预测判定结果通过总线发送至上一层的节点信号处理模块。
如上所述,本发明的多核心类脑芯片,通过合理设计节点信号处理模块、功能模块以及学习算法,可以使得芯片对输入数据进行学习,对输入的数据进行预测输出;能够处理多结构数据,具有完整功能的计算节点和自动分工,具有数据的共享连接和归纳整理的能力,学习的中间结果由本地存储,可以对不同任务请求的结果进行反馈。
附图说明
图1显示为本发明一实施例中的多核心类脑芯片的结构示意图。
图2显示为本发明一实施例中的功能模块的结构示意图。
图3显示为本发明一实施例中的节点信号处理模块与功能模块的命名示意图。
图4显示为本发明一实施例中的学习模式下的2*3的多核心类脑芯片的结构示意图。
图5显示为本发明一实施例中的工作模式下的2*3的多核心类脑芯片的结构示意图。
元件标号说明
1 多核心类脑芯片
2 节点信号处理模块
3 功能模块
31 数据处理核心
32 数据存储核心
33 数据输入模块
34 第三双向接口
4 总线
51 预测输入接口
52 数据输入接口
61 预测输出接口
62 数据输出接口
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
参阅图1,本实施例提供一种多核心类脑芯片1,其包括:由多个节点信号处理模块2组成的阵列、由多个功能模块3组成的阵列、第一双向接口,以及第二双向接口。以下将结合附图详细阐述本实施例的多核心类脑芯片1的结构。
各节点信号处理模块2呈网格状分布,每一节点信号处理模块2位于网格线的一交叉位置,并分别通过总线与位于其周边相邻交叉位置上的其它节点信号处理模块2相连。位于第一行的节点信号处理模块2构成第一层,位于第二行的节点信号处理模块2构成第二层,以此类推。
第一双向接口连接节点信号处理模块阵列的第一层的第一个节点信号处理模块,第二双向接口连接节点信号处理模块阵列的最后一层的最后一个节点信号处理模块。具体的,第一双向接口又包括双向的预测输入接口51及双向的数据输入接口52,第二双向接口又包括双向的预测输出接口61及双向的数据输出接口62。
当多核心类脑芯片1处于学习模式时:预测输入接口51可以与其他级联的功能模块阵列的预测输出接口相连接,以接收其他级联的功能模块阵列的预测结果,也可以在不做级联的情况下悬空;数据输入接口52与外界相连,接收从外界发送来的待处理的数据,并将待处理的数据发送给最近的节点信号处理模块,也可以与其他级联的功能模块阵列的数据输出接口相连接;预测输出接口61输出本功能模块阵列的最终预测结果;数据输出接口62可以与其他级联的功能模块阵列的数据输入接口相连,输出本功能模块阵列未处理或解析完全的数据,也可以在不做级联的情况下悬空。
当多核心脑芯片1处于工作模式时:预测输出接口61可以与其他级联的功能模块阵列的预测输入接口相连接,也可以在不做级联的情况下与外界的人机交互设备或者其他单元相连,以接收对功能模块阵列的预测结果的判断数据,一旦有判断数据到来,在经过节点信号处理模块时,节点信号处理模块将暂停正在进行的其他工作优先让判断数据经过;预测输入接口51输出对最终预测结果的判断反馈数据。
于每层中,两两相邻的节点信号处理模块2之间连接有一功能模块3,每个功能模块2皆有自己的位置编号。参阅图2,每个功能模块2由数据处理核心31、数据存储核心32、数据输入接口33、及第三双向接口34组成。其中,数据输入接口33连接同层中左侧的节点信号处理模块,以在学习模式下接收由该节点信号处理模块发送的数据及数据编号,并将其传输至数据处理核心31;数据处理核心31则基于预设算法将接收的数据与模型数据进行匹配,并生成预测结果,然后,通过第三双向接口34将预测结果、数据编号、及位置编号传输至右侧的节点信号处理模块。数据存储核心34则用于存储预测所需的模型数据、预设算法,预测后产生的预测结果等。在工作模式下,第三双向接口34接收反馈的预测判定结果;数据处理核心31利用所述预设算法,以减少与所述预测判定结果的差异为目的,对数据存储核心32中的模型数据进行调整或删减。
详细而言,节点信号处理模块一旦收到外界人为输入或其他与本多核心类脑芯片相连的单元产生的对功能模块输出的预测结果的判断结果为错误时,将会把与判断结果一同发送来的待识别数据的错误特征和正确特征的范围由下到上一层层地通过之前记录的数据来源找到产生此错误特征的功能模块。该功能模块一旦收到由节点信号处理模块和总线发送来的待识别数据的错误特征和正确特征的范围时,按照错误特征和正确的特征范围增删数据存储核心存储的模型,或者将模型中与错误特征相对应的特征修改到正确的范围。
在学习模式下,功能模块阵列中的各功能模块3沿第一层第一个节点信号处理模块至最后一层最后一个节点信号处理模块所构成的对角方向,也即图1中的左上至右下的方向被逐步调用,直至得到最终预测结果或者最后一层的最后一个功能模块预测完毕为止。
详细而言,当数据输入接口52接收从外界发送来的待处理的数据时,第一层的第一个节点信号处理模块接收该数据并对其编号,之后发送至连接的第一层的第一个功能模块进行预测处理。当该功能模块完成预测工作后,第一层的第二个节点信号处理模块接收来自该功能模块的预测结果、数据编号、及该功能模块的位置编号,并于同一时刻,一方面将所述预测结果和所述数据编号通过总线发送至第二层的第二个节点信号处理模块,再由该节点信号处理模块记录第一层的节点信号处理模块的位置编号、记录该预测结果的来源位置(即第一层第一个功能模块的位置编号)之后,将所述预测结果和所述数据编号沿总线发送至第二行的第一个节点信号处理模块,以由该节点信号处理模块将所述预测结果和所述数据编号发送至第二行的第一个功能模块进行预测工作;另一方面将所述数据及其编号通过总线发送至第一层的第二个功能模块进行预测工作,以此类推。
总体而言,每层的第一个节点信号处理模块收到的数据沿横向总线在同层中传输,以供同层从左到右依次被调用的各功能模块利用这些信息进行预测工作;而每层的其他节点信号处理模块在收到预测结果后沿纵向总线向下一层的节点信号处理模块传输,下一层的各节点信号处理模块分别将收到的预测结果与之前存在于总线的数据组成综合预测数据发送给该层的第一个节点信号处理模块,以供该层的第一个功能模块根据汇聚的预测结果进行预测工作。当然,汇聚的预测结果又会被从左到右依次传输至同层的其他节点信号处理模块,以供同层被调用的功能模块根据汇聚的预测结果进行预测工作,以此类推。连接预测输出接口的横向所有节点信号处理模块可以将最后一层的功能模块的预测结果按次序依次输出。可见,经多核心类脑芯片1的处理,待处理的数据由上层至下层变得逐级抽象。
在工作模式下,功能模块阵列中的各功能模块3沿最后一层最后一个节点信号处理模块至第一层第一个节点信号处理模块所构成的对角方向,也即图1中的右下至左上的方向被逐步调用。
详细而言,预测输出接口61接收从外界反馈的对多核心脑类芯片1的最终预测结果加以评判的判定结果时,最后一层的最后一个节点信号处理模块,一方面通过横向总线将该判定结果发送至同层左边的节点信号处理模块;另一方面,还将该判定结果通过纵向总线发送至上一层的节点信号处理模块。上一层的节点信号处理模块,一方面通过横向总线将该判定结果发送至同层左边的节点信号处理模块;另一方面,还将该判定结果通过纵向总线发送至再上一层的节点信号处理模块,以此类推。
对于收到判定结果的节点信号处理模块,其一方面通过第三双向接口将该判定结果发送至连接的功能模块;另一方面通过横向总线将该判定结果再发送至再左边的节点信号处理模块。于本实施例中,判定结果主要包括:预测正确信号、预测失败信号、预测判定结果。详细而言:
1)所述功能模块阵列在收到所述预测正确信号时,令正在进行预测的功能模块停止工作。
2)所述功能模块阵列在收到所述预测失败信号时,令给出最终预测结果的功能模块排除之前的预测结果,并根据在其之前被调用的各功能模块的预测结果重新进行预测,而其之前的预测结果,连同数据编号、位置编码等信息,则由与其连接的节点信号处理模块通过数据输入接口33直接发送至同层右边被调用的功能模块,通过这种方式使本层第一个节点信号处理模块获得的数据以不经过横向总线的方式在本层的功能模块中由左至右地进行传输。
3)所述功能模块阵列在收到所述预测判定结果时,查找预测准确度高于预设阈值的功能模块,并将这些功能模块的自身功能交换到处理同类型数据的功能模块的周边,以形成专门处理此类数据的集中区域。
需要说明的是,所述功能模块的数据处理核心和数据存储核心可以根据学习结果通过总线和节点信号处理模块进行转移,与将要转移到的位置上的功能模块交换数据处理核心的算法程序以及数据存储核心内存储的模型数据,将执行同类数据处理的功能模块集中于一相近的区域。
也就是说,在工作模式下,善于处理本类数据的功能模块区域不再是一个个的由节点信号处理模块发送数据的工作模式。这时,若一节点信号处理模块收到的是此功能模块区域外的输入数据则将同区域同一层的总线连接起来,本层节点信号处理模块向同一区域同一层的功能模块发送输入数据;若收到的是来自同区域与之相连的上一层的节点信号处理模块发送来的预测结果,则从本区域同一层的最右边逐个将本信号处理模块接收到的和来自右侧节点信号处理模块发送来的数据进行融合,然后将融合后的数据通过横向总线发送给左侧通过总线与之相连的本区域本层节点信号处理模块,直到到达本区域本层的最左侧节点信号处理模块,然后将进行与节点信号处理模块收到的是此功能模块区域外的输入数据时相同的操作,每个节点信号处理模块在收到各自连接的功能模块输出的预测结果时,将通过总线输出到与之相连的下一层节点信号处理模块。
值得注意的是,本发明的多核心类脑芯片的结构不限于本实施例介绍的结构,凡是根据本发明的原理所做的现有技术的结构变形和替换,都包括在本发明的保护范围内。例如,在其他实施例中,多核心类脑芯片为图1旋转90度而得到的结构,也即节点信号处理模块与功能模块不再是横向排布,而是纵向排布,每一列为一层,且功能模块阵列的调用也不再是左上至右下的方向,而是左下至右上等方向。又例如,在其他实施例中,节点信号处理模块与功能模块组成的阵列也不是呈方形的网格状,还可以是呈菱形网格状等。
以下,通过一个具体的示例,对本实施例的多核心类脑芯片的工作原理加以解释。
如图3所示,本示例的多核心类脑计算芯片,功能模块由左到右由上到下编号为第一行g00、g01、g02…第二行g10、g11、g12…第三行…;节点信号处理模块由左到右由上到下编号为第一行j00、j01、j02、j03…第二行j10、j11、j12、j13…第三行j20、j21、j22、j23…第四行…。
为了简化说明,本示例仅采用2*3的功能模块阵列进行声音片段识别。
在学习模式下,如图4所示,
步骤S11:数据由左上输入引脚进入j00,j00对输入数据编号为d1,并将d1送交g00。
假设g00是一个识别频率的功能模块。
步骤S12:g00识别此声音片段频率为300hz,然后将这一预测结果输送到j01。
步骤S13:j01记录编号g00以及数据编号d1,同时将g00产生的预测结果送交j11。
步骤S14:g00产生的预测结果由j11送到j10并送交g10,此时g01和g10都在做模型匹配。假设g01没有匹配到模型,未做出预测。g10识别出这是一个鸟叫,并将预测结果输出到j21。
步骤S15:如果输出引脚返回预测正确,则返回一个信号,通知所有正在进行预测的功能模块停止对此数据的处理。如果输出引脚返回错误,这时返回一个错误的信号。得到错误信号后,继续进行预测。此时第一层g02对输入数据进行预测,第二层g10使用由j01和j02传输给j11和j12的g00和g01的预测输出,从j11、j12向左传输到j10融合的数据进行预测。g10之前使用的输入数据(即S13中g00产生的预测结果)传输给g11,g11依此作为输入数据进行预测。
步骤S16:g11和g10产生的预测输出依次经过j21、j22、j23分别输出。
工作模式下,如图5所示,假设在学习模式下,g00、g02、g10形成了一个能够准确预测雷声的功能模块组,g02通过总线系统和节点信号处理模块将自己的数据处理核心和本地存储核心的数据迁移到了g01。变为图5所示的善于预测雷声的功能模块区域。
步骤S21:数据由输入引脚进入j00,j00对数据编号d2。并将d2发送给g00和j01,j01将d2发送给g01。
步骤S22:g00、g01的预测输出,由j01、j02发送到j11、j12,g01的预测输出由j12传输到j11,在j11与g00的预测输出融合,之后j11将融合后的预测数据发送给j10。
步骤S23:j10将融合后的数据送交g10,由g10做出预测,判断此声音是否是雷声。
综上所述,本发明的多核心类脑芯片,通过分立的功能模块实现每个计算节点内都具有处理功能和存储功能,并且本地存储的中间结果可以重复利用。由于众多功能模块的功能不尽相同,芯片可以处理多类型的输入数据且不完全依赖于数据的有效性和完备性。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种多核心类脑芯片,其特征在于,包括:节点信号处理模块阵列、功能模块阵列、第一双向接口、及第二双向接口;其中,
所述节点信号处理模块阵列的各节点信号处理模块呈网格状分布,每一所述节点信号处理模块位于网格线的一交叉位置,并分别通过总线与周边相邻交叉位置上的节点信号处理模块相连;
所述功能模块阵列的各功能模块分别连接于各层中两两相邻的节点信号处理模块之间,以在被调用时根据前一节点信号处理模块发送的数据生成预测结果,并将所述预测结果发送至后一节点信号处理模块,以由后一节点信号处理模块将所述预测结果传递至下一层被调用的功能模块,供其根据所述预测结果继续进行预测;
所述第一双向接口连接所述节点信号处理模块阵列的第一层的第一个节点信号处理模块,用以接收外界数据;当同层的功能模块被调用时,所述外界数据被同层的节点信号处理模块通过总线发送至同层被调用的功能模块;
所述第二双向接口连接所述节点信号处理模块阵列的最后一层的最后一个节点信号处理模块,以将所述功能模块阵列的最终预测结果予以输出。
2.根据权利要求1所述的多核心类脑芯片,其特征在于,所述功能模块阵列中的各所述功能模块沿第一层第一个节点信号处理模块至最后一层最后一个节点信号处理模块所构成的对角方向被逐步调用,直至得到最终预测结果或者最后一层的最后一个功能模块预测完毕为止。
3.根据权利要求1所述的多核心类脑芯片,其特征在于,
各所述节点信号处理模块将接收的输入数据通过总线传输至同层的下一个节点信号处理模块,以供下一个节点信号处理模块将所述输入数据发送至连接的功能模块进行预测;
各所述节点信号处理模块将接收的预测结果通过总线传输至下一层的节点信号处理模块,以供下一层的首个节点信号处理模块将融合的预测结果发送至连接的功能模块进行预测。
4.根据权利要求1所述的多核心类脑芯片,其特征在于,
所述第一双向接口或所述第二双向接口还用于接收反馈的预测正确信号;所述功能模块阵列在收到所述预测正确信号时,令正在进行预测的功能模块停止工作;
所述第一双向接口或所述第二双向接口还用于接收反馈的预测失败信号;所述功能模块阵列在收到所述预测失败信号时,令给出最终预测结果的功能模块排除之前的预测结果,并根据在其之前被调用的各功能模块的预测结果继续进行预测,而其之前的预测结果则由与其连接的节点信号处理模块直接发送至同层下一被调用的功能模块;
所述第一双向接口或所述第二双向接口还用于接收反馈的预测判定结果;所述功能模块阵列在收到所述预测判定结果时,查找预测准确度高于预设阈值的功能模块,并将这些功能模块的自身功能交换到处理同类型数据的功能模块的周边,以形成专门处理此类数据的集中区域。
5.根据权利要求4所述的多核心类脑芯片,其特征在于,
所述功能模块阵列在收到含有错误特征范围及正确特征范围的预测判定结果时,由下层至上层逐一查找产生了所述错误特征范围中的错误特征的功能模块;
根据所述正确特征范围中的正确特征,修整此功能模块的自身功能。
6.根据权利要求1所述的多核心类脑芯片,其特征在于,所述功能模块包括:数据输入接口、数据处理核心、数据存储核心、及第三双向接口;其中,
所述数据输入接口用于:连接同层的前一节点信号处理模块,以接收由所述前一节点信号处理模块发送的数据及数据编号;
所述数据处理核心用于:基于预设算法将接收的数据与模型数据进行匹配,并生成预测结果;
所述数据存储核心用于:存储所述模型数据、所述预测结果及所述预设算法;
所述第三双向接口用于:连接同层的后一节点信号处理模块,以向所述后一节点信号处理模块通过总线发送所述预测结果、所述数据编号、及所述功能模块的位置编号。
7.根据权利要求6所述的多核心类脑芯片,其特征在于,
所述第三双向接口还用于:接收反馈的预测判定结果;
所述数据处理核心还用于:利用所述预设算法,以减少与所述预测判定结果的差异为目的,对所述数据存储核心中的模型数据进行调整或删减。
8.根据权利要求1所述的多核心类脑芯片,其特征在于,所述节点信号处理模块还用于:
接收数据并对其编号;
接收来自所述功能模块的预测结果、数据编号、及功能模块位置编号,并将所述预测结果和所述数据编号通过总线发送至下一层的节点信号处理模块,同时,将所述数据及其编号通过总线发送至同层的下一节点信号处理模块。
9.根据权利要求1所述的多核心类脑芯片,其特征在于,所述节点信号处理模块还用于:
在收到来自上一层的预测结果时,记录上一层的节点信号处理模块的位置编号、记录来自上一层的预测结果的来源位置,同时将之前存在于总线的数据和本次接收的预测数据组成综合预测数据发送给本层的首个功能模块。
10.根据权利要求1所述的多核心类脑芯片,其特征在于,所述节点信号处理模块还用于:
在收到反馈的预测判定结果时,将所述预测判定结果通过总线发送至同层的前一节点信号处理模块;其中,每层的最后一个节点信号处理模块还将所述预测判定结果通过总线发送至上一层的节点信号处理模块。
CN201811610471.9A 2018-12-27 2018-12-27 多核心类脑芯片 Active CN109754076B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811610471.9A CN109754076B (zh) 2018-12-27 2018-12-27 多核心类脑芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811610471.9A CN109754076B (zh) 2018-12-27 2018-12-27 多核心类脑芯片

Publications (2)

Publication Number Publication Date
CN109754076A true CN109754076A (zh) 2019-05-14
CN109754076B CN109754076B (zh) 2022-11-11

Family

ID=66404072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811610471.9A Active CN109754076B (zh) 2018-12-27 2018-12-27 多核心类脑芯片

Country Status (1)

Country Link
CN (1) CN109754076B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112668180A (zh) * 2020-12-28 2021-04-16 中国科学院上海微系统与信息技术研究所 一种以存代算在线学习预测芯片及方法
CN112988239A (zh) * 2019-12-17 2021-06-18 深圳市优必选科技股份有限公司 数据运算方法、装置及终端设备
CN113010845A (zh) * 2021-03-22 2021-06-22 上海寒武纪信息科技有限公司 执行矩阵乘法的计算装置、方法及相关产品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094064A (en) * 1998-07-23 2000-07-25 Altera Corporation Programmable logic device incorporating and input/output overflow bus
CN105913119A (zh) * 2016-04-06 2016-08-31 中国科学院上海微系统与信息技术研究所 行列互联的异构多核心类脑芯片及其使用方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094064A (en) * 1998-07-23 2000-07-25 Altera Corporation Programmable logic device incorporating and input/output overflow bus
CN105913119A (zh) * 2016-04-06 2016-08-31 中国科学院上海微系统与信息技术研究所 行列互联的异构多核心类脑芯片及其使用方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
汪霜玲等: "类脑智能及其在下一代指挥信息系统中应用", 《指挥信息系统与技术》 *
王雨辰等: "类脑计算新发展――"TrueNorth"神经元芯片", 《计算机科学》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988239A (zh) * 2019-12-17 2021-06-18 深圳市优必选科技股份有限公司 数据运算方法、装置及终端设备
CN112668180A (zh) * 2020-12-28 2021-04-16 中国科学院上海微系统与信息技术研究所 一种以存代算在线学习预测芯片及方法
CN112668180B (zh) * 2020-12-28 2024-06-11 中国科学院上海微系统与信息技术研究所 一种以存代算在线学习预测芯片及方法
CN113010845A (zh) * 2021-03-22 2021-06-22 上海寒武纪信息科技有限公司 执行矩阵乘法的计算装置、方法及相关产品

Also Published As

Publication number Publication date
CN109754076B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
CN109754076B (zh) 多核心类脑芯片
CN110955970B (zh) 光伏电站布局方法和装置
Ow et al. The single machine early/tardy problem
CN108830110B (zh) 基于区块链的能源交互装置、能源互联网系统和交互方法
Li et al. A scheduling optimization method for maintenance, repair and operations service resources of complex products
CN104641385A (zh) 神经核心电路
CN106127302A (zh) 处理数据的电路、图像处理系统、处理数据的方法和装置
Pereira Jr et al. On multicriteria decision making under conditions of uncertainty
US10725494B2 (en) Optimizing neurosynaptic networks
CN111967738B (zh) 一种电网信息能量融合系统的风险预警方法、系统和介质
Huang et al. Lexicographic multiobjective integer programming for optimal and structurally minimal Petri net supervisors of automated manufacturing systems
Wang et al. An estimation of distribution algorithm for scheduling problem of flexible manufacturing systems using Petri nets
WO2021139432A1 (zh) 基于人工智能的用户等级预测方法、装置、终端及介质
CN115423084A (zh) 脉动阵列、脉动阵列系统及其运算方法、装置、存储介质
Jiao et al. Service deployment of C4ISR based on genetic simulated annealing algorithm
CN104239520A (zh) 一种基于历史信息的hdfs数据块放置策略
Ma et al. A parallel heuristic reduction based approach for distribution network fault diagnosis
Gholami-Rahimabadi et al. Multiple-deme parallel genetic algorithm based on modular neural network for effective load shedding
CN108280775B (zh) 电力信息物理系统的分层分布混成计算架构体系及方法
CN106406082A (zh) 一种系统控制方法、装置,控制器及控制系统
Jiang et al. Improved heuristic algorithm for modern industrial production scheduling
CN114880982A (zh) 时钟树生成方法、装置、设备、存储介质和芯片
CN118378764B (zh) 基于数字孪生的配电网运维优化方法及系统
Stanton Reliability analysis for power system applications
Liu et al. A new reconfiguration mechanism of bio-inspired self-repairing hardware based on variable neighborhood search algorithm

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant