CN109740177A - 一种基于程序语言的印制线路板原理图的设计方法 - Google Patents
一种基于程序语言的印制线路板原理图的设计方法 Download PDFInfo
- Publication number
- CN109740177A CN109740177A CN201811404220.5A CN201811404220A CN109740177A CN 109740177 A CN109740177 A CN 109740177A CN 201811404220 A CN201811404220 A CN 201811404220A CN 109740177 A CN109740177 A CN 109740177A
- Authority
- CN
- China
- Prior art keywords
- design
- language
- cdml
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 73
- 238000010586 diagram Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000012423 maintenance Methods 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 4
- 238000013473 artificial intelligence Methods 0.000 description 3
- 238000007405 data analysis Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
本发明公开了一种基于程序语言的印制线路板原理图的设计方法,包括:选用CDML语言作为印制线路板原理图设计的程序语言,CDML语言运行在EDA软件的插件中;基于CDML语言表达器件端口的对应和相应的约束方式;其中,CDML语言的语法定义为:Sheet关键字定义由Sheet‑End Sheet关键字对构成,支持设计嵌套,对应图形化设计中的设计图纸;设计器件的引用对应图形化设计中设计库引用的器件且直接用设计库中的名称。本发明提高设计效率,设计者只需要专注器件引用和信号连接即可,不需要考虑版面排版等无关问题;可以很方便地支持现有的主流EDA设计平台,提高设计可移植性,降低维护成本。
Description
技术领域
本发明涉及印制线路板技术领域,具体涉及一种基于程序语言的印制线路板原理图的设计方法。
背景技术
一直以来电子印制线路板设计的原理图部分都是图形化的方式输入,包括电子元器件的原理图库和原理图项目设计文件都是如此。图形化方式的好处是形象直观,对设计人员要求较低。但是随着时代的发展,其弊端也渐渐显现。
1、图形化的方式输入给设计者增加了额外的工作负担,设计者除了必要的器件实例化和信号连接以外,还要顾及图形化模块的布局和位置甚至设计使用的纸张大小;稍不留意,网标就可能因为没有摆放到位造成设计错误。
2、不同的设计软件图形化格式差异很大,导致设计难以移植和共享。
3、数据解析困难,不利于大数据分析和人工智能的介入。
发明内容
针对上述问题中存在的不足之处,本发明提供一种基于程序语言的印制线路板原理图的设计方法。
本发明公开了一种基于程序语言的印制线路板原理图的设计方法,包括:
选用CDML语言作为印制线路板原理图设计的程序语言,CDML语言运行在EDA软件的插件中;
基于CDML语言表达器件端口的对应和相应的约束方式;其中,CDML语言的语法定义为:
Sheet关键字定义由Sheet-End Sheet关键字对构成,支持设计嵌套,对应图形化设计中的设计图纸;
设计器件的引用对应图形化设计中设计库引用的器件且直接用设计库中的名称。
作为本发明的进一步改进,所述CDML语言不区分大小写且注释和C语言语法一致。
作为本发明的进一步改进,CDML语言的约束列表为:DIFF表示差分信号,NC表示不进行DRC检查。
与现有技术相比,本发明的有益效果为:
1、提高设计效率,设计者只需要专注器件引用和信号连接即可,不需要考虑版面排版等无关问题。
2、可以很方便地支持现有的主流EDA设计平台,提高设计可移植性,降低维护成本。
3、便于设计的数据解析和关键字的提取,方便人工智能及其他数据处理技术的介入。
附图说明
图1为本发明公开的基于程序语言的印制线路板原理图的设计方法的流程图;
图2为本发明实施例1公开的采用现有的图形化设计方式的两个GPIO接插件互联图;
图3为本发明实施例1公开的采用本发明的语言表达方式的两个GPIO接插件互联图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合附图对本发明做进一步的详细描述:
本发明提供一种基于程序语言的印制线路板原理图的设计方法,使用程序语言作为印制线路板原理图部分设计的新手段,是目前图形化输入方式的补充甚至替代;包括:
选用CDML语言作为印制线路板原理图设计的程序语言,CDML语言运行在EDA软件的插件中;
基于CDML语言表达器件端口的对应和相应的约束方式;其中,CDML语言的语法定义为:
Sheet关键字定义由Sheet-End Sheet关键字对构成,支持设计嵌套,对应图形化设计中的设计图纸;
设计器件的引用对应图形化设计中设计库引用的器件且直接用设计库中的名称。
本发明CDML(Circuit Design Markup Language)的使用可以弥补图形化设计方式的不足。CDML语言对大小写不敏感、注释和C语言语法一致,因为CDML是一种标记语言,所以不存在流程控制和计算功能的实现。
本发明CDML语言的语法定义为:
Sheet关键字定义由Sheet-End Sheet关键字对构成,支持设计嵌套,对应图形化设计中的设计图纸。
示例:
上述示例中的语言表示图纸的嵌套,即一个PCB板上有一个FPGA。
本发明CDML语言的器件引用(Component Reference)对应图形化设计中设计库引用的器件,设计器件的引用直接用设计库中的名称,采用器件名称(Component Name)和器件标志符(Component Identifier)。
语法的实例化设计器件定义为:
示例:
CDML语言的约束列表为:DIFF表示差分信号,NC表示不进行DRC检查。
实施例1:
两个GPIO接插件互联。传统方式和语言表达方式如下:
图2为现有的图形化设计方式;
图3为本发明的语言表达方式。
由此可知,本发明用语言方式可以非常简洁的表达端口的对应和相应的约束方式,直接替代图形方式而又没有图形方式的排版和页面设置等各种羁绊。其中语言表达方式的优点在于:
没有排版要求。传统图形化方式中“rst”等这些网标文字下面的这个线是设计者用鼠标画上去的。如果太短了网标就标不上去,会出现设计错误;太长的话一个A4设计图纸就放不了几个器件。语言方式就显然没有这个问题。
作为一种设计语言,具有统一的语法标准,很容易在各家EDA设计之间达成兼容性。但是传统图形化方式中各家的文件格式都是不一样的。
传统图形化方式中“P1”是器件名称,“rst”这些文字是网标名称。在不同的EDA软件中获得器件名称和网标名称的方法各不相同,这使得大数据分析和人工智能的介入非常困难。但是语言方式中关键字的提取非常简单而且方法统一。
以上仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种基于程序语言的印制线路板原理图的设计方法,其特征在于,包括:
选用CDML语言作为印制线路板原理图设计的程序语言,CDML语言运行在EDA软件的插件中;
基于CDML语言表达器件端口的对应和相应的约束方式;其中,CDML语言的语法定义为:
Sheet关键字定义由Sheet-End Sheet关键字对构成,支持设计嵌套,对应图形化设计中的设计图纸;
设计器件的引用对应图形化设计中设计库引用的器件且直接用设计库中的名称。
2.如权利要求1所述的基于程序语言的印制线路板原理图的设计方法,其特征在于,所述CDML语言不区分大小写且注释和C语言语法一致。
3.如权利要求1所述的基于程序语言的印制线路板原理图的设计方法,其特征在于,CDML语言的约束列表为:DIFF表示差分信号,NC表示不进行DRC检查。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811404220.5A CN109740177A (zh) | 2018-11-23 | 2018-11-23 | 一种基于程序语言的印制线路板原理图的设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811404220.5A CN109740177A (zh) | 2018-11-23 | 2018-11-23 | 一种基于程序语言的印制线路板原理图的设计方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109740177A true CN109740177A (zh) | 2019-05-10 |
Family
ID=66358053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811404220.5A Pending CN109740177A (zh) | 2018-11-23 | 2018-11-23 | 一种基于程序语言的印制线路板原理图的设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109740177A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020162086A1 (en) * | 2001-04-30 | 2002-10-31 | Morgan David A. | RTL annotation tool for layout induced netlist changes |
US20050273737A1 (en) * | 2004-06-03 | 2005-12-08 | Lsi Logic Corporation | Language and templates for use in the design of semiconductor products |
CN103942352A (zh) * | 2013-01-22 | 2014-07-23 | 上海同悦信息科技有限公司 | 数字电子系统的eda设计装置 |
CN104298827A (zh) * | 2014-10-13 | 2015-01-21 | 江苏大学 | 一种基于Petri网的异步电路建模和VHDL实现方法 |
-
2018
- 2018-11-23 CN CN201811404220.5A patent/CN109740177A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020162086A1 (en) * | 2001-04-30 | 2002-10-31 | Morgan David A. | RTL annotation tool for layout induced netlist changes |
US20050273737A1 (en) * | 2004-06-03 | 2005-12-08 | Lsi Logic Corporation | Language and templates for use in the design of semiconductor products |
CN103942352A (zh) * | 2013-01-22 | 2014-07-23 | 上海同悦信息科技有限公司 | 数字电子系统的eda设计装置 |
CN104298827A (zh) * | 2014-10-13 | 2015-01-21 | 江苏大学 | 一种基于Petri网的异步电路建模和VHDL实现方法 |
Non-Patent Citations (1)
Title |
---|
陈欣波 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
André et al. | Structured documents | |
JP4423613B2 (ja) | 電子化サービスマニュアル生成方法、電子化サービスマニュアル生成装置、電子化サービスマニュアル生成用プログラム並びにこのプログラムが記録された記録媒体 | |
CN102779118B (zh) | 一种论文的排版方法及系统 | |
WO2016032080A1 (ko) | 메타 데이터를 이용한 차트 변환 시스템 및 그 방법 | |
CN103777989A (zh) | 用于将视觉稿源文件生成html标记的方法及系统 | |
JP2005004726A (ja) | 電子化サービスマニュアル生成方法、付加データ生成方法、電子化サービスマニュアル生成用プログラム、並びに付加データ生成用プログラム | |
BR102013024660A2 (pt) | diferenciação de documentos de visualização panópticos | |
CN104794106A (zh) | 一种批注方法及装置 | |
CN107908843A (zh) | 基于图签信息提取的管理系统 | |
JP2008310573A (ja) | Cad図面の表示方法 | |
CN109740177A (zh) | 一种基于程序语言的印制线路板原理图的设计方法 | |
Aono | Application note: Pcb design with eagle | |
Hay | Responsive design workflow | |
US20160378900A1 (en) | Non-transitory computer-readable storage medium, circuit design support method, and information processing device | |
WO2012165830A9 (ko) | 전자 문서 표시 방법 및 시스템 | |
WO2018139700A1 (ko) | 외곽선 폰트를 이용하여 metafont에 의한 폰트를 생성하는 장치 및 방법 | |
US20130031460A1 (en) | Using a common input/output format to generate a page of an electronic document | |
Lipkin | LATEX for Linux: a vade mecum | |
CN112988958A (zh) | 信息处理装置、记录媒体及信息处理方法 | |
JP2018092619A (ja) | 請求の範囲のパソコン自動翻訳装置 | |
CN111061980A (zh) | 一种基于bfc特性的自适应布局方法 | |
Joffe et al. | TshwaneLex–professional off-the-shelf lexicography software | |
Minas | VisualDiaGen–a tool for visually specifying and generating visual editors | |
Davis | Electronic Design Project 2 Cadence OrCAD PCB Designer 16.6 | |
US20050243358A1 (en) | Method and system for preparing a document for printing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190510 |