CN109726171A - 内存访问方法、内存访问控制器和片上系统 - Google Patents
内存访问方法、内存访问控制器和片上系统 Download PDFInfo
- Publication number
- CN109726171A CN109726171A CN201811619479.1A CN201811619479A CN109726171A CN 109726171 A CN109726171 A CN 109726171A CN 201811619479 A CN201811619479 A CN 201811619479A CN 109726171 A CN109726171 A CN 109726171A
- Authority
- CN
- China
- Prior art keywords
- memory
- access request
- internal storage
- mark
- memory access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明提供一种内存访问方法、内存访问控制和片上系统,该方法包括:接收步骤,经由总线从内存访问模块接收内存访问请求,内存访问请求包括内存访问模块的标识、要访问的内存区域名、以及请求内容;判断存储步骤,根据预定的内存访问控制表,将内存访问请求按照先入先出队列的存储方式进行存储,并判断是否将内存访问请求传送到内存;检测返回步骤,依次对存储的内存访问请求进行检测,根据检测结果将被检测的内存访问请求的访问结果返回给对应的内存访问模块。本发明可以有效地保护内存,避免敏感信息的泄漏,同时可以进一步避免AXI总线可能导致的乱序的问题,从而可以顺序处理内存访问请求。
Description
技术领域
本发明涉及微体系结构,尤其涉及一种内存访问方法、内存访问控制器和片上系统。
背景技术
在当前的片上系统(System on Chip,SoC)中,安全性已经是系统中非常重要的一部分。
通常在基于ARM公司架构的片上系统中,会存在多个不同的内存访问模块,例如中央处理器、图像处理器、视频音频解码器等。这些内存访问模块可以共享内存。现有的架构将系统中不同的内存访问模块划分为安全模块和非安全模块,对于内存空间则划分为安全区域和非安全区域。安全模块可以访问所有的内存区域,而非安全模块则只能访问非安全区域。这样的内存访问控制策略过于简单,无法满足现在愈发复杂的用户场景。尤其对于中央处理器,图像处理器等模块,在不同的应用中,这些模块负责了不同的工作,如果简单的将这些模块设置为安全模块,势必会导致一些敏感信息会泄漏。
发明内容
本发明提供了一种内存访问方法、内存访问控制器以及片上系统。
本发明提供了一种内存访问方法,该方法包括:
接收步骤,经由总线从内存访问模块接收内存访问请求,所述内存访问请求包括所述内存访问模块的标识、要访问的内存区域名、以及请求内容;
判断存储步骤,根据预定的内存访问控制表,将所述内存访问请求按照先入先出队列的存储方式进行存储,并判断是否将所述内存访问请求传送到内存;
检测返回步骤,依次对存储的内存访问请求进行检测,根据检测结果将被检测的内存访问请求的访问结果返回给对应的内存访问模块。
其中,所述内存访问控制表中包含多个内存区域名,以及与每个内存区域名对应的标识白名单。
其中,所述存储步骤进一步包括:
标识判断步骤,根据所述预定的内存访问控制表,判断所述内存访问请求的所述标识是否在所述要访问的内存区域名的所述对应的标识白名单中,如果是,则进入第一存储步骤,如果否,则进入第二存储步骤;
第一存储步骤,将成功标记添加到所述内存访问请求中,一起按照所述先入先出队列的存储方式进行存储,并将预定标识和所述内存访问请求的请求内容经由所述总线传送到所述内存;
第二存储步骤,将错误标记添加到所述内存访问请求中,一起按照所述先入先出队列的存储方式进行存储。
其中,所述检测返回步骤进一步包括:
检测步骤,检测所述存储的内存访问请求中最先存储的内存访问请求的标记,如果检测到的是所述错误标记,则进入第一返回步骤,如果检测到的是所述成功标记,则进入第二返回步骤;
第一返回步骤,将错误消息作为所述访问结果返回给所述最先存储的内存访问请求的标识所对应的内存访问模块,并进入删除步骤;
第二返回步骤,当从所述内存接收到与所述最先存储的内存访问请求对应的所述返回结果时,将所述返回结果中的所述预定标识更改为所述最先存储的内存访问请求中的所述标识,并将所述返回结果中的成功消息作为所述访问结果返回给与所述标识对应的内存访问模块,并进入删除步骤;
删除步骤,删除所述最先存储的内存访问请求,并返回所述检测步骤。
其中,所述总线是高级可扩展总线。
本发明还提供了一种内存访问控制器,该控制器包括:
接收单元,经由总线从内存访问模块接收内存访问请求,所述内存访问请求包括所述内存访问模块的标识、要访问的内存区域名、以及请求内容;
判断存储单元,根据预定的内存访问控制表,将所述内存访问请求按照先入先出队列的存储方式进行存储,并判断是否将所述内存访问请求传送到内存;
检测返回单元,依次对存储的内存访问请求进行检测,根据检测结果将被检测的内存访问请求的访问结果返回给对应的内存访问模块。
其中,所述内存访问控制表中包含多个内存区域名,以及与每个内存区域名对应的标识白名单。
其中,所述存储单元进一步包括:
标识判断单元,根据所述预定的内存访问控制表,判断所述内存访问请求的所述标识是否在所述要访问的内存区域名的所述对应的标识白名单中;
存储单元,如果所述标识判断单元判断出所述标识在所述标识白名单中,则将成功标记添加到所述内存访问请求中,一起按照所述先入先出队列的存储方式进行存储,并且将预定标识和所述内存访问请求的请求内容经由所述总线传送到所述内存;如果所述标识判断单元判断出所述标识不在所述标识白名单中,则将错误标记添加到所述内存访问请求中,一起按照所述先入先出队列的存储方式进行存储。
其中,所述检测返回单元进一步包括:
检测单元,检测所述存储的内存访问请求中最先存储的内存访问请求的标记;
返回单元,如果所述检测单元检测到的是所述错误标记,则将错误消息作为所述访问结果返回给所述最先存储的内存访问请求的标识所对应的内存访问模块;如果所述检测单元检测到的是所述成功标记,则当从所述内存接收到与所述最先存储的内存访问请求对应的所述返回结果时,将所述返回结果中的所述预定标识更改为所述最先存储的内存访问请求中的所述标识,并将所述返回结果中的成功消息作为所述访问结果返回给与所述标识对应的内存访问模块;
删除单元,删除所述最先存储的内存访问请求。
其中,所述总线是高级可扩展总线。
本发明进一步提供了一种片上系统,该片上系统包括:至少一个内存访问模块,内存,总线,以及内存访问控制器,
其中,所述至少一个内存访问模块经由所述总线和所述内存访问控制器来访问所述内存。
通过本发明,可以有效地保护内存,避免敏感信息的泄漏,同时可以进一步避免AXI总线可能导致的乱序的问题,实现了顺序处理内存访问请求的效果。
附图说明
图1是根据本发明的实施例的片上系统的结构图;
图2是根据本发明的实施例的内存访问控制器的结构图;
图3是根据本发明的实施例的内存访问控制器中的判断存储单元的结构图;
图4是根据本发明的实施例的内存访问控制器中的检测返回单元的结构图;
图5是根据本发明的实施例的内存访问方法的流程图;
图6是根据本发明的实施例的内存访问方法中的存储步骤的流程图;
图7是根据本发明的实施例的内存访问方法中的检测返回步骤的流程图。
具体实施方式
下面结合附图,对本发明的具体实施例进行详细说明。
图1是根据本发明的实施例的片上系统1的结构图。如图1所示,片上系统1包括至少一个内存访问模块(例如,内存访问模块1、2……n),内存访问控制器11、总线12、以及内存13。其中,内存访问模块1、2……n经由总线12和内存访问控制器10来访问内存13。本例中,总线12例如是高级可扩展总线(AXI总线)。
图2是根据本发明的实施例的内存访问控制器11的结构图。如图2所示,内存访问控制器11包括接收单元111、存储单元112和检测返回单元113。
图5根据本发明的实施例的内存访问方法的流程图,如图5所示,在步骤S51,接收单元111经由AXI总线12从内存访问模块接收内存访问请求,内存访问请求包括内存访问模块的标识、要访问的内存区域名、以及请求内容C1。
例如,接收单元111从内存访问模块1接收到内存访问请求R1,该内存访问请求R1包括该内存访问模块1的标识ID1、区域0、以及请求内容C1。这里,接收单元111可以从不同的内存访问模块接收不同的内存访问请求,且每个内存访问模块可以发出多个内存访问请求,而不受限制。
在步骤S52,存储单元112根据预定的内存访问控制表,将内存访问请求按照先入先出队列的存储方式进行存储或进行存储并将内存访问请求传送到内存13。
下面结合图3和图6进行详细说明。图3根据本发明的实施例的内存访问控制器11中的判断存储单元112的结构图。如图3所示,判断存储单元112包括标识判断单元1121、存储单元1122。
图6根据本发明的实施例的内存访问方法中的存储步骤S52的流程图,在步骤S521,标识判断单元1121根据预定的内存访问控制表,判断内存访问请求的标识是否在要访问的内存区域名的对应的标识白名单中。
其中,预定的内存访问控制表例如是由上层的系统应用所确定,且被预先存储在内存访问控制器11中。该内存访问控制表包含多个内存区域名,以及与每个内存区域名对应的标识白名单。该内存访问控制表如表1所示。
表1
内存区域名 | 开始地址 | 结束地址 | 标识白名单 |
区域0 | StAddr0 | EdAddr0 | 0,1,2 |
区域1 | StAddr1 | EdAddr1 | 2,3,4 |
… | … | … | … |
区域N | StAddrN | EdAddrN | 1,7 |
默认区域 | StAddrDft | EdAddrDft | 1 |
如表1所示,该内存访问控制表包括多个内存区域名,即,区域0、1……N以及默认区域,且每个内存区域名具有对应的标识白名单。其中,标识白名单中的标识是指可以访问该区域的内存访问模块的标识。例如,区域0具有标识白名单ID0、ID1、ID2,即具有标识ID0、ID1、ID2的这些内存访问模块具有访问区域0的权限。
另外,每个区域具有对应的开始地址和结束地址,例如区域0的开始地址是StAddr0,结束地址是EdAddr0,从而限定了每个区域的内存地址范围。另外,每个内存访问模块在一段时间内会被分配一个固定的标识,因此,在不同的时间段内,每个内存访问模块的标识可以不同。
本例中,标识判断单元1121根据内存访问控制表(表1)判断内存访问请求R1的标识ID1是否在区域0的对应的标识白名单中。从表1可以看出,ID1在区域0的对应的标识白名单中,那么就进入第一存储步骤S522。
在第一存储步骤S522,存储单元1122将成功标记添加到内存访问请求中,一起按照先入先出队列的存储方式进行存储,并且将预定标识和内存访问请求的请求内容经由总线传送到内存13。
具体的,本例中,存储单元1122将成功标记添加到内存访问请求R1中,并将添加有成功标记的内存访问请求R1按照先入先出队列(first in fist out,FIFO)的存储方式进行存储。其中,预定标识例如是ID0,且可以是任何标识,而不受限制。本例中,例如将预定标识ID0和内存访问请求R1的请求内容C1转发到AXI总线12上,并传送给内存13。
这里,对于要转发到AXI总线12上的内存访问请求,不管该内存访问请求来自哪个内存访问模块,都将预定标识ID0和该内存访问请求的请求内容转发到AXI总线12上。也就是说,转发到AXI总线12上的标识都是相同的ID0以及不同的请求内容。
另外,接收单元111一直在接收内存访问请求,例如在步骤S51接收到来自内存访问模块3的内存访问请求R3,且内存访问请求R3包括内存访问模块3的ID3、区域0以及请求内容C3。在步骤S521,标识判断单元1121根据表1判断出ID3不在区域0的标识白名单中,那么进入第二存储步骤S523。
在步骤S523,存储单元1122将错误标记添加到内存访问请求R3中,一起按照先入先出队列的存储方式进行存储,即,将添加有错误标记的内存访问请求R3进行存储。这里,只进行存储,而不将内存访问请求R3转发到AXI总线上,即,不将内存访问请求R3传送给内存13。
经过上述存储步骤S52,对依次接收到的每个内存访问请求都按照先入先出队列的存储方式进行存储,且存储的内存访问请求被添加有成功标记或错误标记。其中,通过根据表1所示的内存访问控制表来判断内存访问请求的标识是否在要访问的内存区域名的对应的标识白名单中,从而判断是否将该内存访问请求转发给内存。也就是说,如果判断出内存访问请求的标识在要访问的内存区域名的对应的标识白名单中,则将该内存访问请求转发给内存,表示该内存访问请求具有访问该内存区域名的权限。反之,则不将该内存访问请求转发给内存,表示该内存访问请求没有访问对应的内存区域名的权限。
接着,在检测返回步骤S53,检测返回单元113依次对存储的内存访问请求进行检测,根据检测结果将被检测的内存访问请求的访问结果返回给对应的内存访问模块。
下面结合图4和图7进行详细说明。图4是是根据本发明的实施例的内存访问控制器11中的检测返回单元113的结构图,如图4所示,检测返回单元113包括检测单元1131、返回单元1132以及删除单元1133。
图7根据本发明的实施例的内存访问方法中的检测返回步骤S53的流程图。如图7所示,在检测步骤S531中,检测单元1131检测存储的内存访问请求中最先存储的内存访问请求的标记,即,检测该标记是否是成功标记,如果检测到的是成功标记,则进入第二返回步骤S533,如果检测到的是错误标记,则进入第一返回步骤S532。
具体的,检测单元1131检测经过存储步骤S52所存储的当前这些内存访问请求中最先存储的内存访问请求的标记。例如,最先存储的内存访问请求是内存访问请求R1,且内存访问请求R1的标记如上所述是成功标记,那么进入步骤S533。
在步骤S533,当从内存13接收到与最先存储的内存访问请求对应的返回结果时,将返回结果中的预定标识更改为最先存储的内存访问请求中的标识,并将返回结果中的成功消息作为访问结果返回给与该标识对应的内存访问模块,并进入删除步骤S534。
也就是说,本例中,当检测单元1131检测到内存访问请求R1的标记是成功标记时,返回单元1132会等待内存13返回针对内存访问请求R1的返回结果,并且当从内存13接收到与内存访问请求R1对应的返回结果时,返回单元1132将返回结果中的预定标识ID0更改为该内存访问请求R1中的标识ID1,并将返回结果中的成功消息作为访问结果返回给与标识ID1对应的内存访问模块1。
如此,尽管经由AXI总线12转发的都是相同的预定标识ID0,且接收到的返回结果中包括的是相同的预定标识ID0以及成功消息,但是返回单元1132会将预定标识ID0替换为存储的内存访问请求R1中的标识ID1,从而将成功消息返回给与标识ID1对应的内存访问模块1,即,将内存访问请求R1的访问结果返回给了内存访问模块1。接着,进入步骤S534。
在步骤S534,删除单元1133删除最先存储的内存访问请求R1。之后,存储的内存访问请求中已不存在内存访问请求R1,内存访问请求R1的访问结束。这里,可以看出,当检测单元1131在下一次进行检测时,检测的是那时存储的内存访问请求中最先存储的内存访问请求,例如是内存访问请求R3。
由于内存访问请求是按照先入先出队列的存储方式进行存储,因此,检测单元1131也是按照先入先出的方式对内存访问请求依次进行检测,从而确保内存访问请求依次被转发到AXI总线上,并传送给内存13,使得内存13依次对内存访问请求返回相应的返回结果。
另外,在步骤S531中,例如,如果当前这些内存访问请求中最先存储的内存访问请求是内存访问请求R3时,检测单元1131检测到的是错误标记,则进入步骤S532。
在步骤S532,返回单元1132将错误消息作为访问结果返回给内存访问请求R3的标识ID3所对应的内存访问模块3,并进入步骤S534。也就是说,返回单元1132将访问被拒绝的错误消息返回给内存访问模块3。
在步骤S534,删除单元1133删除内存访问请求R3,之后,存储的内存访问请求中已不存在内存访问请求R3,内存访问请求R3的访问结束。
经过上述检测返回步骤S53,可以依次将存储的每个内存访问请求的访问结果返回给对应的内存访问模块。
本发明中,存储单元112对于每次接收到的内存访问请求进行相应的存储或者存储并转发,检测返回单元113对于当前存储的每个内存访问请求依次进行检测,并将相应的访问结果经由AXI总线返回给对应的内存访问模块。
此外,本发明是按照先入先出队列的方式进行存储,当存储的先入先出队列的长度达到可存储的上限时,对于新接收到的内存访问请求不会进行存储,而是等到从该队列中删除了内存访问请求之后再进行存储。
本发明中,存储单元112仅仅将标识在标识白名单中的内存访问请求进行转发,也就是说,本发明只会转发对要访问的内存区域具有访问权限的内存访问请求,从而有效地保护内存,避免敏感信息的泄漏。
此外,本发明中,对于要转发到AXI总线12上的内存访问请求,不管该内存访问请求来自哪个内存访问模块,都将预定标识ID0和该内存访问请求的请求内容转发到AXI总线12上。也就是说,转发到AXI总线12上的标识都是相同的ID0以及不同的请求内容。由于AXI总线对于来自同一个标识(ID)的不同内存访问请求,会按照顺序处理,因此,内存对于接收到的来自不同标识的不同内存访问请求,也始终可以按照顺序处理。因此,本发明可以进一步避免AXI总线可能导致的乱序的问题,实现了顺序处理内存访问请求的效果。
虽然经过对本发明结合具体实施例进行描述,对于本领域的技术技术人员而言,根据上文的叙述后作出的许多替代、修改与变化将是显而易见。因此,当这样的替代、修改和变化落入附后的权利要求的精神和范围之内时,应该被包括在本发明中。
Claims (11)
1.一种内存访问方法,其特征在于,所述方法包括:
接收步骤,经由总线从内存访问模块接收内存访问请求,所述内存访问请求包括所述内存访问模块的标识、要访问的内存区域名、以及请求内容;
判断存储步骤,根据预定的内存访问控制表,将所述内存访问请求按照先入先出队列的存储方式进行存储,并判断是否将所述内存访问请求传送到内存;
检测返回步骤,依次对存储的内存访问请求进行检测,根据检测结果将被检测的内存访问请求的访问结果返回给对应的内存访问模块。
2.如权利要求1所述的方法,其特征在于,所述内存访问控制表中包含多个内存区域名,以及与每个内存区域名对应的标识白名单。
3.如权利要求2所述的方法,其特征在于,所述存储步骤进一步包括:
标识判断步骤,根据所述预定的内存访问控制表,判断所述内存访问请求的所述标识是否在所述要访问的内存区域名的所述对应的标识白名单中,如果是,则进入第一存储步骤,如果否,则进入第二存储步骤;
第一存储步骤,将成功标记添加到所述内存访问请求中,一起按照所述先入先出队列的存储方式进行存储,并将预定标识和所述内存访问请求的请求内容经由所述总线传送到所述内存;
第二存储步骤,将错误标记添加到所述内存访问请求中,一起按照所述先入先出队列的存储方式进行存储。
4.如权利要求3所述的方法,其特征在于,所述检测返回步骤进一步包括:
检测步骤,检测所述存储的内存访问请求中最先存储的内存访问请求的标记,如果检测到的是所述错误标记,则进入第一返回步骤,如果检测到的是所述成功标记,则进入第二返回步骤;
第一返回步骤,将错误消息作为所述访问结果返回给所述最先存储的内存访问请求的标识所对应的内存访问模块,并进入删除步骤;
第二返回步骤,当从所述内存接收到与所述最先存储的内存访问请求对应的返回结果时,将所述返回结果中的所述预定标识更改为所述最先存储的内存访问请求中的所述标识,并将所述返回结果中的成功消息作为所述访问结果返回给与所述标识对应的内存访问模块,并进入删除步骤;
删除步骤,删除所述最先存储的内存访问请求,并返回所述检测步骤。
5.如权利要求1-4中任一项所述的方法,其特征在于,所述总线是高级可扩展总线。
6.一种内存访问控制器,其特征在于,所述控制器包括:
接收单元,经由总线从内存访问模块接收内存访问请求,所述内存访问请求包括所述内存访问模块的标识、要访问的内存区域名、以及请求内容;
判断存储单元,根据预定的内存访问控制表,将所述内存访问请求按照先入先出队列的存储方式进行存储,并判断是否将所述内存访问请求传送到内存;
检测返回单元,依次对存储的内存访问请求进行检测,根据检测结果将被检测的内存访问请求的访问结果返回给对应的内存访问模块。
7.如权利要求6所述的控制器,其特征在于,所述内存访问控制表中包含多个内存区域名,以及与每个内存区域名对应的标识白名单。
8.如权利要求7所述的控制器,其特征在于,所述存储单元进一步包括:
标识判断单元,根据所述预定的内存访问控制表,判断所述内存访问请求的所述标识是否在所述要访问的内存区域名的所述对应的标识白名单中;
存储单元,如果所述标识判断单元判断出所述标识在所述标识白名单中,则将成功标记添加到所述内存访问请求中,一起按照所述先入先出队列的存储方式进行存储,并且将预定标识和所述内存访问请求的请求内容经由所述总线传送到所述内存;如果所述标识判断单元判断出所述标识不在所述标识白名单中,则将错误标记添加到所述内存访问请求中,一起按照所述先入先出队列的存储方式进行存储。
9.如权利要求8所述的控制器,其特征在于,所述检测返回单元进一步包括:
检测单元,检测所述存储的内存访问请求中最先存储的内存访问请求的标记;
返回单元,如果所述检测单元检测到的是所述错误标记,则将错误消息作为所述访问结果返回给所述最先存储的内存访问请求的标识所对应的内存访问模块;如果所述检测单元检测到的是所述成功标记,则当从所述内存接收到与所述最先存储的内存访问请求对应的返回结果时,将所述返回结果中的所述预定标识更改为所述最先存储的内存访问请求中的所述标识,并将所述返回结果中的成功消息作为所述访问结果返回给与所述标识对应的内存访问模块;
删除单元,删除所述最先存储的内存访问请求。
10.如权利要求6-9中任一项所述的控制器,其特征在于,所述总线是高级可扩展总线。
11.一种片上系统,其特征在于,所述片上系统包括:至少一个内存访问模块,内存,总线,以及如权利要求6-10中任一项所述的内存访问控制器,
其中,所述至少一个内存访问模块经由所述总线和所述内存访问控制器来访问所述内存。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811619479.1A CN109726171A (zh) | 2018-12-28 | 2018-12-28 | 内存访问方法、内存访问控制器和片上系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811619479.1A CN109726171A (zh) | 2018-12-28 | 2018-12-28 | 内存访问方法、内存访问控制器和片上系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109726171A true CN109726171A (zh) | 2019-05-07 |
Family
ID=66297429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811619479.1A Pending CN109726171A (zh) | 2018-12-28 | 2018-12-28 | 内存访问方法、内存访问控制器和片上系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109726171A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060206899A1 (en) * | 2005-03-14 | 2006-09-14 | Ntt Docomo, Inc. | Access controller and access control method |
CN103995674A (zh) * | 2014-04-17 | 2014-08-20 | 华为技术有限公司 | 访问请求处理方法、装置和设备 |
CN106502926A (zh) * | 2016-09-26 | 2017-03-15 | 华为技术有限公司 | 一种内存监控方法、内存访问控制器及SoC系统 |
CN106657052A (zh) * | 2016-12-16 | 2017-05-10 | 湖南国科微电子股份有限公司 | 一种存储数据的访问管理方法及系统 |
CN107220189A (zh) * | 2017-03-14 | 2017-09-29 | 晨星半导体股份有限公司 | 内存空间管理及内存访问控制方法及装置 |
-
2018
- 2018-12-28 CN CN201811619479.1A patent/CN109726171A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060206899A1 (en) * | 2005-03-14 | 2006-09-14 | Ntt Docomo, Inc. | Access controller and access control method |
CN103995674A (zh) * | 2014-04-17 | 2014-08-20 | 华为技术有限公司 | 访问请求处理方法、装置和设备 |
CN106502926A (zh) * | 2016-09-26 | 2017-03-15 | 华为技术有限公司 | 一种内存监控方法、内存访问控制器及SoC系统 |
CN106657052A (zh) * | 2016-12-16 | 2017-05-10 | 湖南国科微电子股份有限公司 | 一种存储数据的访问管理方法及系统 |
CN107220189A (zh) * | 2017-03-14 | 2017-09-29 | 晨星半导体股份有限公司 | 内存空间管理及内存访问控制方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108683604B (zh) | 并发访问控制方法、终端设备及介质 | |
US5778176A (en) | System for automatically transferring access authorization of third node to first node even through first node is not previously authorized to access function of second node in computer network | |
US7039779B2 (en) | Access monitor and access monitoring method for monitoring access between programs | |
US6173392B1 (en) | Prefetch controller automatically updating history addresses | |
CN109491928B (zh) | 缓存控制方法、装置、终端及存储介质 | |
JP2001337864A5 (zh) | ||
US20050021562A1 (en) | Management server for assigning storage areas to server, storage apparatus system and program | |
WO2016123908A1 (zh) | 一种内存越界的检测方法及装置 | |
US6839811B2 (en) | Semaphore management circuit | |
CN109739806A (zh) | 内存访问方法、内存访问控制器和片上系统 | |
US8560782B2 (en) | Method and apparatus for determining access permissions in a partitioned data processing system | |
CN111382206B (zh) | 一种数据存储方法及装置 | |
CN109726171A (zh) | 内存访问方法、内存访问控制器和片上系统 | |
CN106126708A (zh) | 一种删除终端存储的文件的方法和装置 | |
US20130097405A1 (en) | Apparatus and method for abstract memory addressing | |
US20030097418A1 (en) | Portable information communication terminal | |
US20200026671A1 (en) | Circuitry system and method for processing interrupt priority | |
CN107203339B (zh) | 一种数据存储方法及装置 | |
US8464012B2 (en) | Method for controlling access to a data file of an IC card | |
US7107377B2 (en) | Information processing apparatus and method of controlling an access level | |
EP2189911B1 (en) | System having processor and I/O controller | |
CN115442145A (zh) | 一种控制用户访问对象的方法和系统 | |
US7308510B2 (en) | Method and apparatus for avoiding live-lock in a multinode system | |
US10862704B2 (en) | Time-based secure access control system | |
US20070033350A1 (en) | Ruined storage area marking and accessing method and system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190507 |
|
WD01 | Invention patent application deemed withdrawn after publication |