CN109725563A - 一种百兆1553b发控总线终端板卡 - Google Patents

Abstract

本发明属于总线控制技术领域，具体涉及一种百兆1553B发控总线终端板卡。该终端板卡包括CPCI底板连接器、处理器、FPGA、模拟前端和连接器，其百兆总线的作用主要采用高速AD、DA技术和模拟前端技术来实现。板卡通过处理器的桥片功能与发控设备主板进行通信，板卡上的FPGA实现ADC、DAC的控制，DAC经差分转单端、平滑滤波器后输出至模拟开关处，模拟开关对DAC的输出和ADC的输入进行切换，ADC的输入信号经抗混叠滤波器和单端转差分后输入至ADC。本发明的终端板卡能够满足全弹快速响应的实时性要求，实现发控总线的提速。

Description

一种百兆1553B发控总线终端板卡

技术领域

本发明属于总线控制技术领域，具体涉及一种百兆1553B发控总线终端板卡。

背景技术

发控总线是武器系统必不可少的组成部分，随着新的总线技术的发展、测发控技术的不断进步以及导弹技术的发展，对发控总线的传输带宽提出了更高要求。

目前机载、舰载、车载发控总线均采用1M 1553B总线进行图像装订，对于大数据文件的传输耗时太长，不能满足全弹快速响应的实时性要求，进行发控总线提速迫在眉睫。

发明内容

(一)要解决的技术问题

本发明提出一种百兆1553B发控总线终端板卡，以解决如何满足全弹快速响应的实时性要求的技术问题。

(二)技术方案

为了解决上述技术问题，本发明提出一种百兆1553B发控总线终端板卡，该终端板卡包括CPCI底板连接器、处理器、FPGA、模拟前端和连接器；其中，CPCI底板连接器用于传输PCI信号，实现终端板卡与发控设备主板之间的通信；处理器通过CPCI底板连接器与发控设备主板互连，用于对终端板卡的数据传输及其通讯协议处理进行管理；FPGA连接在处理器与模拟前端之间，用于实现百兆1553B总线协议的智能处理和处理器的智能接口功能；

模拟前端连接在FPGA与连接器之间；模拟前端包括功率放大电路、抗混叠滤波器、平滑滤波器、高速ADC和高速DAC；功率放大电路用于实现对百兆1553B信号的放大；抗混叠滤波器用于实现在经功率放大器放大后的模拟信号进入高速ADC前的频率混叠；高速ADC用于将模拟信号转换成数字量并传输给FPGA；高速DAC用于将FPGA输出数字量转换成对应的模拟量；平滑滤波器用于对高速DAC输出的不平滑信号进行处理，经过平滑滤波器处理后的信号通过功率放大电路后进入1553B总线线缆；

连接器用于实现终端板卡与百兆1553B总线的连接。

进一步地，处理器选用的是DSP6455。

进一步地，FPGA选用的是StratixⅣFPGA。

进一步地，DSP6455将发控设备主板传输过来的数据首先缓存在DDR2中，随后存储到StratixⅣFPGA的RAM中。

进一步地，DDR2与RAM之间使用DSP6455的EMIF或SRIO进行传输。

进一步地，由125M晶振为DSP6455提供工作时钟。

进一步地，NANDFLASH挂接在StratixⅣFPGA上，用于实现百兆通路的MT功能，存储总线上的数据。

进一步地，高速ADC选用的是AD9643，高速DAC选用的是AD9746。

进一步地，模拟前端的电源采用平稳且隔离的5V电源，是由CPCI底板连接器上的12V电源通过DC-DC电源转换为隔离6V电源，隔离6V电源再通过LDO电源转换为高平稳度的5V电源。

进一步地，终端板卡的时钟方案采用AD9516来实现；DSP6455通过SPI总线对AD9516进行配置，AD9516产生的时钟为高速ADC、高速DAC、StratixⅣFPGA和DSP6455提供工作时钟。

(三)有益效果

本发明提出的百兆1553B发控总线终端板卡，包括CPCI底板连接器、处理器、FPGA、模拟前端和连接器，其百兆总线的作用主要采用高速AD、DA技术和模拟前端技术来实现。板卡通过处理器的桥片功能与发控设备主板进行通信，板卡上的FPGA实现ADC、DAC的控制，DAC经差分转单端、平滑滤波器后输出至模拟开关处，模拟开关对DAC的输出和ADC的输入进行切换，ADC的输入信号经抗混叠滤波器和单端转差分后输入至ADC。本发明的终端板卡能够满足全弹快速响应的实时性要求，实现发控总线的提速。

附图说明

图1为本发明实施例的发控总线终端板卡原理示意图；

图2为本发明实施例中模拟前端原理示意图；

图3为本发明实施例中模拟前端电压转换原理示意图；

图4为本发明实施例中时钟方案原理示意图。

具体实施方式

为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

本实施例提出一种百兆1553B发控总线终端板卡，其插在发控设备机箱中，实现4路100M总线的收发控制。该总线终端板卡的原理如图1所示，主要包括CPCI底板连接器、处理器DSP6455、StratixⅣFPGA、模拟前端和连接器。

其中，CPCI底板连接器用于传输PCI信号，实现百兆1553B发控总线终端板卡与发控设备主板之间的通信。发控设备主板将数据源通过CPCI底板连接器传输至百兆1553B发控总线终端板卡。

处理器DSP6455通过CPCI底板连接器实现与发控设备主板的互连。DSP6455用于对整个发控总线终端板卡的数据传输及其通讯协议处理进行管理。同时，DSP6455兼具桥片功能，将发控设备主板传输过来的数据首先缓存在DDR2中，随后由DSP6455存储到StratixⅣFPGA中用IP核实现的双口RAM中。DDR2与FPGA内双口RAM之间既可以使用DSP6455的EMIF传输，也可以使用SRIO来传输，大容量的DDR2充当上位机与发送接收模块之间的缓存，使得上位机可以在短时间内将要装订的数据下传至DDR2中，然后DSP6455调度百兆总线进行数据与武器之间的装订。DSP6455的所有软件代码则存储在FLASH中，125M晶振为DSP6455提供工作时钟。

板卡上两片StratixⅣFPGA是百兆1553B总线终端板卡的核心控制部分，用于实现两路100M通路的控制，实现百兆1553B总线协议的智能处理和处理器智能接口功能，在功能块上主要分为编解码器、百兆1553B总线协议控制器、内部存储器管理、内部存储器实现、时序管理等。挂接在StratixⅣFPGA上的NANDFLASH主要用于实现100M通路的MT功能，存储总线上的数据，且掉电后不丢失，利用该特性可以进行离线掉电后的数据分析。

模拟前端包括功率放大电路、抗混叠滤波器、平滑滤波器、高速ADC(本实施例中采用AD9643)、高速DAC(本实施例中采用AD9746)，如图2所示。其中，功率放大电路用于实现在指定频带内(20M～50M)信号的放大，由于百兆1553B信号在线缆传输过程中存在衰减问题，因此需要功率放大电路对其信号进行放大。抗混叠滤波器主要实现模拟信号进入高速ADC前的频率混叠，抗混叠滤波器采用低通滤波器滤除掉高于1/2采样频率的频率成分。高速ADC将模拟信号离散化采集后，将模拟信号转换成的固定位数的数字量并传输给StratixⅣFPGA。高速DAC用于将StratixⅣFPGA输出的固定位数的数字量转换成对应的模拟量，实现并串转换。由于DAC是按照一定的频率向外输出模拟量，模拟量为起伏不平的信号，所以通过平滑滤波器对不平滑信号进行处理。经过平滑滤波器处理后的信号通过功率放大电路后进入1553B总线线缆。

由于模拟前端部分包含可调增益放大器和波形整形部分，考虑到模拟前端部分需要平稳且隔离的5V电源供应，因此不能直接采用CPCI底板连接器上的5V电源，本发明采用CPCI底板连接器上的12V电源，通过DC-DC电源转换为隔离6V电源，隔离6V电源再通过LDO电源转换为高平稳度的5V电源。在本实施例中，采用降压转换器8032获取模拟前端所需的5V电压，如图3所示。

百兆1553B总线终端板卡的时钟方案采用AD9516来实现，如图4所示。作为终端板卡CPU的DSP6455，通过SPI总线对时钟芯片AD9516进行配置，时钟芯片AD9516的时钟源采用带温补的2ppm晶振TC10050SM，AD9516产生的时钟用于为高速ADC、高速DAC、StratixⅣFPGA和DSP6455提供工作时钟。

连接器用于实现终端板卡与百兆1553B总线的连接。

本实施例提出的百兆1553B发控总线终端板卡，其百兆总线的作用主要采用高速AD、DA技术和模拟前端技术来实现。板卡通过CPU6455的桥片功能与发控设备主板进行通信，板卡上两片StratixⅣFPGA各实现两片ADC、DAC的控制，DAC经差分转单端、平滑滤波器后输出至模拟开关处，模拟开关对DAC的输出和ADC的输入进行切换，ADC的输入信号经抗混叠滤波器和单端转差分后输入至ADC。该百兆1553B发控总线终端板卡工作流程如下：

1、数据发送：当总线内高速设备需要通过总线发送数据时，会按照约定协议向FPGA提出发送数据请求。FPGA响应后将双工器调整为发射模式，同时内部控制器将基带发送端激活；随后FPGA接收高速设备传输来的数据，发射端进行基带信号调制，然后将得到的DMT符号通过DA芯片输出，而后经过模拟前端的放大滤波经双工器发送至总线网络中。

2、数据接收：当总线内高速设备需要通过总线接收数据时，会按照约定协议向FPGA提出接收数据请求。FPGA响应后将双工器调整为接收模式，同时内部控制器将基带接收端激活；AD采样芯片将通过模拟前端的信号采样后传送给FPGA进行基带信号解调，解调成功后将数据传输给上位机。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种百兆1553B发控总线终端板卡，其特征在于，所述终端板卡包括CPCI底板连接器、处理器、FPGA、模拟前端和连接器；

所述CPCI底板连接器用于传输PCI信号，实现所述终端板卡与发控设备主板之间的通信；

所述处理器通过所述CPCI底板连接器与所述发控设备主板互连，用于对所述终端板卡的数据传输及其通讯协议处理进行管理；

所述FPGA连接在所述处理器与模拟前端之间，用于实现百兆1553B总线协议的智能处理和所述处理器的智能接口功能；

所述模拟前端连接在所述FPGA与连接器之间；所述模拟前端包括功率放大电路、抗混叠滤波器、平滑滤波器、高速ADC和高速DAC；所述功率放大电路用于实现对百兆1553B信号的放大；所述抗混叠滤波器用于实现在经所述功率放大器放大后的模拟信号进入所述高速ADC前的频率混叠；所述高速ADC用于将模拟信号转换成数字量并传输给所述FPGA；所述高速DAC用于将FPGA输出数字量转换成对应的模拟量；所述平滑滤波器用于对所述高速DAC输出的不平滑信号进行处理，经过所述平滑滤波器处理后的信号通过所述功率放大电路后进入1553B总线线缆；

所述连接器用于实现所述终端板卡与百兆1553B总线的连接。

2.如权利要求1所述的终端板卡，其特征在于，所述处理器选用的是DSP6455。

3.如权利要求2所述的终端板卡，其特征在于，所述FPGA选用的是Stratix Ⅳ FPGA。

4.如权利要求3所述的终端板卡，其特征在于，所述DSP6455将所述发控设备主板传输过来的数据首先缓存在DDR2中，随后存储到Stratix Ⅳ FPGA的RAM中。

5.如权利要求4所述的终端板卡，其特征在于，所述DDR2与RAM之间使用DSP6455的EMIF或SRIO进行传输。

6.如权利要求2所述的终端板卡，其特征在于，由125M晶振为DSP6455提供工作时钟。

7.如权利要求3所述的终端板卡，其特征在于，NANDFLASH挂接在Stratix Ⅳ FPGA上，用于实现百兆通路的MT功能，存储总线上的数据。

8.如权利要求1所述的终端板卡，其特征在于，所述高速ADC选用的是AD9643，所述高速DAC选用的是AD9746。

9.如权利要求1所述的终端板卡，其特征在于，所述模拟前端的电源采用平稳且隔离的5V电源，是由所述CPCI底板连接器上的12V电源通过DC-DC电源转换为隔离6V电源，所述隔离6V电源再通过LDO电源转换为高平稳度的5V电源。

10.如权利要求3所述的终端板卡，其特征在于，所述终端板卡的时钟方案采用AD9516来实现；所述DSP6455通过SPI总线对AD9516进行配置，所述AD9516产生的时钟为所述高速ADC、高速DAC、Stratix Ⅳ FPGA和DSP6455提供工作时钟。