CN109684761A

CN109684761A - 一种宽同或电路优化方法

Info

Publication number: CN109684761A
Application number: CN201811639049.6A
Authority: CN
Inventors: 王作建; 朱明�; 贾红; 陈维新; 韦嶔; 程显志
Original assignee: XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Current assignee: XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Priority date: 2018-12-29
Filing date: 2018-12-29
Publication date: 2019-04-26
Anticipated expiration: 2038-12-29
Also published as: CN109684761B

Abstract

本发明公开了一种宽同或电路优化方法，包括：根据待优化电路网表查找根XNOR；根据所述根XNOR形成XNOR锥；对所述XNOR锥进行公共端提取；对XNOR锥按照预设规则进行分解，将分解结果存储至网表。本发明的宽同或电路优化方法通过对待优化电路网表进行分组分解，公共端提取等优化操作，使整个逻辑综合运行时间显著减少，并减少生成电路的面积和延时。

Description

一种宽同或电路优化方法

技术领域

本发明属于逻辑电路优化，具体涉及一种宽同或电路优化方法。

背景技术

逻辑综合，在EDA(Electronic Design Automation电子设计自动化)工具中，是把数字电路的逻辑级描述进行逻辑优化和工艺映射，生成满足用户约束(如面积、时序、功耗等)的与工艺相关的门级工艺网表。逻辑优化包括组合逻辑优化和时序逻辑优化，而组合逻辑优化是对组合逻辑电路进行优化，包括两级逻辑优化和多级逻辑优化。在基于覆盖表表示的逻辑综合中，一个n输入的XNOR(同或)门会有2^n-1个最小项。当n比较大时，其覆盖表中最小项数会以指数增长而变得超大，从而给逻辑综合系统的运行时间和存储空间带来巨大挑战。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种宽同或电路优化方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种宽同或电路优化方法，包括：

根据待优化电路网表查找根XNOR；

根据所述根XNOR形成XNOR锥；

对所述XNOR锥进行公共端提取；

对XNOR锥按照预设规则进行分解，将分解结果存储至网表。

在一个具体实施方式中，根据待优化电路网表查找根XNOR，包括：

遍历所述待优化电路网表，当判断当前XNOR包括非XNOR扇出，且当前XNOR为宽XNOR，则确定所述当前XNOR为根XNOR。

在一个具体实施方式中，遍历所述待优化电路网表，当判断当前XNOR包括XNOR扇入，且当前XNOR为窄XNOR，则确定所述当前XNOR为根XNOR。

在一个具体实施方式中，遍历所述待优化电路网表，当判断当前XNOR扇出到至少两个XNOR锥，且当前XNOR为宽XNOR，则确定所述当前XNOR为根XNOR。

在一个具体实施方式中，根据所述根XNOR形成XNOR锥，包括：

将所述根XNOR作为XNOR锥的初始输入；

获取所述XNOR锥的每一个扇入；

当判断所述XNOR锥扇入为XNOR，且该扇入的XNOR仅扇出到所述XNOR锥，则将该扇入的XNOR的输入加入所述XNOR锥，或者，判断所述XNOR锥的扇入为非XNOR，则将该扇入作为所述XNOR锥的终止扇入。

在一个具体实施方式中，根据所述根XNOR形成XNOR锥之后还包括：

对所述XNOR锥的输入进行冗余处理。

在一个具体实施方式中，对所述XNOR锥的输入进行冗余处理，具体包括：

计算所述XNOR锥中同一网线驱动的输入中任一数据输入出现的次数；

当该任一数据输入出现的次数为奇数次，则保留其中一个数据输入。

当该任一数据输入出现的次数出现偶数次，则在所述XNOR锥上删除该输入。

在一个具体实施方式中，若在所述XNOR锥上删除该输入后，若XNOR锥的输入为空，则将该XNOR锥在网表中设置为0。

在一个具体实施方式中，对所述XNOR锥进行公共端提取，包括：

将所述XNOR锥转换为与门和反相器；

根据所述与门逻辑得到第一中转子网表；

对所述中转子网表进行多维体提取，得到第二中转子网表；

将所述第二中转子网表转换为XNOR锥，得到提取公共端的XNOR锥。

与现有技术相比，本发明的有益效果：

本发明的宽同或电路优化方法通过对待优化电路网表进行分组分解，公共端提取等优化操作，使整个逻辑综合运行时间显著减少，并减少生成电路的面积和延时。

附图说明

图1为本发明实施例提供的一种宽同或电路优化方法流程图；

图2为本发明实施例提供的分解方法示意图；

图3为本发明实施例提供的分解方法示例；

图4为本发明实施例提供的XNOR逻辑分解示意图；

图5为本发明实施例提供的两个级联的XNOR逻辑示意图；

图6为图5的一种分解方法示意图；

图7为图5的另一种分解方法示意图；

图8为本发明实施例提供的公共XNOR提取示意图。

图9为本发明实施例提供的消除XNOR冗余扇出边方法示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

图1为本发明实施例提供的一种宽同或电路优化方法流程图，包括：

根据待优化电路网表查找根XNOR；

根据所述根XNOR形成XNOR锥；

对所述XNOR锥进行公共端提取；

对XNOR锥按照预设规则进行分解，将分解结果存储至网表。

在逻辑综合系统中，XNOR优化单独特别处理，针对一般的组合逻辑，如与门、或门等的通用组合逻辑优化(两级逻辑优化和多级逻辑优化)不予处理。

XNOR优化在流程上分为两部分，分别运行于组合逻辑优化的开始和结束。在逻辑优化的开始，将相关的XNOR门分组，将分组的结果保持至逻辑优化的最后。在逻辑优化的最后一步，在分组的结果上执行公共XNOR提取，之后把每个宽的XNOR门分解成XNOR2网表，其中，宽/窄XNOR表示输入数大于等于/小于给定阈值的XNOR。

上述查找跟XNOR的过程在一次遍历中同时进行判断，只要满足其一就认为是根XNOR。

通过遍历网表，可以找到全部根XNOR。然后从每个根XNOR起，进行分组、分解等后续操作。如此，无需对网表进行拓扑排序进而按序处理每个XNOR。

在一个具体实施方式中，根据所述根XNOR形成XNOR锥，包括：

将所述根XNOR作为XNOR锥的初始输入；

获取所述XNOR锥的每一个扇入；

XNOR分组是从一个根XNOR起，将其直接或间接扇入XNOR门划分入同一个组，这些XNOR功能上等价于一个大的XNOR门，其形如锥形，简称其为XNOR锥。XNOR分组就是一个形成最大XNOR锥的过程。

XNOR分组是从根XNOR起的逆向迭代宽度优先搜索过程。开始，根XNOR的输入管脚作为初始XNOR锥的输入管脚。在每一次迭代中，检查当前XNOR锥的每一个扇入：若扇入不是XNOR门，则此输入管脚不再改变并作为最后XNOR锥的输入；若扇入是XNOR门，且其仅扇出到当前XNOR锥，则其全部输入管脚替代当前管脚成为新XNOR锥的输入管脚。直到当前的XNOR锥没有XNOR门作为扇入时，迭代过程终止。如此就为此根XNOR找到一个最大的XNOR锥。

在实现上，可以用一个向量(vector)来保存XNOR锥的输入管脚以保持最初网表中的管脚顺序。在每次迭代中，刷新此向量并用于下一次迭代。

对所述XNOR锥的输入进行冗余处理。

计算所述XNOR锥中同一网线驱动的数据输入出现的次数；

当该任一数据输入出现的次数为奇数次，则保留其中一个输入。

在一个具体实施方式中，若在所述XNOR锥上删除该输入后，该XNOR锥的输入为空，则将该XNOR锥在网表中设置为1。

例如，网表(((a⊙b)⊙b)⊙b)。如果不处理冗余输入，得到的XNOR锥将是(a⊙b⊙b⊙b)，即一个XNOR4，而实际上一个XNOR2(a⊙b)就足够了。

冗余处理的规则是：若同一线网的管脚出现奇数次，则仅保留一个；若出现偶数次，则这些管脚全部去掉。

这种处理是基于XNOR的性质：对于XNOR，a⊙a＝1，1⊙a＝a。冗余删除后的最后的XNOR锥的向量可能为空。此时，对于XNOR逻辑，XNOR锥变成常量1，以避免出现空表，而对于XOR逻辑，XOR锥变成常量0。

分组后得到的XOR锥的类型需要标记，即需要区分类型是XOR还是XNOR。而且，类型的确定是伴随分组过程进行。在分组过程中的每一次扩展操作，当前锥类型可能在XOR或XNOR间跳变，分组结束时的类型即是最后锥的类型。分组扩展过程中的转换规则是：令当前根的类型XNOR作为锥的初始类型，则当XNOR是扇入时，扩展后类型要跳变(即，若XNOR扇出到XNOR，类型从XNOR变为XOR；若XNOR扇出到XOR，则类型从XOR变为XNOR。)；若XOR是扇入时，扩展后类型保持不变。在实现上，实际上只需要计数扇入到当前锥的XNOR扇入数，若是奇数则扩展后的类型要跳变；若为偶数，保持不变。

将所述XNOR锥转换为与门和反相器；

根据所述与门逻辑得到第一中转子网表；

对所述中转子网表进行多维体提取，得到第二中转子网表；

提取公共XNOR以上述得到的全部XNOR锥作为输入。总体流程是：

将每一个XNOR锥转换成一个对应的“与”门；

将上述转换后得到的所有逻辑进行分组，从而形成一个相对独立的子网表；

对此子网表运行多维体提取；

将完成提取的子网表中的“与”门转换成XNOR；

逆分组(ungroup)从而将子网表放回原网表中。

提取公共XNOR利用两项已存在的技术从而使其实现非常简单：即多维体提取和分组。为使多维体提取高效工作，对于每一个XNOR锥，若其类型为XNOR，则转换成一个“与”门。把一个XNOR门转换成一个“与”门，会使电路的逻辑极大化简，从而极大提高多维体提取的效率。例如，对于一个16输入的XNOR锥，若不转换，其等价的多维体数是2^15＝32768；而一个“与”门，无论多少输入，都只有一个多维体。

进一步地，对提取公共端的XNOR锥按照预设规则进行分解。

对于XNOR分解，本实施例使用两级分解法。

请参见图2，假定XNOR的全部输入数是“X”，分解因子是“n”，即把宽XNOR分解成输入数不大于n的XNOR，则：

num1＝X/n；

num2＝X％n；

num＝num1+num2；

因此第一级有“num1”个n输入的XNOR，而第二级只有一个num输入的XNOR。如果“num”仍大于“n”，则“num”输入的XNOR继续进行分解。

具体请参见图3，以X＝8，n＝3为例，

首先进行第一次计算：

num1＝X/n＝8/3＝2；

num2＝X％n＝8％3＝2；

num＝num1+num2＝4；

num＞n，因此，令num＝X，继续进行分解；

进行第二次计算：

num1＝X/n＝4/3＝1；

num2＝4％3＝8％3＝1；

num＝num1+num2＝2；

num＜n，停止分解，并将根据上述分解过程得到的分解结果形成新的网络结构，将分解结果同时存储在网表中。

通过这种分解方法，无论面积(窄XNOR数)还是延时(XNOR级数)都将是最好的。

总体分解过程是：对于一个XNOR锥，从根XNOR可以得到新的子网表的输出线网；从XNOR锥，可以得到新子网表的输入线网；从XNOR锥的尺寸和类型，通过单纯的XNOR分解就可以得到一个子网表。

在得到新的子网表后，下一步是将其和输入和输出线网相连，从而完成连接变换。

在XNOR分解中，要区分XNOR和XNOR，它们的分解有所不同。

一个宽XNOR直接分解成窄XNOR的子网表而无需特别处理。这意味着对于第一级和第二级，分解后的逻辑都是XNOR。

但XNOR不同。例如，如图4所示，一个XNOR3分解成两个级联的XNOR2，容易验证它们逻辑不等价。

为保证逻辑正确，XNOR应如下分解：在第一级，“num1”个门都是XNOR，而在第二级，num输入的门可能是XNOR或XNOR，由下表决定：

即，如果“num1”是奇数，第二级是XOR；如果“num1”是偶数，第二级是XNOR。

进一步地，本实施例采用先合并再分解的方式进行处理，即，对于电路中的密集XNOR逻辑，宽XNOR不应分别分解。相反，应当先尽可能分组合并，然后再分解，如图5至7所示。

两个级联的XNOR8如图5所示。若对其分别分解(比如，分解成XNOR4)，其结果如图6所示，则工艺映射后将得到6个LUT4和4级逻辑。而如果将其先合并成一个XNOR15再分解，则会得到5个LUT4和2级逻辑，如图7所示。显然无论是面积还是延时，合并再分解都要比分别分解好得多。

进一步地，如果某些XNOR有相同的输入(例如在合并后的逻辑中有多个相同的输入)，要先提取公共XNOR，从而达到减少面积的效果。

例如，原始电路网表如图8A所示，两个XNOR3共享相同的输入“a”和“b”。因此它有2^3-1+2^3-1＝8个多维体。而如果对“a”和“b”先提取出一个公共的XNOR2，如图8B所示，则多维体数将减少为2^2-1+2^2-1+2^2-1＝6个。显然面积减少了。

对于多扇出且只扇出到XNOR的XNOR门的逻辑需要进行以下处理：

(1)预处理，消除XNOR冗余扇出边。

在消除XNOR冗余扇出边处理中，不直接视此类XNOR为根XNOR，而是将其尽力与后续XNOR锥合并。如果它多次扇出到一个XNOR锥，它的一些扇出边可能就会被吸收和消除，如此它甚至可能被合并到后继XNOR中，从而可以化简网表。

例如，如图9所示的XNOR网表，假定当前z1的XNOR锥是{a,x2}，z2的是{b,x2,x2,e}。即，XNOR门x2扇出到两个XNOR锥z1和z2。如果不做此预处理，最后结果是3个XNOR：XNOR2{a,x2}、XNOR2{c,d}和XNOR2{b,e}。但是由于XNOR x2扇出到XNOR锥z2两次，因此在锥{b,x2,x2,e}中两个x2扇入可以消除，从而得到{b,e}。因此在这类循环之后，XNOR x2将只会扇出到锥{a,x2}，如此它就可以被合并到锥z1中。从而我们可以得到两个XNOR：XNOR3{a,c,d}和XNOR2{b,e}。这样的结果显然更好。

经此处理后，任何仍然扇出到多个XNOR的XNOR门意味着它扇出到多个XNOR锥。因此它就不应该被分组到任何后续的XNOR锥。则这样的XNOR应当作为根XNOR处理。

因此这类XNOR应当先于任何其他的XNOR优化操作，如XNOR分组、公共XNOR提取、XNOR分解等之前进行处理。

(2)选取根XNOR并进行正常的分组和分解

在预处理之后仍扇出到多个XNOR的XNOR门将被视为根XNOR。然后从根XNOR开始进行XNOR分组形成XNOR锥；由此XNOR锥并会同其它XNOR锥，提取可能的公共XNOR锥；之后XNOR锥若很大，将其分解。

需要说明的是，本实施例中的实施方式是对XNOR门的优化进行的说明。在实际执行过程中，有可能一个电路整体都是XNOR门，或者其中既包括XNOR门也包括XOR门。例如，在处理时，针对于其中的某以部分逻辑单元，我们只需要根据具体门的类型对应按照XNOR逻辑或XOR逻辑进行执行即可，此外，由于XNOR逻辑和XOR逻辑之间理论上可以相互转换，因此在处理时候，也可以将部分电路逻辑转换为同一种逻辑进行处理。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims

1.一种宽同或电路优化方法，其特征在于，包括：

根据待优化电路网表查找根XNOR；

根据所述根XNOR形成XNOR锥；

对所述XNOR锥进行公共端提取；

对XNOR锥按照预设规则进行分解，将分解结果存储至网表。

2.根据权利要求1所述的宽同或电路优化方法，其特征在于，根据待优化电路网表查找根XNOR，包括：

3.根据权利要求1所述的宽同或电路优化方法，其特征在于，遍历所述待优化电路网表，当判断当前XNOR包括XNOR扇入，且当前XNOR为窄XNOR，则确定所述当前XNOR为根XNOR。

4.根据权利要求1所述的宽同或电路优化方法，其特征在于，遍历所述待优化电路网表，当判断当前XNOR扇出到至少两个XNOR锥，且当前XNOR为宽XNOR，则确定所述当前XNOR为根XNOR。

5.根据权利要求1所述的宽同或电路优化方法，其特征在于，根据所述根XNOR形成XNOR锥，包括：

将所述根XNOR作为XNOR锥的初始输入；

获取所述XNOR锥的每一个扇入；

6.根据权利要求1所述的宽同或电路优化方法，其特征在于，根据所述根XNOR形成XNOR锥之后还包括：

对所述XNOR锥的输入进行冗余处理。

7.根据权利要求6所述的宽同或电路优化方法，其特征在于，对所述XNOR锥的输入进行冗余处理，具体包括：

当该任一数据输入出现的次数为奇数次，则只保留其中一个数据输入。

8.根据权利要求6所述的宽同或电路优化方法，其特征在于，对所述XNOR锥的输入进行冗余处理，具体包括：

当该任一数据输入出现的次数出现偶数次，则在所述XNOR锥上删除该数据输入。

9.根据权利要求8所述的宽同或电路优化方法，其特征在于，若在所述XNOR锥上删除该输入后，若XNOR锥的输入为空，则将该XNOR锥在网表中设置为1。

10.根据权利要求1所述的宽同或电路优化方法，其特征在于，对所述XNOR锥进行公共端提取，包括：

将所述XNOR锥转换为与门和反相器；

根据所述与门逻辑得到第一中转子网表；

对所述中转子网表进行多维体提取，得到第二中转子网表；