CN109684256A - 服务器及数据传输方法 - Google Patents
服务器及数据传输方法 Download PDFInfo
- Publication number
- CN109684256A CN109684256A CN201811571182.2A CN201811571182A CN109684256A CN 109684256 A CN109684256 A CN 109684256A CN 201811571182 A CN201811571182 A CN 201811571182A CN 109684256 A CN109684256 A CN 109684256A
- Authority
- CN
- China
- Prior art keywords
- central processing
- unit
- bus
- control unit
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bus Control (AREA)
Abstract
本申请实施例公开了一种服务器及数据传输方法,在服务器中增加一桥接单元,通过总线建立N个中央处理器与桥接单元之间的连接,N个中央处理器中,每个中央处理器还通过总线一一对应连接有控制单元,使得N个中央处理器连接的控制单元之间可以通过总线及桥接单元直接建立通信链接,提高控制单元之间的数据传输效率。
Description
技术领域
本申请涉及电子设备技术领域,更具体地说,涉及一种服务器及数据传输方法。
背景技术
根据服务器的尺寸不同,服务器存在多种标准,例如1U服务器,2U服务器,3U服务器,4U服务器,5U服务器等等。除1U服务器外,其它标准的服务器(以下简称多U服务器)由于具有较大的容纳空间,因而可以集成更多的元器件,因而扩展性能更好。然而,多U服务器的空间也是有限的,目前的多U服务器由于内部结构或其它一些因素的限制,仍然存在性能上的局限性。例如,以2U服务器为例,目前的2U服务器中,可以配置两个CPU和两个GPU,但每个GPU只能与一个CPU连接,这样导致两个GPU之间的通信必须经过两个CPU的内存进行数据中转,使得GPU之间的数据传输效率较低。
因此,如何提高两个GPU之间的数据传输效率成为亟待解决的技术问题。
发明内容
本申请的目的是提供一种服务器及数据传输方法,以至少部分的克服现有技术中存在的技术问题。
为实现上述目的,本申请提供了如下技术方案:
一种服务器,包括:
至少两个中央处理器;其中,
存在N个中央处理器,其中每个中央处理器通过总线一一对应连接有控制单元;N为大于1的正整数;
所述N个中央处理器还通过总线连接有桥接单元,所述N个中央处理器连接的控制单元通过所述桥接单元建立通信链路;所述桥接单元为具有数据转发功能的部件。
上述服务器,优选的,所述桥接单元与所述至少两个中央处理器之间的总线中的链路总数,小于或等于所述控制单元与所述中央处理器之间的总线中的链路总数。
上述服务器,优选的,所述桥接单元为网卡。
上述服务器,优选的,所述网卡为开放计算项目OCP网卡
上述服务器,优选的,所述N个中央处理器连接的控制单元为相同或不同的控制单元。
上述服务器,优选的,所述控制单元是与所述中央处理器不同的用于特定运算的处理器。
上述服务器,优选的,所述控制单元包括:网卡。
上述服务器,优选的,所述中央处理器与所述控制单元之间,以及所述中央处理器与所述桥接单元之间,通过PCIE总线连接。
一种数据传输方法,应用于服务器,包括:
第一控制单元通过第一中央处理器中的总线将数据传输给桥接单元;
所述桥接单元通过第二中央处理器中的总线将所述数据传输给第二控制单元。
上述方法,优选的,所述第一控制单元通过第一中央处理器中的总线将数据传输给桥接单元,包括:
所述第一控制单元通过与所述第一中央处理器连接的第一总线将所述数据传输给所述第一中央处理器;
所述中央处理器通过与所述桥接单元连接的第二总线将所述数据传输给所述桥接单元;
所述第二总线中的链路数小于所述第一总线中的链路数。
上述方法,优选的,所述桥接单元通过第二中央处理器中的总线将所述数据传输给第二控制单元,包括:
所述桥接单元通过与所述第二中央处理器连接的第三总线将所述数据传输给所述第二中央处理器;
所述第二中央处理器与所述第二控制单元连接的通过第四总线将所述数据传输给所述第二控制单元;
所述第三总线中的链路数小于所述第四总线中的链路数。
通过以上方案可知,本申请提供的一种服务器及数据传输方法,在服务器中增加一桥接单元,通过总线建立N个中央处理器与桥接单元之间的连接,N个中央处理器中,每个中央处理器还通过总线一一对应连接有控制单元,使得N个中央处理器连接的控制单元之间可以通过总线及桥接单元直接建立通信链接,提高控制单元之间的数据传输效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中2U服务器的结构示意图;
图2为本申请实施例提供的服务器的一种结构示意图;
图3为本申请实施例提供的服务器的另一种结构示意图;
图4为本申请实施例提供的数据传输方法的一种实现流程图。
说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的部分,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示的以外的顺序实施。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,为现有技术中2U服务器的结构示意图。基于该结构,当
GPU1需要向GPU2发送数据时,需要GPU1先把数据写入CPU1为其分配的内存中,然后CPU1从内存中读取数据,并将该数据发送给CPU2,CPU2将接收到的数据写入CPU2为GPU2分配的内存中,然后GPU2再从CPU2为其分配的内存中读取数据,可见,这种结构需要多次的数据读写操作,使得GPU1与GPU2之间的数据传输速率较慢。
下面说明本申请公开的服务器及数据传输方法的具体实现方式。
请参阅图2,图2为本申请实施例提供的服务器的一种结构示意图,可以包括:
M个中央处理器(Central Processing Unit,CPU)11,N个控制单元12和桥接单元13;其中,M大于或等于N,M和N均为大于1的正整数。
控制单元12与中央处理器11不同。
桥接单元13为具有数据转发功能的部件。
在上述M个中央处理器11中,存在N个中央处理器11,该N个中央处理器11中的每个中央处理器11均一一对应连接有一控制单元12,且中央处理器11与控制单元12之间通过总线连接。上述N个中央处理器11还通过总线与上述桥接单元13连接。基于此,上述N个控制单元12直接通过总线与上述桥接单元13建立了通信链路,也就是说,上述N个控制单元12之间通过上述桥接单元13建立了通信链接。这样,上述N个控制单元12之间无需通过中央处理器11为其分配内存即可进行通信。
通常,CPU之间也通过总线建立连接,但CPU之间的连接总线,与上述CPU与控制单元之间的连接总线的类型不同。本申请实施例中,CPU与桥接单元之间的连接总线的类型,和CPU与控制单元之间的连接总线的类型相同。为便于区分,可以将CPU与控制单元之间的连接总线以及CPU与桥接单元之间的连接总线记为第一类型总线,将CPU之间的连接总线记为第二类型总线。
例如,第一类型总线可以为PCIE(Peripheral Component InterconnectExpress)总线,第二类型总线可以为QPI(QuickPath Interconnect)总线。
本申请提供的服务器,配置有桥接单元,通过总线建立N个中央处理器与桥接单元之间的连接,N个中央处理器中,每个中央处理器还通过总线一一对应连接有控制单元,使得N个中央处理器连接的控制单元之间可以通过总线及桥接单元直接建立通信链接,提高控制单元之间的数据传输效率。
需要说明的是,图1所示服务器中,仅示出了两个CPU和两个控制单元,但服务器中,CPU的数量并不仅限于2个,控制单元的数量也不仅限于2个,只要其满足CPU的数量大于或等于控制单元的数量,且一个控制单元与一个CPU一一对应连接即可。当服务器中具有多个CPU时,CPU之间的连接关系不做具体限定,例如,所有CPU之间可以两两互联,或者,仅有部分CPU之间具有连接关系。
如图3所示,为本申请实施例提供的服务器的另一种结构示意图。该示例中,服务器内共配置了4个CPU,其中,有3个CPU一一对应连接了控制单元,这样,这三个控制单元之间可以直接进行通信而无需经过CPU的内存。
在一可选的实施例中,桥接单元13与至少两个中央处理器11之间的总线中的链路总数,小于或等于控制单元12与中央处理器11之间的总线中的链路总数。
以图2为例,假设CPU1与桥接单元之间的总线中的链路数l1,和CPU2与桥接单元之间的总线中的链路数l2之和为L(即l1+l2=L),CPU1与控制单元1之间的总线中的链路数l3,CPU2与控制单元2之间的总线中的链路数l4,则L小于或等于l3,且L小于或等于l4。
以第一类型总线为PCIE总线为例,则在一种可能的示例中,CPU1与桥接单元之间的总线可以为PCIE x8,CPU2与桥接单元之间的总线也可以为PCIE x8,而CPU1与控制单元1之间的总线可以为PCIE x16,CPU2与控制单元2之间的总线也可以为PCIE x16。
再另一可能的示例中,CPU1与桥接单元之间的总线可以为PCIE x4,CPU2与桥接单元之间的总线也可以为PCIE x4,而CPU1与控制单元1之间的总线可以为PCIE x16,CPU2与控制单元2之间的总线也可以为PCIE x8。
在一可选的实施例中,桥接单元13可以为网卡,该网卡可以是支持远程直接数据存取(Remote Direct Memory Access,RDMA)功能的网卡。为了节省服务器内部的空间,可选的,桥接单元13可以为开放计算项目(Open Compute Project,OCP)网卡
在一可选的实施例中,上述N个控制单元12可以是相同的控制单元,也可以是不同的控制单元。
在一可选的实施例中,控制单元12可以是与所述中央处理器11不同的,用于特定运算的处理器。例如,控制单元可以包括:
DPU--Deep learning Processing Unit,深度学习处理器,或者,Data storageProcessing Unit,智能固态硬盘处理器;
GPU--Graphics Processing Unit,图形处理器;
HPU--Holographics Processing Unit全息图像处理器;
NPU--Neural Network Processing Unit,神经网络处理器;
TPU--Tensor Processing Unit张量处理器,这是Google公司推出的加速人工智能算法的专用处理器;
VPU--Vector Processing Unit矢量处理器,这是Intel收购的Movidius公司推出的图像处理与人工智能的专用芯片的加速计算核心。
上述N个控制单元12可以仅包含上述几种处理器中的一种,即N个控制单元12是上述几种处理器中同一种处理器,例如,上述N个控制单元12均是GPU,或者,均是NPU等。当然,上述N个控制单元12也可以包含上述几种处理器中的至少两种,例如,假设N为2,则该2两个控制单元12可能一个为GPU,一个为HPU,或者,一个为DPU,一个为NPU等。若N为3,则该3个控制单元12可能为:两个GPU,一个DPU,或者,两个NPU,一个HPU,或者,一个GPU,一个HPU,一个VPU等,当然,还有其它的可能的实现方式,这里不再一一举例说明。
在一可选的实施例中,控制单元12也可以包括网卡。需要说明的是,作为控制单元的网卡与作为桥接单元的网卡是相互独立的网卡。
基于此,上述N个控制单元12可以全部为网卡,通过每一个网卡,还可可以建立服务器与服务器之间的通信连接,例如,将第一服务器中的作为控制单元的第一网卡与第二服务器中的作为控制单元的第二网卡建立通信连接,从而实现第一服务器与第二服务器的网络连接。
在一可能的实现方式中,N个控制单元12中可以部分为网卡,部分为用于特定运算的处理器。
本申请还提供一种应用于上述服务器的数据传输方法。本申请提供的数据传输方法的一种实现流程图如图4所示,可以包括:
步骤S41:第一控制单元通过第一中央处理器中的总线将数据传输给桥接单元。
第一控制单元与第一中央处理器之间,以及第一中央处理器器与桥接单元之间均通过总线连接。
桥接单元可以是具有数据转发功能的部件,如网卡。
步骤S42:桥接单元通过第二中央处理器中的总线将数据传输给第二控制单元。
桥接单元与第二中央处理器之间,以及第二中央处理器与第二控制单元之间,均通过总线连接。
本申请提供的数据传输方法,第一控制单元和第二控制单元之间,通过桥接单元和中央处理器中的总线直接进行数据传输,而无需在中央处理器为控制单元分配的内存中进行传输数据的读写,从而提高第一控制单元和第二控制单元之间的数据传输效率。
在一可选的实施例中,第一控制单元通过第一中央处理器中的总线将数据传输给桥接单元,可以包括:
第一控制单元通过与第一中央处理器连接的第一总线将数据传输给第一中央处理器;
中央处理器通过与桥接单元连接的第二总线将数据传输给桥接单元;
其中,第二总线中的链路数小于第一总线中的链路数。
在一可选的实施例中,桥接单元通过第二中央处理器中的总线将数据传输给第二控制单元,可以包括:
桥接单元通过与第二中央处理器连接的第三总线将数据传输给第二中央处理器;
第二中央处理器与第二控制单元连接的通过第四总线将数据传输给第二控制单元;
其中,第三总线中的链路数小于第四总线中的链路数。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
应当理解,本申请实施例中,从权、各个实施例、特征可以互相组合结合,都能实现解决前述技术问题。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种服务器,包括:
至少两个中央处理器;其中,
存在N个中央处理器,其中每个中央处理器通过总线一一对应连接有控制单元;N为大于1的正整数;
所述N个中央处理器还通过总线连接有桥接单元,所述N个中央处理器连接的控制单元通过所述桥接单元建立通信链路;所述桥接单元为具有数据转发功能的部件。
2.根据权利要求1所述的服务器,其特征在于,所述桥接单元与所述至少两个中央处理器之间的总线中的链路总数,小于或等于所述控制单元与所述中央处理器之间的总线中的链路总数。
3.根据权利要求1所述的服务器,其特征在于,所述桥接单元为网卡。
4.根据权利要求1所述的服务器,其特征在于,所述N个中央处理器连接的控制单元为相同或不同的控制单元。
5.根据权利要求1所述的服务器,其特征在于,所述控制单元是与所述中央处理器不同的用于特定运算的处理器。
6.根据权利要求1所述的服务器,其特征在于,所述控制单元包括:网卡。
7.根据权利要求1所述的服务器,其特征在于,所述中央处理器与所述控制单元之间,以及所述中央处理器与所述桥接单元之间,通过PCIE总线连接。
8.一种数据传输方法,应用于服务器,其特征在于,包括:
第一控制单元通过第一中央处理器中的总线将数据传输给桥接单元;
所述桥接单元通过第二中央处理器中的总线将所述数据传输给第二控制单元。
9.根据权利要求8所述的方法,其特征在于,所述第一控制单元通过第一中央处理器中的总线将数据传输给桥接单元,包括:
所述第一控制单元通过与所述第一中央处理器连接的第一总线将所述数据传输给所述第一中央处理器;
所述中央处理器通过与所述桥接单元连接的第二总线将所述数据传输给所述桥接单元;
所述第二总线中的链路数小于所述第一总线中的链路数。
10.根据权利要求8所述的方法,其特征在于,所述桥接单元通过第二中央处理器中的总线将所述数据传输给第二控制单元,包括:
所述桥接单元通过与所述第二中央处理器连接的第三总线将所述数据传输给所述第二中央处理器;
所述第二中央处理器与所述第二控制单元连接的通过第四总线将所述数据传输给所述第二控制单元;
所述第三总线中的链路数小于所述第四总线中的链路数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811571182.2A CN109684256A (zh) | 2018-12-21 | 2018-12-21 | 服务器及数据传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811571182.2A CN109684256A (zh) | 2018-12-21 | 2018-12-21 | 服务器及数据传输方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109684256A true CN109684256A (zh) | 2019-04-26 |
Family
ID=66188777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811571182.2A Pending CN109684256A (zh) | 2018-12-21 | 2018-12-21 | 服务器及数据传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109684256A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111708312A (zh) * | 2020-04-28 | 2020-09-25 | 北京骥远自动化技术有限公司 | 一种高可靠数据传输plc系统及其数据传输方法 |
CN112532545A (zh) * | 2020-11-27 | 2021-03-19 | 苏州浪潮智能科技有限公司 | 一种外部节点间通信装置及服务器 |
CN112597094A (zh) * | 2020-12-24 | 2021-04-02 | 联想长风科技(北京)有限公司 | 一种提高rdma传输效率的装置及方法 |
CN112597094B (zh) * | 2020-12-24 | 2024-05-31 | 联想长风科技(北京)有限公司 | 一种提高rdma传输效率的装置及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7075539B1 (en) * | 2003-05-30 | 2006-07-11 | Nvidia Corporation | Apparatus and method for processing dual format floating-point data in a graphics processing system |
CN204705946U (zh) * | 2015-06-25 | 2015-10-14 | 浪潮电子信息产业股份有限公司 | 一种基于融合架构的新型4路服务器系统 |
CN105760324A (zh) * | 2016-05-11 | 2016-07-13 | 北京比特大陆科技有限公司 | 数据处理装置和服务器 |
-
2018
- 2018-12-21 CN CN201811571182.2A patent/CN109684256A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7075539B1 (en) * | 2003-05-30 | 2006-07-11 | Nvidia Corporation | Apparatus and method for processing dual format floating-point data in a graphics processing system |
CN204705946U (zh) * | 2015-06-25 | 2015-10-14 | 浪潮电子信息产业股份有限公司 | 一种基于融合架构的新型4路服务器系统 |
CN105760324A (zh) * | 2016-05-11 | 2016-07-13 | 北京比特大陆科技有限公司 | 数据处理装置和服务器 |
Non-Patent Citations (1)
Title |
---|
MELLANOX: "NVIDIA GPUDirectTM Technology –Accelerating GPU-based Systems", 《HTTP://WWW.MELLANOX.COM/PDF/WHITEPAPERS/TB_ GPU_ DIRECT.PDF》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111708312A (zh) * | 2020-04-28 | 2020-09-25 | 北京骥远自动化技术有限公司 | 一种高可靠数据传输plc系统及其数据传输方法 |
CN112532545A (zh) * | 2020-11-27 | 2021-03-19 | 苏州浪潮智能科技有限公司 | 一种外部节点间通信装置及服务器 |
CN112597094A (zh) * | 2020-12-24 | 2021-04-02 | 联想长风科技(北京)有限公司 | 一种提高rdma传输效率的装置及方法 |
CN112597094B (zh) * | 2020-12-24 | 2024-05-31 | 联想长风科技(北京)有限公司 | 一种提高rdma传输效率的装置及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108696461A (zh) | 用于智能网络接口卡的共享存储器 | |
CN104951357B (zh) | 并行用户态协议栈的管理方法和协议栈系统 | |
CN103092807B (zh) | 节点控制器、并行计算服务器系统以及路由方法 | |
KR102520039B1 (ko) | 에너지 및 시간 효율적인 컨텐츠 배포 및 전송을 지원하기 위한 시스템 및 방법 | |
CN105378694A (zh) | 用于执行与通用串行总线(usb)装置的管理组件传输协议(mctp)通信的方法、设备和系统 | |
US8990451B2 (en) | Controller for direct access to a memory for the direct transfer of data between memories of several peripheral devices, method and computer program enabling the implementation of such a controller | |
CN105025070A (zh) | 用于优化约束系统内的网络数据流的方法 | |
CN103858111B (zh) | 一种实现聚合虚拟化中内存共享的方法、设备和系统 | |
CN107818056A (zh) | 一种队列管理方法及装置 | |
US10261698B2 (en) | Systems and methods for hardware-based raid acceleration for variable-length and out-of-order transactions | |
JP2015532073A (ja) | 使用要求の小バッチ処理のためのシステムおよび方法 | |
CN107430574A (zh) | 用于分析系统的io、处理和存储器带宽的优化的方法和装置 | |
CN110096388A (zh) | 一种数据备份的方法、装置及计算机存储介质 | |
CN101765838A (zh) | 用于改善可路由架构的性能的系统和方法 | |
US10846256B2 (en) | Multi-endpoint device sideband communication system | |
CN109684256A (zh) | 服务器及数据传输方法 | |
CN108156225A (zh) | 基于容器云平台的微应用监控系统和方法 | |
CN107209725A (zh) | 处理写请求的方法、处理器和计算机 | |
CN109617941A (zh) | 数据推送方法、装置、计算机设备及计算机可读存储介质 | |
US10261699B2 (en) | Systems and methods for hardware-based RAID acceleration | |
CN206807466U (zh) | 一种基于pcie非透明桥的高可用冗余加密终端 | |
CN105763488B (zh) | 数据中心汇聚核心交换机及其背板 | |
CN104219175A (zh) | 数据交换与服务调用系统及方法 | |
CN110780945A (zh) | 一种异构区块链可插拔的跨链桥接方法、设备和存储介质 | |
CN207424866U (zh) | 一种基于异构多核处理器的内核之间的数据通讯系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |