CN109656673A - 程序的加载方法、装置、系统以及电子设备 - Google Patents

Abstract

本发明实施例提供了一种程序的加载方法、装置、系统以及电子设备，其中方法包括：硬件抽象层模块向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求，并将OpenCL内核程序发送给Bitstream管理模块；Bitstream管理模块对OpenCL内核程序进行安全检查，如果通过则向FPGA管理模块提供OpenCL内核程序；FPGA管理模块向FPGA加载OpenCL内核程序。本发明实施例在兼容OpenCL标准框架和安全隔离机制的前提下，实现了向FPGA中加载OpenCL内核程序。

Description

程序的加载方法、装置、系统以及电子设备

技术领域

本发明涉及计算机技术领域，尤其涉及程序的加载方法、装置、系统以及电子设备。

背景技术

在FPGA(Field Programmable Gate Array，现场可编程门阵列)云产品中，云服务提供商将物理机上的FPGA，通过租用给用户的虚拟机(VM，Virtual Machine)提供给用户使用，以便用户部署其FPGA的处理逻辑。为了便于后续描述，将云服务提供商租用给用户的虚拟机称作用户虚拟机。

但是，基于系统安全的考虑，平台通常会对FPGA进行安全隔离，限制用户虚拟机对FPGA进行PR(部分重配置Partial Reconfiguration)操作。

在OpenCL(Open Computing Language，开放运算语言)的标准框架中，用户虚拟机中的OpenCL主机程序(OpenCL Host程序)需要向FPGA加载用户配置的OpenCL内核程序，从而才能实现用户在FPGA上部署其需要的处理逻辑，向FPGA加载OpenCL内核程序的过程就是对FPGA进行PR操作的过程。显然在安全隔离的FPGA云产品，运行用户虚拟机中的OpenCL主机程序无法直接进行加载OpenCL内核程序。

针对上述情况，在现有解决方案中，一种方案为：不采用上述安全隔离策略，允许用户虚拟机直接对FPGA进行PR操作。该方案相当于缺少了安全隔离策略，显然会对系统的安全性造成严重影响。

另一种方案为：在采用上述安全隔离策略的情况下，关闭OpenCL主机程序中默认的加载OpenCL内核程序，采用外部非标准程序对FPGA进行PR操作，从而实现向FPGA中加载OpenCL内核程序。这样的解决方案需要运行非标准的外部程序，本身流程就比较繁琐并且也存在安全隐患。此外，由于采用了非标准程序对FPGA进行PR操作，往往会出现用户想要加载的OpenCL内核程序和实际向FPGA进行PR操作的Bitstream(码流)文件并不匹配，从而影响了用户对FPGA功能的使用。

发明内容

本发明实施例提供了一种OpenCL内核程序的加载方法、装置、系统以及电子设备，在满足现有的安全隔离策略和兼容OpenCL标准框架的前提下，实现OpenCL内核程序的加载。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供了一种OpenCL内核程序的加载方法，包括：

硬件抽象层模块向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求，并将所述OpenCL内核程序发送给所述Bitstream管理模块；

所述Bitstream管理模块对所述OpenCL内核程序进行安全检查，如果所述OpenCL内核程序通过所述安全检查，则向FPGA管理模块提供所述OpenCL内核程序；

所述FPGA管理模块向FPGA加载所述OpenCL内核程序。

第二方面，提供了一种OpenCL内核程序的加载系统，包括硬件抽象层模块、Bitstream管理模块以及FPGA管理模块，

所述硬件抽象层模块，用于向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求，并将所述OpenCL内核程序发送给所述Bitstream管理模块；

所述Bitstream管理模块，用于对所述OpenCL内核程序进行安全检查，如果所述OpenCL内核程序通过所述安全检查，则向所述FPGA管理模块提供所述OpenCL内核程序；

所述FPGA管理模块，用于向FPGA加载所述OpenCL内核程序。

第三方面，提供了一种OpenCL内核程序的加载控制装置，包括：

第一控制单元，用于控制硬件抽象层模块向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求，并将所述OpenCL内核程序发送给所述Bitstream管理模块，

第二控制单元，用于控制所述Bitstream管理模块对所述OpenCL内核程序进行安全检查，如果所述OpenCL内核程序通过所述安全检查，则向FPGA管理模块提供所述OpenCL内核程序；

第三控制单元，用于控制所述FPGA管理模块向FPGA加载所述OpenCL内核程序。

第四方面，提供了一种电子设备，包括：

存储器，用于存储程序；

处理器，耦合至所述存储器，用于执行所述程序，以用于：

控制硬件抽象层模块向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求，并将所述OpenCL内核程序发送给所述Bitstream管理模块；

控制所述Bitstream管理模块对所述OpenCL内核程序进行安全检查，如果所述OpenCL内核程序通过所述安全检查，则向所述FPGA管理模块提供所述OpenCL内核程序；

控制所述FPGA管理模块向FPGA加载所述OpenCL内核程序。

本发明实施例提供的OpenCL内核程序的加载方法、装置、系统以及电子设备，在OpenCL标准框架下，通过硬件抽象层模块先将OpenCL内核程序发送给Bitstream管理模块进行安全检查，然后再由硬件抽象层模块来指示FPGA管理模块向FPGA中加载OpenCL内核程序，有效地实现了FPGA的安全隔离，并且在兼容OpenCL标准框架的前提下，实现了向FPGA中加载OpenCL内核程序。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为本发明实施例的与加载OpenCL内核程序相关的云平台系统的应用场景示意图。

图2为本发明实施例的OpenCL内核程序的加载方法的流程示意图。

图3为本发明实施例的OpenCL内核程序的加载系统的结构示意图。

图4为本发明实施例的OpenCL内核程序的加载控制装置的结构示意图。

图5为本发明实施例提供的电子设备的结构示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本发明实施例在兼容OpenCL标准框架和FPGA的安全隔离机制的前提下，实现向FPGA中加载OpenCL内核程序。如图1所示，其为本发明实施例的与加载OpenCL内核程序相关的云平台系统的应用场景示意图，该图中的各个模块也是OpenCL标准框架下的功能模块。在本发明实施例中，主要是通过硬件抽象层模块、Bitstream(码流)管理模块以及FPGA管理模块的交互机制的改进来完成OpenCL内核程序的加载流程。

图1中的用户虚拟机是指云服务提供商租用给用户的虚拟机，用户可以根据自己的需求对该虚拟机进行配置。在该用户虚拟机中，用户可以根据其需求配置OpenCL主机程序。该OpenCL主机程序主要用于：向FPGA中加载用户提供的OpenCL内核程序，以及在完成向PFGA中OpenCL内核程序加载后，发起对FPGA的调用，执行与OpenCL内核程序对应的逻辑功能。当用户运行OpenCL主机程序后，会在用户虚拟机中产生基于OpenCL主机程序的进程或者程序实例，在本发明实施例中，将其称为OpenCL主机程序模块，通过该OpenCL主机程序模块的运行会调用硬件抽象层模块，从而触发硬件抽象层模块发起向FPGA中加载OpenCL内核程序的流程。

这里所说的向FPGA中加载OpenCL内核程序的流程也就是PR操作。在向FPGA中完成OpenCL内核程序加载后，用户就可以通过OpenCL主机程序模块和硬件抽象层模块来控制FPGA执行与加载的OpenCL内核程序对应的逻辑处理。

在安全隔离机制下，硬件抽象层模块与FPGA之间是有安全隔离限制的，硬件抽象层模块可以与FPGA进行通信，但是硬件抽象层模块是不能对FPGA进行PR操作。在本发明实施例中，硬件抽象层模块将OpenCL内核程序加载请求以及OpenCL内核程序发送给Bitstream管理模块，Bitstream管理模块进行安全检查后，指示具有对FPGA有PR权限的FPGA管理模块执行OpenCL内核程序的加载处理。

通过这样的机制，一方面仍然保持了用户虚拟机与FPGA的安全隔离状态，另一方面，通过Bitstream管理模块完成了相应的安全检查，在保证了OpenCL内核程序的安全性后，再通过FPGA管理模块执行最终的PR操作。通过这样的机制，在兼容了OpenCL标准框架并且没有FPGA的安全隔离机制的前提下，完成了OpenCL内核程序的加载。

此外，需要说明的是，在实际的云平台系统中，会存在多个NC(图中的其他NC中也包含上述的FPGA管理模块、Bitstream管理模块以及硬件抽象层模块等结构，图中仅以省略号示出)，每个NC上都设置有与其对应的FPGA(每个NC上设置的FPGA可以是一块也可以是多块)，而每个NC中配置有多个为用户配置的用户虚拟机。各个NC中的各个用户虚拟机中的OpenCL内核程序都统一由Bitstream管理模块来进行管理，该Bitstream管理模块可以是独立的服务器，也可以是设置在某个NC中的专门用于配置该Bitstream管理模块的虚拟机中。

下面通过几个具体实施例来进一步说明本发明的技术方案

实施例一

如图2所示，其为本发明实施例的OpenCL内核程序的加载方法的流程示意图。该方法包括：

S101：硬件抽象层模块向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求，并将OpenCL内核程序发送给Bitstream管理模块。

在该步骤中，用户发起OpenCL内核程序的加载请求是通过在用户虚拟机中运行OpenCL主机程序模块来实现的，用户可以通过在其云端的用户虚拟机中配置OpenCL主机程序，并通过运行OpenCL主机程序来产生OpenCL主机程序模块(该OpenCL主机程序模块也是一个进程或者一个实例)，从而来发起加载OpenCL内核程序的流程。因此，该步骤S101可以具体为硬件抽象层模块接受用户虚拟机中的OpenCL主机程序模块的调用，而触发向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求。

此外，鉴于在OpenCL标准框架下，用户运行OpenCL主机程序的同时必然会发起OpenCL内核程序的加载请求(即使在OpenCL内核程序已经完成加载后，用户再次运行OpenCL主机程序来调用FPGA中相应逻辑进行数据处理时，仍然会触发OpenCL内核程序加载流程)。因此，在该步骤中，硬件抽象层模块向Bitstream管理模块发送完OpenCL内核程序的加载请求后，可以等待Bitstream管理模块执行重复检查，待Bitstream管理模块确认待加载的OpenCL内核程序没有重复后，再通知硬件抽象层模块发送OpenCL内核程序。其中，每个OpenCL内核程序都有与其对应的唯一的标识信息，Bitstream管理模块在加载完OpenCL内核程序后，会记录该标识信息。在上述硬件抽象层模块向Bitstream管理模块发送的加载请求中，可以包含该标识信息，从而让Bitstream管理模块进行判断该OpenCL内核程序是否已经加载了。

S102：Bitstream管理模块对OpenCL内核程序进行安全检查，如果OpenCL内核程序通过安全检查，则向FPGA管理模块提供OpenCL内核程序。

如前面所说，Bitstream管理模块会管理多个NC中的用户虚拟机中的OpenCL内核程序的加载过程，为了便于Bitstream管理模块与各个NC中的FPGA管理模块的交互，Bitstream管理模块可以采用任务模式来与FPGA管理模块进行交互，来完成OpenCL内核程序的加载。

具体地，如果OpenCL内核程序通过Bitstream管理模块的安全检查，则Bitstream管理模块生成针对该OpenCL内核程序的加载任务。各个NC中的FPGA管理模块通过轮询机制从Bitstream管理模块获取加载任务和与该任务对应的OpenCL内核程序。

此外，如前面所说明的，Bitstream管理模块除了进行安全检查外，还对OpenCL内核程序是否已经加载进行判断，从而避免重复加载的情形出现。具体地，Bitstream管理模块根据加载请求中包含的标识信息，检查该标识信息对应的OpenCL内核程序是否已经被加载，如果已经被加载，则向硬件抽象层模块返回OpenCL内核程序加载完成的第三通知消息，如果没有被加载，则要求FPGA管理模块提供OpenCL内核程序。硬件抽象层模块在收到该第三通知消息后，就不用再向Bitstream管理模块发送OpenCL内核程序了，从而避免了重复加载的问题。

S103：FPGA管理模块向FPGA加载OpenCL内核程序。在OpenCL标准框架下，FPGA管理模块拥有对FPGA进行PR的权利，当FPGA管理模块获取到上述的经过安全检查的OpenCL内核程序后，就可以向FPGA执行PR操作。在完成PR操作后，即完成OpenCL内核程序的加载后，可以向Bitstream管理模块发送OpenCL内核程序加载完成的第一通知消息。Bitstream管理模块在收到该第一通知消息后，可以将OpenCL内核程序的标识信息进行记录，以用于前面提到的避免重复加载OpenCL内核程序的判断。

此外，Bitstream管理模块在收到该第一通知消息可以通知硬件抽象层模块其请求加载的OpenCL内核程序已经加载完成。具体的，如前面所说，由于Bitstream管理模块会管理多个NC中的多个用户虚拟机中的OpenCL内核程序的加载过程，为了便于Bitstream管理模块与各个硬件抽象层模块的交互，各个硬件抽象层模块可以通过轮询的方式向Bitstream管理模块查询OpenCL内核程序的加载情况。

当硬件抽象层模块查询到OpenCL内核程序完成加载的结果后，硬件抽象层模块可以再向OpenCL主机程序模块发送OpenCL内核程序加载完成的第二通知消息，从而使得用户得知其配置的OpenCL内核程序已经加载到了FPGA中。

本发明实施例提供的OpenCL内核程序的加载方法，在OpenCL标准框架下，通过对硬件抽象层模块、Bitstream管理模块以及FPGA管理模块之间的交互关系进行改进，在兼容OpenCL标准框架以及安全隔离机制的前提下，实现了向FPGA中加载OpenCL内核程序。

实施例二

如图3所示，其为本发明实施例的OpenCL内核程序的加载系统的结构示意图，在本发明实施例中通过对已有的OpenCL标准框架中涉及的各个功能模块的在交互关系方面的功能性改进，来完成OpenCL内核程序的加载。具体地，本实施例的OpenCL内核程序的加载系统包括硬件抽象层模块31、Bitstream管理模块32以及FPGA管理模块33，在本实施例中，各个模块的功能如下：

1)硬件抽象层模块31：用于向Bitstream管理模块32发送请求向FPGA中加载OpenCL内核程序的加载请求，并将OpenCL内核程序发送给Bitstream管理模块。

其中，如前述实施例所说明的，用户是通过运行在用户虚拟机中的OpenCL主机程序模块来调用硬件抽象层模块而触发加载OpenCL内核程序的加载流程的。硬件抽象层模块的上述功能可以具体为接受用户虚拟机中的OpenCL主机程序模块的调用，而触发向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求。

2)Bitstream管理模块32：用于对OpenCL内核程序进行安全检查，如果OpenCL内核程序通过安全检查，则向FPGA管理模块33提供OpenCL内核程序。

如前面所说，Bitstream管理模块可以采用任务模式来与FPGA管理模块进行交互，来完成OpenCL内核程序的加载。具体地，如果OpenCL内核程序通过Bitstream管理模块的安全检查，则Bitstream管理模块生成针对该OpenCL内核程序的加载任务。各个NC中的FPGA管理模块通过轮询机制从Bitstream管理模块获取加载任务和与该任务对应的OpenCL内核程序。

此外，Bitstream管理模块除了进行安全检查外，还对OpenCL内核程序是否已经加载进行判断，从而避免重复加载的情形出现。

具体地，每个OpenCL内核程序对应有唯一的标识信息，上述加载请求中包含该标识信息，Bitstream管理模块可以对加载完成的OpenCL内核程序的标识信息进行记录。

Bitstream管理模块在收到硬件抽象层模块发送的加载OpenCL内核程序的加载请求后，根据加载请求中包含的标识信息，检查该标识信息对应的OpenCL内核程序是否已经被加载，如果已经被加载，则向硬件抽象层模块返回OpenCL内核程序加载完成的第三通知消息，如果没有被加载，则要求FPGA管理模块提供OpenCL内核程序。硬件抽象层模块在收到该第三通知消息后，就不用再向Bitstream管理模块发送OpenCL内核程序了，从而避免了重复加载的问题。

3)FPGA管理模块33：用于向FPGA加载OpenCL内核程序。

进一步地，FPGA管理模块可以在向FPGA加载OpenCL内核程序后，向Bitstream管理模块发送OpenCL内核程序加载完成的第一通知消息。Bitstream管理模块在获知了OpenCL内核程序加载完成的消息后，可以用于后续的OpenCL内核程序是否已经被加载的判定处理，也可以通知硬件抽象层模块该OpenCL内核程序已经完成加载，从而使得硬件抽象层模块也能够将该OpenCL内核程序已经完成加载的结果通知OpenCL主机程序模块，以使得用户能够获知该加载完成的结果。

具体地，上述硬件抽象层模块可以通过轮询的方式向Bitstream管理模块查询OpenCL内核程序的加载情况，当查询到OpenCL内核程序完成加载的结果后，向OpenCL主机程序模块发送OpenCL内核程序加载完成的第二通知消息。

综上所述，本发明实施例提供的OpenCL内核程序的加载系统，在OpenCL标准框架下，通过对硬件抽象层模块、Bitstream管理模块以及FPGA管理模块功能上的进行改进，在兼容OpenCL标准框架以及安全隔离机制的前提下，实现了向FPGA中加载OpenCL内核程序。

此外，关于本实施例中的加载系统的各个功能模块的详细功能说明以及技术效果等内容在前述实施例中已经进行了充分描述，其内容仍然适用于本实施例，在此不再赘述。

实施例三

如图4所示，其为本发明实施例的OpenCL内核程序的加载控制装置的结构示意图，其包括分别对硬件抽象层模块、Bitstream管理模块以及FPGA管理模块执行控制操作的第一控制单元41、第二控制单元42以及第三控制单元43，其中各个控制单元所执行的控制处理如下：

1)第一控制单元41：用于控制硬件抽象层模块向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求，并将OpenCL内核程序发送给Bitstream管理模块。

其中，该第一控制单元41可以具体用于控制硬件抽象层模块接受用户虚拟机中的OpenCL主机程序模块的调用，而触发向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求。

2)第二控制单元42：用于控制Bitstream管理模块对OpenCL内核程序进行安全检查，如果OpenCL内核程序通过安全检查，则向FPGA管理模块提供OpenCL内核程序。

其中，该第二控制单元42还可以用于控制Bitstream管理模块，在硬件抽象层模块向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求后，执行如下处理：

Bitstream管理模块根据加载请求中包含的标识信息，检查该标识信息对应的OpenCL内核程序是否已经被加载，如果已经被加载，则向硬件抽象层模块返回OpenCL内核程序加载完成的第三通知消息，如果没有被加载，则要求FPGA管理模块提供OpenCL内核程序。

此外，第二控制单元42还可以控制Bitstream管理模块采用任务模式来与FPGA管理模块进行交互，来完成OpenCL内核程序的加载。具体地，第二控制单元42可以控制Bitstream管理模块在OpenCL内核程序通过Bitstream管理模块的安全检查的情况下，生成针对该OpenCL内核程序的加载任务。第三控制单元43可以控制FPGA管理模块通过轮询机制从Bitstream管理模块获取加载任务和与该任务对应的OpenCL内核程序。

3)第三控制单元43：用于控制FPGA管理模块向FPGA加载OpenCL内核程序。此外，第三控制单元43还可以控制FPGA管理模块在向FPGA加载OpenCL内核程序后，向Bitstream管理模块发送OpenCL内核程序加载完成的第一通知消息。

相应地，上述第二控制单元42可以控制Bitstream管理模块在获知了OpenCL内核程序加载完成的第一消息后，记录该OpenCL内核程序对应的标识信息，以用于后续的OpenCL内核程序是否已经被加载的判定处理，也可以控制Bitstream管理模块在获知了OpenCL内核程序加载完成的第一消息后，通知硬件抽象层模块该OpenCL内核程序已经完成加载，进而使得硬件抽象层模块也能够将该OpenCL内核程序已经完成加载的结果通知OpenCL主机程序模块，以使得用户能够获知该加载完成的结果。

具体地，第一控制单元41可以控制上述硬件抽象层模块通过轮询的方式向Bitstream管理模块查询OpenCL内核程序的加载情况，当查询到OpenCL内核程序完成加载的结果后，向OpenCL主机程序模块发送OpenCL内核程序加载完成的第二通知消息。

综上所述，本发明实施例提供的OpenCL内核程序的加载装置，在OpenCL标准框架下，通过对硬件抽象层模块、Bitstream管理模块以及FPGA管理模块的控制处理，在兼容OpenCL标准框架以及安全隔离机制的前提下，实现了向FPGA中加载OpenCL内核程序。

此外，关于本实施例加载控制装置所涉及的OpenCL标准框架下的各个功能模块的详细功能说明以及技术效果等内容在前述实施例中已经进行了充分描述，其内容仍然适用于本实施例，在此不再赘述。

实施例四

前面实施例三描述了OpenCL内核程序的加载控制装置的结构，该装置的功能可借助一种电子设备实现完成，如图5所示，其为本发明实施例的电子设备的结构示意图，具体包括：存储器510和处理器520。

存储器510，用于存储程序。

除上述程序之外，存储器510还可被配置为存储其它各种数据以支持在电子设备上的操作。这些数据的示例包括用于在电子设备上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。

存储器510可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。

处理器520，耦合至存储器510，用于执行存储器510中的程序，以用于：

控制硬件抽象层模块向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求，并将OpenCL内核程序发送给Bitstream管理模块；

控制Bitstream管理模块对OpenCL内核程序进行安全检查，如果OpenCL内核程序通过安全检查，则向FPGA管理模块提供OpenCL内核程序；

控制FPGA管理模块向FPGA加载OpenCL内核程序。

此外，上述实施例三中的其他控制操作也可以以程序的形式存储于存储器510中并被处理器520读取执行。详细的控制处理在实施例四中已经进行详细说明，其同样适用于本实施例，在此不再赘述。

进一步，如图5所示，电子设备还可以包括：通信组件530、电源组件540、音频组件550、显示器560等其它组件。图5中仅示意性给出部分组件，并不意味着电子设备只包括图5所示组件。

通信组件530被配置为便于电子设备和其他设备之间有线或无线方式的通信。电子设备可以接入基于通信标准的无线网络，如WiFi，2G或3G，或它们的组合。在一个示例性实施例中，通信组件530经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，通信组件530还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。

电源组件540，为电子设备的各种组件提供电力。电源组件540可以包括电源管理系统，一个或多个电源，及其他与为电子设备生成、管理和分配电力相关联的组件。

音频组件550被配置为输出和/或输入音频信号。例如，音频组件550包括一个麦克风(MIC)，当电子设备处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器510或经由通信组件530发送。在一些实施例中，音频组件550还包括一个扬声器，用于输出音频信号。

显示器560包括屏幕，其屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与触摸或滑动操作相关的持续时间和压力。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (14)

1.一种开放运算语言OpenCL内核程序的加载方法，其特征在于，包括：

硬件抽象层模块向码流Bitstream管理模块发送请求向现场可编程门阵列FPGA中加载OpenCL内核程序的加载请求，并将所述OpenCL内核程序发送给所述Bitstream管理模块；

所述Bitstream管理模块对所述OpenCL内核程序进行安全检查，如果所述OpenCL内核程序通过所述安全检查，则向FPGA管理模块提供所述OpenCL内核程序；

所述FPGA管理模块向所述FPGA加载所述OpenCL内核程序。

2.根据权利要求1所述的方法，其特征在于，还包括：

如果所述OpenCL内核程序通过所述安全检查，则所述Bitstream管理模块生成针对该OpenCL内核程序的加载任务；

所述FPGA管理模块通过轮询机制从所述Bitstream管理模块获取所述加载任务以及与该任务对应的所述OpenCL内核程序。

3.根据权利要求1所述的方法，其特征在于，所述硬件抽象层模块向Bitstream管理模块发送所述加载请求包括：

所述硬件抽象层模块接受用户虚拟机中的OpenCL主机程序模块的调用，而触发向所述Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求。

4.根据权利要求1所述的方法，其特征在于，在所述FPGA管理模块向所述FPGA加载所述OpenCL内核程序后，向所述Bitstream管理模块发送所述OpenCL内核程序加载完成的第一通知消息。

5.根据权利要求4所述的方法，其特征在于，在所述硬件抽象层模块向Bitstream管理模块发送所述加载请求后，还包括：所述硬件抽象层模块通过轮询的方式向所述Bitstream管理模块查询所述OpenCL内核程序的加载情况，

当所述硬件抽象层模块查询到所述OpenCL内核程序完成加载的结果后，向所述OpenCL主机程序模块发送所述OpenCL内核程序加载完成的第二通知消息。

6.根据权利要求4所述的方法，其特征在于，每个OpenCL内核程序对应有唯一的标识信息，所述加载请求中包含该标识信息，所述Bitstream管理模块对加载完成的OpenCL内核程序的标识信息进行记录。

7.根据权利要求6所述的方法，其特征在于，

在所述硬件抽象层模块向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求后，还包括：

所述Bitstream管理模块根据所述加载请求中包含的标识信息，检查该标识信息对应的OpenCL内核程序是否已经被加载，如果已经被加载，则向所述硬件抽象层模块返回所述OpenCL内核程序加载完成的第三通知消息，如果没有被加载，则要求所述FPGA管理模块提供所述OpenCL内核程序。

8.一种OpenCL内核程序的加载系统，其特征在于，包括硬件抽象层模块、Bitstream管理模块以及FPGA管理模块，

所述硬件抽象层模块，用于向所述Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求，并将所述OpenCL内核程序发送给所述Bitstream管理模块；

所述Bitstream管理模块，用于对所述OpenCL内核程序进行安全检查，如果所述OpenCL内核程序通过所述安全检查，则向所述FPGA管理模块提供所述OpenCL内核程序；

所述FPGA管理模块，用于向FPGA加载所述OpenCL内核程序。

9.根据权利要求8所述的系统，其特征在于，

所述Bitstream管理模块，还用于在所述OpenCL内核程序通过所述安全检查的情况下，生成针对该OpenCL内核程序的加载任务；

所述FPGA管理模块，还用于通过轮询机制从所述Bitstream管理模块获取所述加载任务和与该任务对应的所述OpenCL内核程序。

10.根据权利要求8所述的系统，其特征在于，所述硬件抽象层模块具体用于接受用户虚拟机中的OpenCL主机程序模块的调用，而触发向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求。

11.根据权利要求8所述的系统，其特征在于，

所述FPGA管理模块，还用于在向所述FPGA加载所述OpenCL内核程序后，向所述Bitstream管理模块发送所述OpenCL内核程序加载完成的第一通知消息。

12.根据权利要求11所述的系统，其特征在于，所述硬件抽象层模块，还用于通过轮询的方式向所述Bitstream管理模块查询所述OpenCL内核程序的加载情况，当查询到所述OpenCL内核程序完成加载的结果后，向所述OpenCL主机程序模块发送所述OpenCL内核程序加载完成的第二通知消息。

13.根据权利要求11所述的系统，其特征在于，每个OpenCL内核程序对应有唯一的标识信息，所述加载请求中包含该标识信息，

所述Bitstream管理模块，还用于对加载完成的OpenCL内核程序的标识信息进行记录，以及根据所述加载请求中包含的标识信息，检查该标识信息对应的OpenCL内核程序是否已经被加载，如果已经被加载，则向所述硬件抽象层模块返回所述OpenCL内核程序加载完成的第三通知消息，如果没有被加载，则要求所述FPGA管理模块提供所述OpenCL内核程序。

14.一种电子设备，其特征在于，包括：

存储器，用于存储程序；

处理器，耦合至所述存储器，用于执行所述程序，以用于：

控制硬件抽象层模块向Bitstream管理模块发送请求向FPGA中加载OpenCL内核程序的加载请求，并将所述OpenCL内核程序发送给所述Bitstream管理模块；

控制所述Bitstream管理模块对所述OpenCL内核程序进行安全检查，如果所述OpenCL内核程序通过所述安全检查，则向所述FPGA管理模块提供所述OpenCL内核程序；

控制所述FPGA管理模块向FPGA加载所述OpenCL内核程序。