CN109617838A - 多通道报文汇聚共享内存管理方法及系统 - Google Patents

多通道报文汇聚共享内存管理方法及系统 Download PDF

Info

Publication number
CN109617838A
CN109617838A CN201910131619.9A CN201910131619A CN109617838A CN 109617838 A CN109617838 A CN 109617838A CN 201910131619 A CN201910131619 A CN 201910131619A CN 109617838 A CN109617838 A CN 109617838A
Authority
CN
China
Prior art keywords
message
ptrram
pointer
dataram
entrance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910131619.9A
Other languages
English (en)
Other versions
CN109617838B (zh
Inventor
滕国兵
夏杰
徐子轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
Centec Networks Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centec Networks Suzhou Co Ltd filed Critical Centec Networks Suzhou Co Ltd
Priority to CN201910131619.9A priority Critical patent/CN109617838B/zh
Publication of CN109617838A publication Critical patent/CN109617838A/zh
Application granted granted Critical
Publication of CN109617838B publication Critical patent/CN109617838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/103Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/901Buffering arrangements using storage descriptor, e.g. read or write pointers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了一种多通道报文汇聚共享内存管理方法及系统,所述方法包括:采用n个1R1W DataRam及n个1R1W PtrRam构建n个入口、m个出口的报文通道,建立存储报文数据的DataRam与存储指针的PtrRam的映射关系;对各个PtrRam中剩余指针数目PtrRamCnt按从多到少进行排序;入口报文通道进行报文写入,入口报文通道获取指针Ptr请求,按剩余指针数目PtrRamCnt从多到少的排序从PtrRam中获取指针Ptr,将对应报文写入对应的DataRam中;出口报文通道进行报文读取,出口报文通道从DataRam中读取报文,读取报文后将指针Ptr释放至对应的PtrRam中。本发明极大的节省了Ram的资源消耗,同时节省了芯片Ram面积,可满足多通道报文同时缓存的需求。

Description

多通道报文汇聚共享内存管理方法及系统
技术领域
本发明涉及交换机报文处理技术领域,特别是涉及一种多通道报文汇聚共享内存管理方法及系统。
背景技术
随着网络的蓬勃发展,交换芯片的带宽需求也越来越大,利用多数据通道传输报文以达到更大交换带宽容量,目前已成为一个主流方向。要实现多通道报文存储的要求,首先报文存储管理一定要满足多通道的读写带宽要求。
现有技术中常用的方法是用多读写RAM实现。如果需要满足8个入口、2个出口报文通道的数据缓存请求,那么需要2R8W DataRam(2读8写的静态存储器),同时从芯片物理实现上考虑也没有2R8W的物理Ram,而是通过多块1R1W DataRam(1读1写的静态存储器)搭出来,从物理实现上很耗资源,可行性差。
传统的RAM都是1R1W,如果芯片利用多读写的RAM,那么这个RAM的面积也将会是1R1W的多倍。高带宽交换芯片存储报文的缓存容量都是在M字节数量级,所以不适合利用多读写RAM来存储报文数据。
因此,针对上述技术问题,有必要提供一种多通道报文汇聚共享内存管理方法及系统。
发明内容
有鉴于此,本发明的目的在于提供一种多通道报文汇聚共享内存管理方法及系统。
为了实现上述目的,本发明一实施例提供的技术方案如下:
一种多通道报文汇聚共享内存管理方法,所述方法包括:
采用n个1R1W DataRam及n个1R1W PtrRam构建n个入口、m个出口的报文通道,建立存储报文数据的DataRam与存储指针的PtrRam的映射关系;
对各个PtrRam中剩余指针数目PtrRamCnt按从多到少进行排序;
入口报文通道进行报文写入,入口报文通道获取指针Ptr请求,按剩余指针数目PtrRamCnt从多到少的排序从PtrRam中获取指针Ptr,将对应报文写入对应的DataRam中;
出口报文通道进行报文读取,出口报文通道从DataRam中读取报文,读取报文后将指针Ptr释放至对应的PtrRam中。
作为本发明的进一步改进,所述方法还包括:
通过PtrRamIndex索引标记获取的指针Ptr与PtrRam之间的对应关系。
作为本发明的进一步改进,“按剩余指针数目PtrRamCnt从多到少的排序从PtrRam中获取指针Ptr”具体为:
从PtrRam取出指针Ptr并放进对应的先入先出队列PtrFifo中;
当先入先出队列PtrFifo深度大于或等于将空阈值时,从所有的先入先出队列PtrFifo中取出指针Ptr,当先入先出队列PtrFifo深度小于将空阈值时,从PtrRam中取出指针Ptr;
按照剩余指针数目PtrRamCnt从多到少的排序后,依据入口报文通道的请求状态,获取一个或多个指针Ptr;
未被使用的指针Ptr根据PtrRamIndex索引重新放进对应的先入先出队列PtrFifo或PtrRam中。
作为本发明的进一步改进,入口报文通道进行报文写入过程中,同一时钟周期内不同的入口报文通道从不同的PtrRam中取到指针Ptr。
作为本发明的进一步改进,出口报文通道进行报文读取过程中,同一时钟周期内不同的出口报文通道从不同的DataRam中读取报文。
作为本发明的进一步改进,所述PtrRam中的剩余指针数目PtrRamCnt为实时排序。
作为本发明的进一步改进,所述入口报文通道数n和出口报文通道数m均大于1。
作为本发明的进一步改进,n个所述DataRam的缓存深度相同。
本发明另一实施例提供的技术方案如下:
一种多通道报文汇聚共享内存管理系统,所述系统包括:
由n个1R1W DataRam及n个1R1W PtrRam构建的n个入口、m个出口的报文通道,存储报文数据的DataRam与存储指针的PtrRam为一一映射关系;
排序模块,用于对各个PtrRam中的指针按剩余指针数目PtrRamCnt从多到少进行排序;
当入口报文通道进行报文写入时,入口报文通道获取指针Ptr请求,按剩余指针数目PtrRamCnt从多到少的排序从PtrRam中获取指针Ptr,将对应报文写入对应的DataRam中;
当出口报文通道进行报文读取时,出口报文通道从DataRam中读取报文,读取报文后将指针Ptr释放至对应的PtrRam中。
作为本发明的进一步改进,所述系统还包括:
PtrRamIndex索引模块,用于通过PtrRamIndex索引标记获取的指针Ptr与PtrRam之间的对应关系。
本发明具有以下有益效果:
本发明利用n块DataRam来缓存存储报文数据,同时利用n块PtrRam来维护DataRam的可用指针,并利用排序算法,使n块PtrRam的指针利用率相对公平,从而使得n块DataRam利用率相对均衡;
极大的节省了Ram的资源消耗,同时节省了芯片Ram面积,可满足多通道报文同时缓存的需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明中多通道报文汇聚共享内存管理方法的流程示意图;
图2为本发明一具体实施例中DataRam与PtrRam的映射关系图;
图3为本发明一具体实施例中指针Ptr获取及释放的示例图;
图4为本发明一具体实施例中多通道报文汇聚共享内存管理系统的模块图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
参图1所示,本发明公开了一种多通道报文汇聚共享内存管理方法,包括:
采用n个1R1W DataRam及n个1R1W PtrRam构建n个入口、m个出口的报文通道,建立存储报文数据的DataRam与存储指针的PtrRam的映射关系;
对各个PtrRam中剩余指针数目PtrRamCnt按从多到少进行排序;
入口报文通道进行报文写入,入口报文通道获取指针Ptr请求,按剩余指针数目PtrRamCnt从多到少的排序从PtrRam中获取指针Ptr,将对应报文写入对应的DataRam中;
出口报文通道进行报文读取,出口报文通道从DataRam中读取报文,读取报文后将指针Ptr释放至对应的PtrRam中。
优选地,本发明中的入口报文通道数n和出口报文通道数m均大于1,n个DataRam的缓存深度相同。
对于m读n写存储器的设计实现(n>1,m>1),本发明利用n块1R1WDataRam(1读1写的静态存储器)来缓存存储报文数据,同时需要n块1R1WPtrRam(存放指针的静态存储器)来维护数据1R1W DataRam可用指针Ptr;利用排序算法,使n块PtrRam利用率相对公平,从而使得n块DataRam利用率相对均衡。
进一步地,本发明通过PtrRamIndex索引标记获取的指针Ptr与PtrRam之间的对应关系。
优选地,本发明中“按剩余指针数目PtrRamCnt从多到少的排序从PtrRam中获取指针Ptr”具体为:
从PtrRam取出指针Ptr并放进对应的先入先出队列PtrFifo中;
当先入先出队列PtrFifo深度大于或等于将空阈值时,从所有的先入先出队列PtrFifo中取出指针Ptr,当先入先出队列PtrFifo深度小于将空阈值时,从PtrRam中取出指针Ptr;
按照剩余指针数目PtrRamCnt从多到少的排序后,依据入口报文通道的请求状态,获取一个或多个指针Ptr;
未被使用的指针Ptr根据PtrRamIndex索引重新放进对应的先入先出队列PtrFifo或PtrRam中。
为了避免DataRam的写冲突,报文通道不能在同一时钟周期内对同一块DataRam产生写请求,这就要求报文通道必须从不同的PtrRam中取到指针。即入口报文通道进行报文写入过程中,同一时钟周期内不同的入口报文通道从不同的PtrRam中取到指针Ptr。
同样地,读取数据DataRam时,多个出口通道不能读取同一块DataRam。即出口报文通道进行报文读取过程中,同一时钟周期内不同的出口报文通道从不同的DataRam中读取报文。
本发明中PtrRam中的剩余指针数目PtrRamCnt为实时排序,只要剩余统计是实时的,排序也是实时变化,通过每次依次从指针剩余最多PtrRam的中取,就可以保证多个Ram中的指针消耗相对公平。
参图4所示,本发明还公开了一种多通道报文汇聚共享内存管理系统,包括:
由n个DataRam及n个PtrRam构建的n个入口、m个出口的报文通道,存储报文数据的DataRam与存储指针的PtrRam为一一映射关系;
排序模块,用于对各个PtrRam中的指针按剩余指针数目PtrRamCnt从多到少进行排序。
当入口报文通道进行报文写入时,入口报文通道获取指针Ptr请求,按剩余指针数目PtrRamCnt从多到少的排序从PtrRam中获取指针Ptr,将对应报文写入对应的DataRam中;
当出口报文通道进行报文读取时,出口报文通道从DataRam中读取报文,读取报文后将指针Ptr释放至对应的PtrRam中。
进一步地,该系统还包括:
PtrRamIndex索引模块,用于通过PtrRamIndex索引标记获取的指针Ptr与PtrRam之间的对应关系。
以下结合具体实施例对本发明作进一步说明。
本实施例中的多通道报文汇聚共享内存管理方法,包括:
采用8个1R1W DataRam及8个1R1W PtrRam构建8个入口、2个出口的报文通道,建立存储报文数据的DataRam与存储指针的PtrRam的映射关系;
对各个PtrRam中剩余指针数目PtrRamCnt按从多到少进行排序;
入口报文通道进行报文写入,入口报文通道获取指针Ptr请求,按剩余指针数目PtrRamCnt从多到少的排序从PtrRam中获取指针Ptr,将对应报文写入对应的DataRam中;
出口报文通道进行报文读取,出口报文通道从DataRam中读取报文,读取报文后将指针Ptr释放至对应的PtrRam中。
以总缓存深度64K,8个入口、2个出口报文通道传输为例,即n=8、m=2,将总缓存64K的Ram切割成8块8K深度1R1W DataRam,同时需要8块PtrRam来维护存放对应1R1WDataRam的可用指针。
当某个入口报文通道需要缓存报文时,首先从某个PtrRam中取一个指针,再根据指针将报文数据写进对应的DataRam。参图2所示,1R1W DataRam与1R1W PtrRam为一一映射关系,PtrRam0对应DataRam0的可用指针,PtrRam1对应DataRam1的可用指针,以此类推,8块PtrRam与DataRam一一对应。
8个入口报文通道是彼此独立的,每个报文通道每次均不固定的会产生请求指针,最多8个入口报文通道可能同时产生请求。为了避免DataRam的写冲突,报文通道不能在同一时钟周期内对同一块DataRam产生写请求,这就要求报文通道必须从不同的PtrRam中取到指针。另外,考虑到8个入口报文通道写完报文数据以后,等待出口通道读取报文后才能释放指针,但是这个时间行为是很不确定的。如果拿取指针时没有考虑每个PtrRam的剩余指针,极可能造成某块PtrRam耗尽所有指针,而其他PtrRam还有很多指针的情况。
因此,本发明用8块1R1W的DataRam代替2R8W的Ram来降低资源的同时,还使用排序方法来公平拿取每个PtrRam的剩余指针。解决的方法是使用PtrRamCnt来统计每块PtrRam剩余个数,通过排序模块将8个PtrRamCnt依次从多到少排序。由于8个入口报文通道每次均不固定的会产生请求,只要从实现上保证每次有请求的报文通道依次从PtrRamCnt最多的PtrRam中取,就可以整体保证每个PtrRam的消耗指针差不多。
参图3所示,以Ptr0举例说明,Ptr0是从PtrRamCnt最多的PtrRam中获得的一个指针,为了标记与PtrRam对应关系,通过Ptr0RamIndex来指示Ptr0是从PtrRam0…7中哪一个PtrRam获取的。入口报文通道获得指针后,可根据该指针的PtrRamIndex写到相对应的DataRam中。同时,8个入口报文通道缓存数据后,每个入口报文通道会各自维护已缓存数据的Ptr和PtrRamIndex。每次报文出口通道会从8个入口通道中挑选其中的2个通道的指针作为读取DataRam的地址。
同样读取数据DataRam时,2个出口通道不能读取同一块DataRam,这可以通过挑选2个通道时保证PtrRamIndex不相同即可,接下来出口报文通道根据Ptr和PtrRamIndex读取相对应的DataRam后,释放该指针,留给后续入口报文通道重新获取。
参图4所示为本发明的系统模块图,左边会有8个入口报文通道PtrGet0…7请求(报文通道申请指针请求),相应的Ptr0...7为取到的指针,Ptr0...7RamIndex为相应指针所在的PtrRamIndex。右边每次会有出口报文通道释放的Ptr重新写回PtrRam,释放指针时会根据PtrRamIndex索引重新放进PtrRam0…7中。
PtrRamCnt是整体考虑指针消耗和指针释放的最终剩余结果,排序模块会利用N个时钟周期将8块PtrRam的PtrRamCnt从大到小依次排序。当某个先入先出队列PtrFifo的使用量(即深度)小于设定的将空阈值时,会从相对应的PtrRamCnt中获取Ptr放进先入先出队列PtrFifo。只要PtrGet0...7有请求,8个PtrFifo会同时取出Ptr,根据各自PtrRamCnt的排序结果,将8个Ptr重新排序依次映射至Ptr0…7。即指针所属PtrRamCnt最多的映射至Ptr0,指针所属PtrRamCnt次最大映射至Ptr1;依次类推,映射至Ptr7的指针是从PtrRamCnt最少的PtrRam而来的。
当PtrGet0...7有请求时,依次从标记统计最多的Ptr0开始取,接着Ptr1…7,只要剩余统计是实时的,排序也是实时变化,通过每次依次从指针剩余最多PtrRam的中取,就可以保证了8块RAM中的指针消耗相对公平。
值得说明的是,本发明中只要PtrGet0...7有1个请求,那么8个Ptr0…7中都会取出来,不同的是一部分被真实的取走,剩余未使用的指针需要再次放进PtrFifo0…7中。
例如,某一时刻8个入口报文通道有通道1、通道3、通道6有指针请求,那么通道1获得Ptr0,通道3获得Ptr1,通道6获得Ptr2,剩余Ptr3、Ptr4、Ptr5、Ptr6、Ptr7未实际使用,会根据各自PtrRamIndex重新放进PtrFifo中。
应当理解的是,本实施例中以8个入口报文通道、2个出口报文通道为例进行说明,在其他实施例中,入口报文通道和出口报文通道的数量可扩展为其他数量,此处不再一一举例进行说明。
由以上技术方案可以看出,本发明具有以下优点:
本发明利用n块DataRam来缓存存储报文数据,同时利用n块PtrRam来维护DataRam的可用指针,并利用排序算法,使n块PtrRam的指针利用率相对公平,从而使得n块DataRam利用率相对均衡;
极大的节省了Ram的资源消耗,同时节省了芯片Ram面积,可满足多通道报文同时缓存的需求。
上述实施例阐明的系统、装置、模块或单元,具体可以由计算机芯片或实体实现,或者由具有某种功能的产品来实现。
为了描述的方便,描述以上装置时以功能分为各种模块分别描述。当然,在实施本说明书一个或多个实施例时可以把各模块的功能在同一个或多个软件和/或硬件中实现。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白,本说明书一个或多个实施例的实施例可提供为方法、系统或计算机程序产品。因此,本说明书一个或多个实施例可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且,本说明书一个或多个实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本说明书一个或多个实施例可以在由计算机执行的计算机可执行指令的一般上下文中描述,例如程序模块。一般地,程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本说明书一个或多个实施例,在这些分布式计算环境中,由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中,程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种多通道报文汇聚共享内存管理方法,其特征在于,所述方法包括:
采用n个1R1W DataRam及n个1R1W PtrRam构建n个入口、m个出口的报文通道,建立存储报文数据的DataRam与存储指针的PtrRam的映射关系;
对各个PtrRam中剩余指针数目PtrRamCnt按从多到少进行排序;
入口报文通道进行报文写入,入口报文通道获取指针Ptr请求,按剩余指针数目PtrRamCnt从多到少的排序从PtrRam中获取指针Ptr,将对应报文写入对应的DataRam中;
出口报文通道进行报文读取,出口报文通道从DataRam中读取报文,读取报文后将指针Ptr释放至对应的PtrRam中。
2.根据权利要求1所述的多通道报文汇聚共享内存管理方法,其特征在于,所述方法还包括:
通过PtrRamIndex索引标记获取的指针Ptr与PtrRam之间的对应关系。
3.根据权利要求2所述的多通道报文汇聚共享内存管理方法,其特征在于,“按剩余指针数目PtrRamCnt从多到少的排序从PtrRam中获取指针Ptr”具体为:
从PtrRam取出指针Ptr并放进对应的先入先出队列PtrFifo中;
当先入先出队列PtrFifo深度大于或等于将空阈值时,从所有的先入先出队列PtrFifo中取出指针Ptr,当先入先出队列PtrFifo深度小于将空阈值时,从PtrRam中取出指针Ptr;
按照剩余指针数目PtrRamCnt从多到少的排序后,依据入口报文通道的请求状态,获取一个或多个指针Ptr;
未被使用的指针Ptr根据PtrRamIndex索引重新放进对应的先入先出队列PtrFifo或PtrRam中。
4.根据权利要求1所述的多通道报文汇聚共享内存管理方法,其特征在于,入口报文通道进行报文写入过程中,同一时钟周期内不同的入口报文通道从不同的PtrRam中取到指针Ptr。
5.根据权利要求1所述的多通道报文汇聚共享内存管理方法,其特征在于,出口报文通道进行报文读取过程中,同一时钟周期内不同的出口报文通道从不同的DataRam中读取报文。
6.根据权利要求1所述的多通道报文汇聚共享内存管理方法,其特征在于,所述PtrRam中的剩余指针数目PtrRamCnt为实时排序。
7.根据权利要求1所述的多通道报文汇聚共享内存管理方法,其特征在于,所述入口报文通道数n和出口报文通道数m均大于1。
8.根据权利要求1所述的多通道报文汇聚共享内存管理方法,其特征在于,n个所述DataRam的缓存深度相同。
9.一种多通道报文汇聚共享内存管理系统,其特征在于,所述系统包括:
由n个1R1W DataRam及n个1R1W PtrRam构建的n个入口、m个出口的报文通道,存储报文数据的DataRam与存储指针的PtrRam为一一映射关系;
排序模块,用于对各个PtrRam中的指针按剩余指针数目PtrRamCnt从多到少进行排序;
当入口报文通道进行报文写入时,入口报文通道获取指针Ptr请求,按剩余指针数目PtrRamCnt从多到少的排序从PtrRam中获取指针Ptr,将对应报文写入对应的DataRam中;
当出口报文通道进行报文读取时,出口报文通道从DataRam中读取报文,读取报文后将指针Ptr释放至对应的PtrRam中。
10.根据权利要求9所述的多通道报文汇聚共享内存管理系统,其特征在于,所述系统还包括:
PtrRamIndex索引模块,用于通过PtrRamIndex索引标记获取的指针Ptr与PtrRam之间的对应关系。
CN201910131619.9A 2019-02-22 2019-02-22 多通道报文汇聚共享内存管理方法及系统 Active CN109617838B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910131619.9A CN109617838B (zh) 2019-02-22 2019-02-22 多通道报文汇聚共享内存管理方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910131619.9A CN109617838B (zh) 2019-02-22 2019-02-22 多通道报文汇聚共享内存管理方法及系统

Publications (2)

Publication Number Publication Date
CN109617838A true CN109617838A (zh) 2019-04-12
CN109617838B CN109617838B (zh) 2021-02-26

Family

ID=66019072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910131619.9A Active CN109617838B (zh) 2019-02-22 2019-02-22 多通道报文汇聚共享内存管理方法及系统

Country Status (1)

Country Link
CN (1) CN109617838B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266344B1 (en) * 2009-09-24 2012-09-11 Juniper Networks, Inc. Recycling buffer pointers using a prefetch buffer
CN103413569A (zh) * 2013-07-22 2013-11-27 华为技术有限公司 一读且一写静态随机存储器
US20140164546A1 (en) * 2011-10-18 2014-06-12 Cortina Systems, Inc. Reducing Delay and Delay Variation in a Buffer in Network Communications
CN104484129A (zh) * 2014-12-05 2015-04-01 盛科网络(苏州)有限公司 一读一写存储器、多读多写存储器及其读写方法
CN105656807A (zh) * 2015-12-25 2016-06-08 盛科网络(苏州)有限公司 一种网络芯片多通道数据传输方法及传输装置
CN106250321A (zh) * 2016-07-28 2016-12-21 盛科网络(苏州)有限公司 2r1w存储器的数据处理方法及数据处理系统
CN106302260A (zh) * 2016-07-28 2017-01-04 盛科网络(苏州)有限公司 4r4w全共享报文的数据缓存处理方法及数据处理系统
CN106372010A (zh) * 2015-07-24 2017-02-01 联发科技股份有限公司 封包存取方法以及相关封包存取装置
CN106817200A (zh) * 2017-02-09 2017-06-09 武汉米风通信技术有限公司 基于多通道通信接收系统的动态信号检测方法
US9720859B1 (en) * 2010-04-30 2017-08-01 Mentor Graphics Corporation System, method, and computer program product for conditionally eliminating a memory read request
CN107038125A (zh) * 2017-04-25 2017-08-11 上海兆芯集成电路有限公司 具有加速预取请求的独立流水线的处理器高速缓存
CN107545914A (zh) * 2016-06-27 2018-01-05 阿尔特拉公司 用于智能存储器接口的方法和设备

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266344B1 (en) * 2009-09-24 2012-09-11 Juniper Networks, Inc. Recycling buffer pointers using a prefetch buffer
US9720859B1 (en) * 2010-04-30 2017-08-01 Mentor Graphics Corporation System, method, and computer program product for conditionally eliminating a memory read request
US20140164546A1 (en) * 2011-10-18 2014-06-12 Cortina Systems, Inc. Reducing Delay and Delay Variation in a Buffer in Network Communications
CN103413569A (zh) * 2013-07-22 2013-11-27 华为技术有限公司 一读且一写静态随机存储器
CN104484129A (zh) * 2014-12-05 2015-04-01 盛科网络(苏州)有限公司 一读一写存储器、多读多写存储器及其读写方法
CN106372010A (zh) * 2015-07-24 2017-02-01 联发科技股份有限公司 封包存取方法以及相关封包存取装置
CN105656807A (zh) * 2015-12-25 2016-06-08 盛科网络(苏州)有限公司 一种网络芯片多通道数据传输方法及传输装置
CN107545914A (zh) * 2016-06-27 2018-01-05 阿尔特拉公司 用于智能存储器接口的方法和设备
CN106250321A (zh) * 2016-07-28 2016-12-21 盛科网络(苏州)有限公司 2r1w存储器的数据处理方法及数据处理系统
CN106302260A (zh) * 2016-07-28 2017-01-04 盛科网络(苏州)有限公司 4r4w全共享报文的数据缓存处理方法及数据处理系统
CN106817200A (zh) * 2017-02-09 2017-06-09 武汉米风通信技术有限公司 基于多通道通信接收系统的动态信号检测方法
CN107038125A (zh) * 2017-04-25 2017-08-11 上海兆芯集成电路有限公司 具有加速预取请求的独立流水线的处理器高速缓存

Also Published As

Publication number Publication date
CN109617838B (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
US8381230B2 (en) Message passing with queues and channels
CN107395665A (zh) 一种区块链业务受理及业务共识方法及装置
CN103136120B (zh) 行缓冲管理策略确定方法和装置、bank划分方法和装置
CN106951488A (zh) 一种日志记录方法和装置
CN103246625B (zh) 一种数据与地址共用引脚自适应调整访存粒度的方法
CN107220187A (zh) 一种缓存管理方法、装置及现场可编程门阵列
US10055153B2 (en) Implementing hierarchical distributed-linked lists for network devices
CN101252536A (zh) 路由器多队列数据包缓存管理与输出队列调度系统
US10133549B1 (en) Systems and methods for implementing a synchronous FIFO with registered outputs
CN115080455B (zh) 一种计算机芯片、计算机板卡、存储空间分配方法及装置
CN106294423A (zh) 数据库分表的写入方法及装置
CN104615684A (zh) 一种海量数据通信并发处理方法及系统
CN106844288A (zh) 一种随机字符串生成方法及装置
CN104537003A (zh) 一种Hbase数据库的通用高性能数据写入方法
CN109460406A (zh) 一种数据处理方法及装置
CN106201918B (zh) 一种基于大数据量和大规模缓存快速释放的方法和系统
WO2020118713A1 (zh) 位宽匹配电路、数据写入装置、数据读出装置和电子设备
CN104778100A (zh) 一种安全备份数据的方法
US20150170731A1 (en) Apparatuses and methods for writing masked data to a buffer
CN109933303A (zh) 一种多用户高速伪随机序列发生器电路及其工作方法
CN104407811B (zh) 一种基于云计算的合并io装置
CN111259014B (zh) 一种fpga的单向链表数据存储方法及系统
US10205666B2 (en) End-to-end flow control in system on chip interconnects
CN105824769B (zh) 一种可配置的动态时间片轮转调度方法
CN107391163A (zh) 移动终端中页面数据加载方法、装置和应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province

Patentee after: Suzhou Shengke Communication Co.,Ltd.

Address before: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province

Patentee before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd.

CP01 Change in the name or title of a patent holder