CN109597788A - 一种高速串口装置、相关方法及相关装置 - Google Patents
一种高速串口装置、相关方法及相关装置 Download PDFInfo
- Publication number
- CN109597788A CN109597788A CN201811511638.6A CN201811511638A CN109597788A CN 109597788 A CN109597788 A CN 109597788A CN 201811511638 A CN201811511638 A CN 201811511638A CN 109597788 A CN109597788 A CN 109597788A
- Authority
- CN
- China
- Prior art keywords
- data
- serial ports
- monolith
- serial
- data block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000005540 biological transmission Effects 0.000 claims abstract description 86
- 238000012545 processing Methods 0.000 claims description 19
- 238000004590 computer program Methods 0.000 claims description 10
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000009434 installation Methods 0.000 abstract 1
- 238000012546 transfer Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010485 coping Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 241001269238 Data Species 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005194 fractionation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请公开了一种高速串口装置,包括:数据传输控制器,用于将接收到的整块数据切分为与串口控制器的带宽相同的多个数据块,并将所有数据块发送至对应的串口控制器,还用于将接收到的多个数据块组装成整块数据,并发送所述整块数据;多个串口控制器,每个所述串口控制器与所述数据传输控制器连接,用于按照数据传输协议对接收到的数据块进行发送。通过数据传输控制器对整块数据进行切分和分发,实现通过同一种带宽的串口控制器处理多种位宽数据,提高硬件利用率,降低高速串口装置成本。本申请还公开了一种串行数据传输控制方法、两种数据传输控制器以及计算机可读存储介质,具有以上有益效果。
Description
技术领域
本申请涉及数据传输技术领域,特别涉及一种高速串口装置、串行数据传输控制方法、两种数据传输控制器以及计算机可读存储介质。
背景技术
随着信息技术的不断发展,计算机中出现了应对不同应用场景的数据接口。其中,高速串口就是一种应用广泛的设备接口,一般的高速接口是由多个串行通道组成的多通道串行接口,每个串行通道之间的配合由接口控制器实现。
但是,现有技术中控制器的实现必须与串行通道的个数密切相关,当实现不同个数的串行通道时就要去实现不同的接口控制器。即使,需要实现的接口控制器的接口协议都相同,如果要实现4个串行通道和8个串行通道的接口控制器,仍然需要分别实现。在应对不同串行通道进行数据传输时,现有技术就必须要针对每个不同的串行通道数量单独实现一个控制,不仅浪费大量成本,增加工作量和构建时间,还降低了硬件利用率,造成硬件资源性能低下。
因此,如何提高高速串口的硬件资源利用率是本领域技术人员关注的重点问题。
发明内容
本申请的目的是提供一种高速串口装置、串行数据传输控制方法、两种数据传输控制器以及计算机可读存储介质,通过数据传输控制器对整块数据进行切分和分发,实现通过同一种带宽的串口控制器处理多种位宽数据,提高硬件利用率,降低高速串口装置成本。
为解决上述技术问题,本申请提供一种高速串口装置,包括:
数据传输控制器,用于将接收到的整块数据切分为与串口控制器的带宽相同的多个数据块,并将所有数据块发送至对应的串口控制器,还用于将接收到的多个数据块组装成整块数据,并发送所述整块数据;
多个串口控制器,每个所述串口控制器与所述数据传输控制器连接,用于按照数据传输协议对接收到的数据块进行发送。
可选的,所述数据传输控制器,具体用于当接收到整块数据时,将所述整块数据的位宽除以串口控制器的带宽,得到串口控制器的目标数量;根据所述目标数量对所述整块数据进行切分处理,得到所述目标数量个数据块;将所述目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
可选的,所述串口控制器为4通道串口控制器或8通道串口控制器或16通道串口控制器。
本申请还提供一种串行数据传输控制方法,包括:
当接收到整块数据时,数据传输控制器将所述整块数据的位宽除以串口控制器的带宽,得到串口控制器的目标数量;
根据所述目标数量对所述整块数据进行切分处理,得到所述目标数量个数据块;
将所述目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
可选的,根据所述目标数量对所述整块数据进行切分处理,得到所述目标数量个数据块,包括:
将所述整块数据划分为所述目标数量个初始数据块;
对每个所述初始数据块插入预设头尾标志,得到所述目标数量个数据块。
可选的,将所述目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输,包括:
根据预设路由表将所述目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
本申请还提供一种数据传输控制器,包括:
目标数量确定模块,用于当接收到整块数据时,将所述整块数据的位宽除以串口控制器的带宽,得到串口控制器的目标数量;
数据切分处理模块,用于根据所述目标数量对所述整块数据进行切分处理,得到所述目标数量个数据块;
数据块发送模块,用于将所述目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
可选的,所述数据块发送模块,具体用于根据预设路由表将所述目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
本申请还提供一种数据传输控制器,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如上所述的串行数据传输控制方法的步骤。
本申请还提供一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上所述的串行数据传输控制方法的步骤。
本申请所提供的一种高速串口装置,包括:数据传输控制器,用于将接收到的整块数据切分为与串口控制器的带宽相同的多个数据块,并将所有数据块发送至对应的串口控制器,还用于将接收到的多个数据块组装成整块数据,并发送所述整块数据;多个串口控制器,每个所述串口控制器与所述数据传输控制器连接,用于按照数据传输协议对接收到的数据块进行发送。
通过在高速串口中连接数据传输控制器,以使通过该数据传输控制器可以适配不同带宽的串口控制器,实现了当应用在不同数据位宽下只用一种规格的串口控制器,避免为了适配不同的位宽的数据而实现不同位宽的串口控制器,降低高速串口装置的成本,提高配置串口控制器的灵活程度,抽象来看就是通过同一位宽的串口控制器实现了不同位宽的数据传输,提高了高速串口装置的硬件资源利用率。
本申请还提供一种串行数据传输控制方法、两种数据传输控制器以及计算机可读存储介质,具有以上有益效果,在此不做赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请实施例所提供的一种高速串口装置的结构示意图;
图2为本申请实施例所提供的一种串行数据传输控制方法的流程图;
图3为本申请实施例所提供的一种数据传输控制器的结构示意图。
具体实施方式
本申请的核心是提供一种高速串口装置、串行数据传输控制方法、两种数据传输控制器以及计算机可读存储介质,通过数据传输控制器对整块数据进行切分和分发,实现通过同一种带宽的串口控制器处理多种位宽数据,提高硬件利用率,降低高速串口装置成本。
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
现有技术中控制器的实现必须与串行通道的个数密切相关,当实现不同个数的串行通道时就要去实现不同的接口控制器。即使,需要实现的接口控制器的接口协议都相同,如果要实现4个串行通道和8个串行通道的接口控制器,仍然需要分别实现。在应对不同串行通道进行数据传输时,现有技术就必须要针对每个不同的串行通道数量单独实现一个控制,不仅浪费大量成本,增加工作量和构建时间,还降低了硬件利用率,造成硬件资源性能低下。
因此,本申请提供一种高速串口装置,通过在高速串口中连接数据传输控制器,以使通过该数据传输控制器可以适配不同带宽的串口控制器,实现了当应用在不同数据位宽下只用一种规格的串口控制器,避免为了适配不同的位宽的数据而实现不同位宽的串口控制器,降低高速串口装置的成本,提高配置串口控制器的灵活程度,抽象来看就是通过同一位宽的串口控制器实现了不同位宽的数据传输,提高了高速串口装置的硬件资源利用率。
请参考图1,图1为本申请实施例所提供的一种高速串口装置的结构示意图。
本实施例中,该高速串口装置可以包括:
数据传输控制器10,用于将接收到的整块数据切分为与串口控制器20的带宽相同的多个数据块,并将所有数据块发送至对应的串口控制器20,还用于将接收到的多个数据块组装成整块数据,并发送整块数据;
多个串口控制器20,每个串口控制器20与数据传输控制器10连接,用于按照数据传输协议对接收到的数据块进行发送。
本实施例中,主要是通过数据传输控制器10将高速串口装置所需要处理的不同位宽的数据进行处理,以便形成可以被同一带宽的串口控制器20共同处理的数据块,换句话说也就是该高速串口装置中只需要安装相同带宽的串口控制器20,就可以对不同位宽的数据进行高速的串口通信,降低了高速串口装置的成本,避免实现不同位宽的串口控制器20造成的成本上升,以及硬件资源利用不充分的问题,充分提高串口装置的硬件资源利用率。
其中,本实施例主要就是实现了数据传输控制器10,该控制器主要就是将需要传输的数据进行拆分或整合处理得到数据块,以适应相同带宽的串口控制器20。具体的,控制器进行数据处理主要分为将接收到的整块数据切分为多个数据块,或者将串口控制器20发送的多个数据块组装为整块数据。
其中,进行切分处理也就是将接收到的整块数据切分为与串口控制器20的带宽相同的数据块,例如此时收到的整块数据的位宽为8bit,而串口控制器20的带宽均为4通道,即带宽为4bit。整块数据的位宽正好为串口控制器20带宽的两倍,那么就可以将整块数据切分为2个4bit位宽的数据块,每个数据块正好可以通过一个串口控制器20进行发送。因此,进一步的将切分得到的所有数据块发送至对应的串口控制器20。例如,对数据块进行标号,两个数据块分别标号为1号和2号,对应的这两个数据块的接收方通过物理连接与5号和6号串口控制器20连接,那么就将1号数据块发送至5号串口控制器20,2号数据块发送至6号串口控制器20。
更具体的,在数据传输控制器10中会保存预设路由表,记录了每次整块数据拆分后所需要发送的对应的串口控制器20。预设路由表主要是为了将切分好的数据块按照预设配置的路径进行发送。当高速串口控制器20连接的数据接收方发生变化时,也可以根据侦测的数据接收方的位宽和所连接的串口控制器20的信息,对预设路由表进行动态调整进一步提高高速串口控制器20的灵活配置能力。
可选的,本实施例中的数据传输控制器10,具体可以用于当接收到整块数据时,数据传输控制器10将整块数据的位宽除以串口控制器20的带宽,得到串口控制器20的目标数量;根据目标数量对整块数据进行切分处理,得到目标数量个数据块;将目标数量个数据块分别发送至对应的串口控制器20,以便每个串口控制器20将接收到的数据块进行传输。
另一方面,当数据传输控制器10接收到串口控制器20发送的多个数据块时,可以将这些数据块组装成整块数据,再将该整块数据进行发送,以便数据接收方可以接收到完整的一段数据,而不是多个数据块。
可选的,本实施例中的串口控制器20可以是4通道串口控制器20,也可以是8通道串口控制器20,还可以是16通道串口控制器20。
可见,本实施例提供的一种高速串口装置,通过在该高速串口中连接数据传输控制器10,以使通过该数据传输控制器10可以适配不同带宽的串口控制器20,实现了当应用在不同数据位宽下只用一种规格的串口控制器20,避免为了适配不同的位宽的数据而实现不同位宽的串口控制器20,降低高速串口装置的成本,提高配置串口控制器20的灵活程度,抽象来看就是通过同一位宽的串口控制器20实现了不同位宽的数据传输,提高了高速串口装置的硬件资源利用率。
在上一实施例所提供的一种高速串口装置的基础上,本实施例提供一种串行数据传输控制方法,通过该方法可以使高速串口装置实现同一带宽的串口控制器对应不同位宽的数据,有效的降低了高速串口装置的成本,提高了高速串口装置的硬件资源利用率。
请参考图2,图2为本申请实施例所提供的一种串行数据传输控制方法的流程图。
该方法可以包括:
S101,当接收到整块数据时,数据传输控制器将整块数据的位宽除以串口控制器的带宽,得到串口控制器的目标数量;
本步骤旨在当接收到整块数据时,计算得到切分该整块数据的切分数量,换句话说就是确定整块数据的切分方式,具体的,就是将该整块数据切分为多少块数据块。
由于现有技术中,对不同数据位宽的数据通过高速串口进行通信的方式,一般是对应该数据的位宽设计相应带宽的串口控制器,例如传输的数据为8bit,那么就在相应的传输协议上实现8通道的串口控制器。但是,在使用高速串口设备的环境中,通常需要高速串口设备实现不同位宽数据的传输。而基于现有技术就需要针对不同的位宽数据设计不同带宽的串口控制器,比如,此时存在4bit、8bit以及16bit的数据需要传输,就需要实现4通道串口控制器,8通道串口控制器,16通道串口控制器。而每次实现不同通道的串口控制器,就需要针对不同的串行通道数目去重新实现新的串口控制器,重复设计带来巨大的工作量,提高了串口设备的成本,还增加实现的耗时,不利于快速灵活的使用高速串口设备。
因此,本实施例中只需要通过同一种带宽的串口控制器,实现对不同位宽数据进行传输,具体的,就是将不同位宽的数据切分为相同位宽的数据块,进而通过统一带宽的串口控制器进行传输。进一步的,本步骤就需要确定将整块数据切分为什么样的数据块,由于数据块本身的位宽已经确定,那么本步骤就是确定数据块的个数。
进一步的,本步骤中提供的确定数据块个数的方式,就是将整块数据的位宽除以串口控制器的带宽,例如,整块数据的位宽为8bit,串口控制器的带宽为4bit,将8bit除以4bit,就得到串口控制器的目标数量为2,此时目标数量是进行传输所需要使用的串口控制器的数量,也是将该整块数据经切分后数据块的数量。可以理解的是,串口控制器的带宽设置应设置为该应用环境中所要传输数据的最小位宽。防止出现整块数据的位宽小于串口控制器的带宽,而无法进行传输的问题。
S102,根据目标数量对整块数据进行切分处理,得到目标数量个数据块;
在S101的基础上,本步骤旨在对整块数据进行切分,也就是根据目标数量对整块数据进行切分得到目标数量个数据块。
本步骤中的切分处理的方法,主要就是将整段数据切分为一定数量个的数据块,具体的可以采用现有技术提供的任意一种切分处理方法,在此不做具体限定。
可选的,本步骤可以包括:
步骤1,将整块数据划分为目标数量个初始数据块;
步骤2,对每个初始数据块插入预设头尾标志,得到目标数量个数据块。
本步骤旨在对整块数据进行切分的时候将预设头尾标志插入到初始数据块中,得到数据块。为了数据接收方可以根据该头尾标志将数据块进行拼接处理,以便得到完整的数据。
其中,预设头尾标志主要是用来表示一段数据的开始和结束,一般是插在初始数据块的开始和结束的位置。一般预设头尾标志会有两个不一样的标志,也就是头标志和尾标志。具体的,头标志和尾标志由什么组成可以采用现有技术中提供的任意一种头标志和尾标志的具体组成形式,在此不做具体限定。
S103,将目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
在S102的基础上,本步骤旨在将切分好的数据块进行发送,每个数据块对应了一个串口控制器,因此本步骤也就是将目标数量个的数据块分别发送至对应的串口控制器中,以便串口控制器将数据传输至目标位置。
其中,数据块与串口控制器对应关系可以是预先通过配置设定好的,也可以是使用高速串口装置之前通过自动配置策略确定的,还可以是使用高速串口装置时通过数据传输的需要进行动态调整确定。可见,本步骤中串口控制器的对应方式并不唯一,不做具体限定。
可选的,本步骤可以包括:
根据预设路由表将目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
本可选方案中主要是通过预设路由表查找到每个数据块对应的串口控制器,再将数据块发送至该串口控制器。其中,预设路由表中表示的就是每个数据块与串口控制器的对应关系。例如,该数据传输控制器与6个串口控制器连接,将串口控制器从1号标号到6号,每个串口控制器均为4通道串口控制器,1号串口控制器和2号串口控制器分别对应了4bit的数据传输接口,3号至6号串口控制器对应了16bit的数据传输接口。对应1号的串口控制器传来的整块数据进行切分处理后,得到一个数据块,该数据块可以标记为1号数据块,然后将其进行传输。2号串口控制器同理。当对16bit的整块数据进行处理时,将该整块数据切分为4块,从第一个数据块到最后一个数据块,分别标记为1号数据块、2号数据块、3号数据块以及4号数据块,可见,此时的1号数据块对应3号串口控制器,2号数据块对应4号串口控制器,3号数据块对应5号串口控制器,4号数据块对应6号串口控制器。据此,可以将这4块数据块通过一一对应的串口控制器进行发送。
综上所述,本实施例通过数据传输控制器将整块数据进行切分和分发,以适配不同带宽的串口控制器,实现了当应用在不同数据位宽下只用一种规格的串口控制器,避免为了适配不同的位宽的数据而实现不同位宽的串口控制器,降低高速串口装置的成本,提高配置串口控制器的灵活程度,抽象来看就是通过同一位宽的串口控制器实现了不同位宽的数据传输,提高了高速串口装置的硬件资源利用率。
在以上所有实施例的基础上,本申请还提供一种应用在具体场景的实施例。
本实施例中,首先需要确定最小串口通道数目(也就是串口控制器的带宽)。最小串口通道数目从方案的灵活性来考虑是越小越好,但实际上数目越小,构建高带宽的数据通路的时候需要的串口控制器数目就越多,消耗的逻辑资源就越大。同时,在大部分的数据通信系统中,使用的数据存储和数据处理的标准一般是以8bit的倍数为单位(少数的情况下使用4bit)。因此,在一般场景下最小串口通道数目可以设置为4或者8。在方案应用场景比较明确的场景中,这个数目可以根据需要设置。比如,整个系统所有的方案中使用的数据处理位宽均为16bit及以上,那么就可以把最小串口通道数目设置为16。
根据最小通道数目(比如4通道)实现一个多通道的高速串口控制器,实现方式与现有技术提供的多通道高速串口控制器类似,包括物理层和逻辑层,物理层实现的通道接口数目固定,逻辑层实现数据的分发、收集以及对物理通道的管理。
在实现得到的多个串口控制器的上层,构建数据传输控制模块,用于处理数据到各个串口控制器之间的分发和收集。在数据传输控制模块的控制下,串口控制器可以实现灵活的配置,也就是可以单个控制器对应一组高速数据传输,也可以是多个控制器对应一组高速数据传输。
实现数据组装和拆分的逻辑。数据组装和拆分需要根据实际控制器个数来进行,可以实现一套标准的规则,比如用数据拆分逻辑将待传输数据按照控制器个数来顺序划分数据块,每个数据块对应一个控制器传输,并为数据块插入头尾标志,用来标识数据块传输是否完成,接收端的数据组装逻辑在所有数据块传输完成之后,组装成完整的数据。显然,数据组装和拆分逻辑的具体实现需要知道每组高速数据传输的控制器个数,可以根据指定的数据组装和拆分规则,实现一个通用的数据传输控制模块,并通过参数的方式,将串口控制器的使用方式进行配置。
可以想到的是,在多个串口控制器的情况下,数据传输控制模块内需要配置路由表用于表示在数据传输目的地址和控制器id之间建立映射关系。当同一个目的地址对应多个控制器的情况,路由表中目的地址会增加一个附加的数据块标号用于区分。例如,将整块数据切分后得到4个数据块,这些数据块的目的地址的标号均为3号,因此将这些数据块依次标号为1号、2号、3号以及4号,方便对不同的数据块进行区分。
可见,本申请实施例通过数据传输控制器将整块数据进行切分和分发,以适配不同带宽的串口控制器,实现了当应用在不同数据位宽下只用一种规格的串口控制器,避免为了适配不同的位宽的数据而实现不同位宽的串口控制器,降低高速串口装置的成本,提高配置串口控制器的灵活程度,抽象来看就是通过同一位宽的串口控制器实现了不同位宽的数据传输,提高了高速串口装置的硬件资源利用率。
下面对本申请实施例提供的一种数据传输控制器进行介绍,下文描述的一种数据传输控制器与上文描述的一种串行数据传输控制方法可相互对应参照。
请参考图3,图3为本申请实施例所提供的一种数据传输控制器的结构示意图。
本实施例中,该数据传输控制器可以包括:
目标数量确定模块100,用于当接收到整块数据时,将整块数据的位宽除以串口控制器的带宽,得到串口控制器的目标数量;
数据切分处理模块200,用于根据目标数量对整块数据进行切分处理,得到目标数量个数据块;
数据块发送模块300,用于将目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
可选的,该数据块发送模块300,具体用于根据预设路由表将目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
本申请实施例还提供一种数据传输控制器,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如以上实施例所述的串行数据传输控制方法的步骤。
本申请实施例还提供一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如以上实施例所述的串行数据传输控制方法的步骤。
该计算机可读存储介质可以包括:U盘、移动硬盘、只读存储器(Read-OnlyMemory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的一种高速串口装置、串行数据传输控制方法、两种数据传输控制器以及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
Claims (10)
1.一种高速串口装置,其特征在于,包括:
数据传输控制器,用于将接收到的整块数据切分为与串口控制器的带宽相同的多个数据块,并将所有数据块发送至对应的串口控制器,还用于将接收到的多个数据块组装成整块数据,并发送所述整块数据;
多个串口控制器,每个所述串口控制器与所述数据传输控制器连接,用于按照数据传输协议对接收到的数据块进行发送。
2.根据权利要求1所述的高速串口装置,其特征在于,所述数据传输控制器,具体用于当接收到整块数据时,将所述整块数据的位宽除以串口控制器的带宽,得到串口控制器的目标数量;根据所述目标数量对所述整块数据进行切分处理,得到所述目标数量个数据块;将所述目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
3.根据权利要求1所述的高速串口装置,其特征在于,所述串口控制器为4通道串口控制器或8通道串口控制器或16通道串口控制器。
4.一种串行数据传输控制方法,其特征在于,包括:
当接收到整块数据时,数据传输控制器将所述整块数据的位宽除以串口控制器的带宽,得到串口控制器的目标数量;
根据所述目标数量对所述整块数据进行切分处理,得到所述目标数量个数据块;
将所述目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
5.根据权利要求4所述的串行数据传输控制方法,其特征在于,根据所述目标数量对所述整块数据进行切分处理,得到所述目标数量个数据块,包括:
将所述整块数据划分为所述目标数量个初始数据块;
对每个所述初始数据块插入预设头尾标志,得到所述目标数量个数据块。
6.根据权利要求4所述的串行数据传输控制方法,其特征在于,将所述目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输,包括:
根据预设路由表将所述目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
7.一种数据传输控制器,其特征在于,包括:
目标数量确定模块,用于当接收到整块数据时,将所述整块数据的位宽除以串口控制器的带宽,得到串口控制器的目标数量;
数据切分处理模块,用于根据所述目标数量对所述整块数据进行切分处理,得到所述目标数量个数据块;
数据块发送模块,用于将所述目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
8.根据权利要求6所述的数据传输控制器,其特征在于,所述数据块发送模块,具体用于根据预设路由表将所述目标数量个数据块分别发送至对应的串口控制器,以便每个串口控制器将接收到的数据块进行传输。
9.一种数据传输控制器,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求4至6任一项所述的串行数据传输控制方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求4至6任一项所述的串行数据传输控制方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811511638.6A CN109597788B (zh) | 2018-12-11 | 2018-12-11 | 一种高速串口装置、相关方法及相关装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811511638.6A CN109597788B (zh) | 2018-12-11 | 2018-12-11 | 一种高速串口装置、相关方法及相关装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109597788A true CN109597788A (zh) | 2019-04-09 |
CN109597788B CN109597788B (zh) | 2023-02-28 |
Family
ID=65961723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811511638.6A Active CN109597788B (zh) | 2018-12-11 | 2018-12-11 | 一种高速串口装置、相关方法及相关装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109597788B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111045965A (zh) * | 2019-10-25 | 2020-04-21 | 南京大学 | 一种多通道无冲突拆分的硬件实现方法及运行该方法的计算机设备与可读存储介质 |
TWI719883B (zh) * | 2020-04-13 | 2021-02-21 | 緯創資通股份有限公司 | 電子裝置以及初始化方法 |
CN112799979A (zh) * | 2020-12-11 | 2021-05-14 | 成都九洲迪飞科技有限责任公司 | 一种基于数据加密的双输出串口装置及其通讯方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101692218A (zh) * | 2009-09-27 | 2010-04-07 | 上海大学 | 一种数据高速传输方法 |
CN101789915A (zh) * | 2009-01-23 | 2010-07-28 | 英华达(上海)电子有限公司 | 数据传输方法和装置 |
CN101945061A (zh) * | 2010-09-06 | 2011-01-12 | 北京国科环宇空间技术有限公司 | 基于现场可编程门阵列的高速基带数据传输方法及系统 |
CN102012876A (zh) * | 2010-11-19 | 2011-04-13 | 中兴通讯股份有限公司 | 大位宽数据的写入、读取方法及控制器 |
CN103713543A (zh) * | 2013-12-18 | 2014-04-09 | 国核自仪系统工程有限公司 | 一种基于fpga的多串口并行处理架构 |
CN203705861U (zh) * | 2013-12-18 | 2014-07-09 | 国核自仪系统工程有限公司 | 一种基于fpga的多串口并行处理架构 |
-
2018
- 2018-12-11 CN CN201811511638.6A patent/CN109597788B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789915A (zh) * | 2009-01-23 | 2010-07-28 | 英华达(上海)电子有限公司 | 数据传输方法和装置 |
CN101692218A (zh) * | 2009-09-27 | 2010-04-07 | 上海大学 | 一种数据高速传输方法 |
CN101945061A (zh) * | 2010-09-06 | 2011-01-12 | 北京国科环宇空间技术有限公司 | 基于现场可编程门阵列的高速基带数据传输方法及系统 |
CN102012876A (zh) * | 2010-11-19 | 2011-04-13 | 中兴通讯股份有限公司 | 大位宽数据的写入、读取方法及控制器 |
CN103713543A (zh) * | 2013-12-18 | 2014-04-09 | 国核自仪系统工程有限公司 | 一种基于fpga的多串口并行处理架构 |
CN203705861U (zh) * | 2013-12-18 | 2014-07-09 | 国核自仪系统工程有限公司 | 一种基于fpga的多串口并行处理架构 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111045965A (zh) * | 2019-10-25 | 2020-04-21 | 南京大学 | 一种多通道无冲突拆分的硬件实现方法及运行该方法的计算机设备与可读存储介质 |
CN111045965B (zh) * | 2019-10-25 | 2021-06-04 | 南京大学 | 一种多通道无冲突拆分的硬件实现方法及运行该方法的计算机设备与可读存储介质 |
TWI719883B (zh) * | 2020-04-13 | 2021-02-21 | 緯創資通股份有限公司 | 電子裝置以及初始化方法 |
CN112799979A (zh) * | 2020-12-11 | 2021-05-14 | 成都九洲迪飞科技有限责任公司 | 一种基于数据加密的双输出串口装置及其通讯方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109597788B (zh) | 2023-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109597788A (zh) | 一种高速串口装置、相关方法及相关装置 | |
CN102273176B (zh) | 用于在通信网络中进行重发和分割的系统和方法 | |
US5748613A (en) | Communication pacing method | |
IL267720B2 (en) | Data transmission method and device | |
JP2015144488A5 (zh) | ||
RU2008131794A (ru) | Гибкая схема сегментации для систем связи | |
US7996534B2 (en) | File distribution in wireless networks | |
ATE373910T1 (de) | Verfahren zur übertragung von daten in einem kommunikationssystem | |
MX2009004494A (es) | Administracion de recursos que depende de la sub-banda. | |
US9807002B2 (en) | Centralized route determination in communication networks | |
KR101570660B1 (ko) | 물리 계층 송신 특성들을 조정하는 것 | |
JP5482230B2 (ja) | 通信装置、情報処理装置、通信装置の制御方法及び制御プログラム | |
CN113422707B (zh) | 一种带内网络遥测方法及设备 | |
RU2008149941A (ru) | Способ повышения пропускной способности в системе, содержащий привязочные назначения | |
CN1946061B (zh) | 一种快速处理报文的方法及装置 | |
CN109413210A (zh) | 分布式集群系统的目标驱动升级方法、装置、设备及介质 | |
CN102821082A (zh) | 一种数据传输方法、装置和系统 | |
CN102665284B (zh) | 上行业务传输调度方法和终端 | |
CN107404441A (zh) | 一种切片网络中数据流分流的方法及设备 | |
CN104811431A (zh) | 基于并行协议栈实例的数据包处理方法和装置 | |
CN103209185B (zh) | 一种光口消息传输方法及装置 | |
CN106416174A (zh) | 一种网络协议配置方法、装置 | |
CN105119964A (zh) | 经由物理块地址的文件存储 | |
CN103209394A (zh) | 群组语音数据处理方法、系统及终端设备 | |
EP3720037A1 (en) | Method, apparatus, storage medium and terminal device for controlling device operation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |