CN109586715A - 一种多源综合时钟产生装置 - Google Patents
一种多源综合时钟产生装置 Download PDFInfo
- Publication number
- CN109586715A CN109586715A CN201811380297.3A CN201811380297A CN109586715A CN 109586715 A CN109586715 A CN 109586715A CN 201811380297 A CN201811380297 A CN 201811380297A CN 109586715 A CN109586715 A CN 109586715A
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- electric current
- clock
- road
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 title claims abstract description 7
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 7
- 238000001914 filtration Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 3
- 239000002131 composite material Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种多源综合时钟产生装置，该装置利用多个时钟源综合驱动产生同一种时钟信号。通过对每路鉴相电压或电流分配不同的权重系数，实现各路时钟源对所需输出信号的不同控制权，产生基于多个时钟源的综合时钟信号，同时可以实现各路时钟源之间的无缝切换。
Description
技术领域
本发明涉及多个时钟源综合后产生同一种时钟的装置，通过该发明能够实现基于多个时钟源的综合时钟信号，并可实现多源钟无缝切换，提高了时频系统的稳定性和可靠性。
背景技术
目前多时钟源技术是基于多个时钟源冷热备的方式进行可靠性和稳定性提升，但由于实际情况中多个时钟冷热备时涉及到的切换问题是困扰系统稳定运行的瓶颈。因此必须解决多时钟源综合及无缝切换技术。
发明内容
本发明的目的在于同时使用多个时钟源综合产生一种综合时钟，同时实现多时钟源无缝切换。本发明一定程度上解决了多时钟源综合生成技术和无缝切换技术。
本发明采用的技术方案为：
一种多源综合时钟产生装置，包括第一至第N鉴相器、第一至第N滤波放大电路、综合电压/电流调整模块、N级滤波电路、压控振荡器和分路电路；
第一至第N鉴相器分别用于接收外部时钟和分路电路输出的反馈时钟，将外部时钟与反馈时钟进行相位比对得到相位差，根据相位差产生相应的相位比较电压或电流，并分别将相位比较电压或电流一一对应输出至第一至第N滤波放大电路；
第一至第N滤波放大电路分别用于将接收到的电压或电流滤波放大后输出至综合电压/电流调整模块；
综合电压/电流调整模块用于在电路启动时，根据外部控制指令分配其中一路电压或电流的控制系数为1，其余各路电压或电流的控制系数全部为零，在正常工作后根据外部控制指令为每一路电压或电流分配对应的控制系数，并将各路电压或电流的加权和作为最终的电压或电流，输出至N级滤波电路；其中，各路控制系数的和为1；
N级滤波电路用于将接收到的电压或电流经过N级滤波处理后得到纯净的电压源或电流源，输出至压控振荡器；
驱动压控振荡器用于在纯净的电压源或电流源的驱动下输出时钟至分路电路；
分路电路用于将接收到的时钟进行分路后分别输出至第一至第N鉴相器以及外部。
其中，综合电压/电流调整模块包括第一至第N量化电路、第一至第N权重分配电路、综合电路和模数转换电路；
第一至第N量化电路分别用于一一对应接收第一至第N滤波放大电路输出的电压或电流，并进行量化后一一对应输出至第一至第N权重分配电路；
第一至第N权重分配电路分别用于在电路启动时，根据外部控制指令分配其中一路电压或电流的控制系数为1，其余各路电压或电流的控制系数全部为零，在正常工作后分别根据外部控制指令为各自的电压或电流分配控制系数，并将电压或电流与对应的控制系数的乘积输出至综合电路；
综合电路用于将接收到的N路电压或电流相加，输出最终的电压或电流至模数转换电路；
模数转换电路用于将接收到的电压或电流进行模数转换后输出至N级滤波电路。
本发明与现有技术相比的有益效果为：
(1)在多个时钟源作用下，均能所有时钟源均参与时钟产生；
(2)当需要切换时，能够实现多个时钟源间的无缝切换，能够显著提供系统可靠性和稳定性。
附图说明
图1是本发明的原理框图；
图2是综合电压/电流调整模块的原理框图。
具体实施方式
以下结合附图对本发明做进一步的说明。
多时钟源综合产生方法是通过对每个时钟与输出时钟信号进行鉴相，分别产生多个鉴相电压，通过对多个鉴相电压的综合实现对输出时钟的控制，通过调整每路鉴相电压的权重系数达到控制不同时钟源对末端输出信号的控制权。
本发明一种多源综合时钟产生装置，包括第一至第N鉴相器、第一至第N滤波放大电路、综合电压/电流调整模块、N级滤波电路、压控振荡器和分路电路；
第一至第N鉴相器分别用于接收外部N路时钟和分路电路输出的反馈时钟，将外部时钟与反馈时钟进行相位比对得到相位差，根据相位差产生相应的相位比较电压或电流，并分别将相位比较电压或电流一一对应输出至第一至第N滤波放大电路；
第一至第N滤波放大电路分别用于将接收到的电压或电流滤波放大后输出至综合电压/电流调整模块；
综合电压/电流调整模块用于在电路启动时，根据外部控制指令分配其中一路电压或电流的控制系数为1，其余各路电压或电流的控制系数全部为零，在正常工作后启动后，待压控振荡器稳定后，同时调整第一路电压或电流权重系数为0.99，第二路电压或电流重系数为0.01，等待电路稳定；然后逐渐增加第二路电压或电流权重系数，减小第一路电压或电流权重系数；按照上述过程依次调整所有电压或电流的权重系数，使其满足控制指令分配要求；其中，各路控制系数的和为1；
N级滤波电路用于将接收到的电压或电流经过N级滤波处理后得到纯净的电压源或电流源，输出至压控振荡器；
驱动压控振荡器用于在纯净的电压源或电流源的驱动下输出时钟至分路电路；
分路电路用于将接收到的时钟进行分路后分别输出至第一至第N鉴相器以及外部。
其中，综合电压/电流调整模块包括第一至第N量化电路、第一至第N权重分配电路、综合电路和模数转换电路；
第一至第N量化电路分别用于一一对应接收第一至第N滤波放大电路输出的N路电压或电流，并进行量化后一一对应输出至第一至第N权重分配电路；
第一至第N权重分配电路分别用于在电路启动时，根据外部控制指令分配其中一路电压或电流的控制系数为1，其余各路电压或电流的控制系数全部为零，在正常工作后启动后，待压控振荡器稳定后，同时调整第一路电压或电流权重系数为0.99，第二路电压或电流重系数为0.01，等待电路稳定；然后逐渐增加第二路电压或电流权重系数，减小第一路电压或电流权重系数；按照上述过程依次调整所有电压或电流的权重系数，使其满足控制指令分配要求。
综合电路用于将接收到的N路电压或电流相加，输出最终的电压或电流至模数转换电路；
模数转换电路用于将接收到的电压或电流进行模数转换后输出至N级滤波电路。
Claims (2)
1.一种多源综合时钟产生装置，其特征在于，包括第一至第N鉴相器、第一至第N滤波放大电路、综合电压/电流调整模块、N级滤波电路、压控振荡器和分路电路；
第一至第N鉴相器分别用于接收外部时钟和分路电路输出的反馈时钟，将外部时钟与反馈时钟进行相位比对得到相位差，根据相位差产生相应的相位比较电压或电流，并分别将相位比较电压或电流一一对应输出至第一至第N滤波放大电路；
第一至第N滤波放大电路分别用于将接收到的电压或电流滤波放大后输出至综合电压/电流调整模块；
综合电压/电流调整模块用于在电路启动时，根据外部控制指令分配其中一路电压或电流的控制系数为1，其余各路电压或电流的控制系数全部为零，在正常工作后根据外部控制指令为每一路电压或电流分配对应的控制系数，并将各路电压或电流的加权和作为最终的电压或电流，输出至N级滤波电路；其中，各路控制系数的和为1；
N级滤波电路用于将接收到的电压或电流经过N级滤波处理后得到纯净的电压源或电流源，输出至压控振荡器；
驱动压控振荡器用于在纯净的电压源或电流源的驱动下输出时钟至分路电路；
分路电路用于将接收到的时钟进行分路后分别输出至第一至第N鉴相器以及外部。
2.根据权利要求1所述的多源综合时钟产生装置，其特征在于，综合电压/电流调整模块包括第一至第N量化电路、第一至第N权重分配电路、综合电路和模数转换电路；
第一至第N量化电路分别用于一一对应接收第一至第N滤波放大电路输出的电压或电流，并进行量化后一一对应输出至第一至第N权重分配电路；
第一至第N权重分配电路分别用于在电路启动时，根据外部控制指令分配其中一路电压或电流的控制系数为1，其余各路电压或电流的控制系数全部为零，在正常工作后分别根据外部控制指令为各自的电压或电流分配控制系数，并将电压或电流与对应的控制系数的乘积输出至综合电路；
综合电路用于将接收到的N路电压或电流相加，输出最终的电压或电流至模数转换电路；
模数转换电路用于将接收到的电压或电流进行模数转换后输出至N级滤波电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811380297.3A CN109586715A (zh) | 2018-11-20 | 2018-11-20 | 一种多源综合时钟产生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811380297.3A CN109586715A (zh) | 2018-11-20 | 2018-11-20 | 一种多源综合时钟产生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109586715A true CN109586715A (zh) | 2019-04-05 |
Family
ID=65923266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811380297.3A Pending CN109586715A (zh) | 2018-11-20 | 2018-11-20 | 一种多源综合时钟产生装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109586715A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587954B1 (en) * | 1999-11-24 | 2003-07-01 | Advanced Micro Devices, Inc. | Method and interface for clock switching |
| CN101398474A (zh) * | 2007-09-30 | 2009-04-01 | 郑州威科姆技术开发有限公司 | 北斗与gps双系统秒时差切换方法 |
| CN104683088A (zh) * | 2014-12-01 | 2015-06-03 | 国家电网公司 | 多基准同步方法、装置及系统 |
| CN106788853A (zh) * | 2017-01-26 | 2017-05-31 | 华为技术有限公司 | 一种时钟同步装置及方法 |
-
2018
- 2018-11-20 CN CN201811380297.3A patent/CN109586715A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587954B1 (en) * | 1999-11-24 | 2003-07-01 | Advanced Micro Devices, Inc. | Method and interface for clock switching |
| CN101398474A (zh) * | 2007-09-30 | 2009-04-01 | 郑州威科姆技术开发有限公司 | 北斗与gps双系统秒时差切换方法 |
| CN104683088A (zh) * | 2014-12-01 | 2015-06-03 | 国家电网公司 | 多基准同步方法、装置及系统 |
| CN106788853A (zh) * | 2017-01-26 | 2017-05-31 | 华为技术有限公司 | 一种时钟同步装置及方法 |
Non-Patent Citations (3)
| Title |
|---|
| 徐开: "基于IEEE1588实现电网多时钟源时间同步系统应用的探讨", 《科技资讯》 * |
| 李晓东等: "一种FPGA多时钟源管理器的设计与实现", 《信息通信》 * |
| 赵阳等: "一种基于多源剩余误差综合计算提高时间接收精度的方法", 《电力信息与通信技术》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106026172B (zh) | 一种集散式光伏逆变系统及其限功率控制方法 | |
| CN106961101B (zh) | 一种具有多级母线电压补偿直流微网改进型多斜率下垂控制方法 | |
| CN101079630B (zh) | 一种用于实现时钟相位平滑切换的数字锁相环装置及方法 | |
| CN103856062B (zh) | 移相全桥同步整流电路的双环控制电路 | |
| CN104953625B (zh) | 一种基于二次电压控制的微电网中分布式电源无功功率分配方法 | |
| CN106026195B (zh) | 一种微电网群同期合闸并网的控制方法 | |
| CN107591834A (zh) | 基于虚拟同步机的组串式无储能光伏发电系统控制方法 | |
| CN107026580A (zh) | 一种isop分布式逆变器系统的输出同相位控制方法 | |
| CN109066820A (zh) | 基于电流下垂特性的并联逆变器功率均分装置及控制方法 | |
| CN107332282B (zh) | 一种微网预同步并网控制系统及其控制方法 | |
| CN108206631A (zh) | 功率变换器装置及功率变换器系统 | |
| CN106711994B (zh) | 分布式电源发电系统的控制方法和控制系统 | |
| CN110134217A (zh) | 一种cpu功耗管理装置 | |
| CN108631363B (zh) | 基于主从式控制的逆变器光伏虚拟同步控制方法 | |
| CN110148954B (zh) | 一种基于sop的配电网控制方法 | |
| CN109888829A (zh) | 基于改进感性下垂控制的光伏微网系统离并网无缝切换系统 | |
| CN1007112B (zh) | 产生频率可数字分级调整的模拟信号的频率合成器电路 | |
| CN115117876A (zh) | 一种基于柴油发电车接口的负荷功率平滑转移方法 | |
| CN109586715A (zh) | 一种多源综合时钟产生装置 | |
| CN104901404B (zh) | 一种充电电路及输出控制方法 | |
| CN108964147A (zh) | 一种改善并联逆变器无功功率分配的方法 | |
| CN104124964A (zh) | 一种延时锁相环及提高延时锁相环精度的方法 | |
| CN106788403B (zh) | 一种应用于光纤时间传递的大范围高分辨率时延控制方法 | |
| CN110571796A (zh) | 孤岛运行级联h桥微网结构分散交错及分层谐波治理方法 | |
| CN105449832B (zh) | 一种ups均流控制系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190405 |
|
| RJ01 | Rejection of invention patent application after publication |