CN1095831A - 不更换中央处理机的电脑开发工具 - Google Patents

Abstract

本发明涉及一种电脑产品开发工具，特别是指不 更换中央处理机的电脑开发工具。它主要是以唯读 记忆体作为进入系统目标的路径，另搭配主要控制用 连接线，以取得该目标系统的完全操纵，并可令该目 标系统经其记忆体所在位址输出其运算、处理结果， 其所需时序是由标准记忆体所能取得的信号中产 生。从而，避免了重复投资，成本降低，而且扩大了使 用领域。

Description

本发明涉及一种电脑产品开发工具，特别是指不更换中央处理机的电脑开发工具。

目前，电脑应用领域广泛，在不同场所，不同规模应用时，设计者必然考虑不同的中央处理机（CPU），每种CPU都有不相同的硬、软件特殊。因此，设计人除了必须了解所使用的CPU之外，在产品开发阶段还必须花费巨资购买发展系统（DEVELOP    SYSTEM）而这项设备购入之后，在产品设计中，倘若要更换CPU应用时，还必须再添购其它配件，甚至整个更换，形成原有设备间置，造成浪费。尤其现在硬件变化速度非常快，在许多不同应用的产品中，主、客观条件的差异，不可能以一个形成的CPU作多种功能及价质差异悬殊的各种电脑产品。

电脑应用产品的开发过程，在明确定义其功能、目标之后，开始选择适用的中央处理器，周边元件，然后进行硬、软件的规划。在硬件打样（PROTO-TYPE）试作之后，必需经软件实际执行、除错之后，完全确认无误之后，开发工作才算完成。此时，一般都以前述的ICE或MICE进行。此类工具的原理，系以发展系统的内部中央处理器来取代目标系统上的中央处理器。发展系统逐步取得目标系统中央处理器的所有信号及控制接脚，借由操纵其内部中央处理器，而监督、管理目标系统。此时，若目标系统上的硬件电路存在着严重错误，如短路、断路或者连接线有误，仍必须靠硬件检查予以排降、修正。因此，发展系统的适用范围，仍以软件开发，除错为主。

因不同产品为选用不同的中央处理器时，势必因中央处理器不同，而必须购置其它配备，甚至整个开发工具更换。既不方便又要化费昴贵的投资。即使同型的中央处理器，不同包装时还得另购转接器（ADAPTOR）。

鉴此，本发明的目的是提供一中不更换中央处理机的电脑开发工具，它可不更换硬件，适用多种中央处理器（CPU）。

本发明的目的是这样实现的：它主要是以唯读记忆体（ROM）作为进入系统目标（TARGET）的路径，另搭配主要控制用连接线，以取得该目标系统的完全操纵，并可令该目标系统经其记忆体（ROM）所在位址输出其运算、处理结果，其所需时序（TIMING）是由标准记忆体（ROM）所能取得的信号中产生。

下面结合附图和实施例对本发明进一步说明。

图1本发明的功能方框图

图2本发明的双向埠与解码电路图

图3本发明的时序分析图

图4本发明的实施例的配置图

图5本发明的记忆体管理说明图

图6本发明的实施例，应用于可携带性的方式

图7本发明的另一实施例，应用于介面卡的方式

图号部分：

（01）连接头（CONNECTOR）    （02）输入缓冲电器

（03）输出缓冲器    （04）可读写记忆体（ROM）

（05）可程式化解码器    （06）（06′）双向埠

（07）（08）输入出埠    （09）控制用输出缓冲器

（10）中央处理器（CPV）    （11）I/O输入，出及界面

（12）记忆体（MEMORY）    （13）目标系统的位址汇流排

（14）（14′）位址比较器    （15）输出埠

（16）目标系统的选取信号    （17）输出缓冲器

（18）解码器    （18′）写出延时电路

（19）记忆体输出信号    （20）目标系统的资料汇流排

（21）本发明的输入，出埠    （22）（22′）双向埠

（23）交谈触发信号    （24）（29）位址汇流排的时序

（25）（30）资料汇流排的时序    （26）读脉冲（READ    STROBE）

（27）读入周期    （28）读入周周期结束

（30）资料    （31）写脉冲（WRITE    STROBE）

（32）（32′）时差    （33）PC值

（34）选取信号    （34′）输出信号

本发明经详细分析、无数次不同CPU的实际使用之后，针对所有CPU的共同总设计，以单一装置可适用于任何形式不同的CPU，兹将其主要应用原理及特征配合附图详细说明。

无论电脑系统使用何种中央处理器，其周边配备如何，这些硬件配备适于不同的应用，其规模大小差异并无一定“规划”可循。唯一共同点是：任何电脑系统中均必备或大或小的唯谈记忆体（ROM）以完成其开机动作乃至于一些基本输入出动作（BIOS），较小应用者的监督程式（MONITOR）亦在此ROM内。一般电脑应用的开发，除硬件需电路外，就是此ROM内程式的撰写工程。此时即需用开发工具。

一个典型发展系统应具备的条件如下：

A、能够由它处（如终端机、个人电脑等）下截及上截其应用程式及操控目标系统。

B、能够进行程式撰写及修改（EDIT）。

C、能够进行程式除错（DEBUG）及单步（SINGLE    STEP）执行。

本发明采用经此任何系统必备的开机ROM进入目标系统，另外，再以本发明的输出，控制目标系统的主要控制信号（RESET），取得目标系统的监控权，从而进行程式开发及除错。主要将终端装置与目标系统的所有程式、资料的传输、操控完全经本发明的装置进行。一般开发工具均需要有一或为专属的终端装置，借以和使用者交谈，此终端装置可以为任何具备有输入（如键盘）及输出（如萤幕）与外接界面，如：串联埠或并联埠或特别定制的界面卡（INTERFACE    CARD）及备有后备储存媒体，如：磁带机或磁碟机等的装置。此终端装置与发展工具连接以完成发展系统的“人机界面”。电脑开发，设计人员只须将本发明的连接排线之一端插入进行开发中的目标系统内的开机ROM的脚座（SOCKET）内，将本发明的主控输出引线，接往目标系统重量置（RESET）接脚。即可完全控制目标系统，令目标系统执行的开机程式，由本发明的装置代替。此与一般采用替代CPU作法完全不同。本发明的装置可适用于任何以ROM为其开机执行程式所在的目标系统中。

要从目标系统的ROM中取得目标系统的输出资料，即要求目标系统将其处理，运算的结果“写”或输出到其ROM所在位址。在一般情形下是不可能的，因为目标系统上的解码电路中，不可能将其资料写出（WRITE）信号线连接到ROM上。发明人经详细分析各种不同CPU的动作时序（TIMING）后，将所有CPV对于其周边装置的存取规则整合之后，本发明可以会目标系统将其资料“写”入其ROM所在位址的解码方法。

大多CPU对外写出资料时，其动作依然是二位址汇流排首先由CPU向外送出，接着即由资料汇流排送出其内部资料，在前述二者已经足够让其信号达到稳定状态后，再送出“写”脉冲（STROBE）。而且资料汇流排上的状态会一直延续到下一个位址汇流排的组合形成之前。表示可经位置址汇流排解码电路于适当时间内，无需取得CPU的写出信号，亦可由资料汇流排上取得正确的资料。此时虽无法自ROM所在位址取得正确的写出动作信号，亦可经此手段取得正确资料。

由以上的分析，本发明是在目标系统的开机ROM中选取适当且可规划的位址内作成：令目标系统可透过本发明与终端装置交谈的“双向埠”，借此可进行程式的撰写、修改、执行等一般开发工作。

按习用的ROM的接脚中，位址汇流排（ADDRESS    BUS）为输入信号，用以选取ROM内部的特定地址。资料汇流排（DATA    BUS）为输出信号，将内部被位址汇流排指定的位址的内容输出。另外还有至少一只输出致能控制接脚，此接脚被致能时，内部资料才可输出。在同一只集成电路（IC）的ROM内，其于系统中所占的位址为某特定范围内的连续位址。系统经解码电路选取（ACCESS）。可将此ROM与目标系统之间的连接信号线截断，加入本发明的装置，进行对于目标系统的操控。

本发明有关于与目标系统的连接、控制、交资等所采用的手段及原理，配合实施例图式说明如下：

参阅图1，图中虚线左侧为一段电脑的框架图，其包含CPU（10）、I/O（11）及必备的记忆体（12）仍必然配备，若本发明实施时，以扩充卡（ADD-ON    CARD）的形态作成，这些另部件可直接用电脑内完成。本发明主要应用虚线右侧的部分。

由目标系统的一只ROM的接脚中，经连接头（01），可取得目标系统的位址汇流排及资料汇流排，将分别插入三态输出的缓冲电路（02）及（03）后，连接在记忆体（04）的接脚即可与其它具有三态输出的输出埠（07）直接连接，此可以取代一般布局复杂的多工电路，增加硬件的可靠度此时记忆体（04）的位址汇流排可由来自目标系统经缓冲电路（02）主控，或由本发明的装置内的输出埠（07）主控。其资料汇流排则可经缓冲电路（03）输出至目标系统，或经输出埠（07）与本发明的操控部分连接。因为需要能够修改目标系统的程式记忆体的内容，所以记忆体（04）必需为ROM，且其写入动作也只能由本发明的装置进行。而且，此记忆体（04）是经缓冲电路，连接在目标系统的ROM的位址。因此，编修记忆体（04）即相当于编修目标系统的ROM。

将由目标系统的位址线经ROM的接线（01）引入之后，可经解码电路（05）解出指定的位址，在本发明的装置中，牺牲少许记忆体位址，用以构成目标系统与交谈的双向埠（06）及（06′）。当解码电路（05）选取此双向埠时，记忆体（04）的输出缓冲电路（03）被输出禁止，此时即可在本发明的装置经输入埠（08）与目标系统的资料汇流排之间，形成双向通道，透过此可以进行命令、资料的双向交流。

因为不同CPU对于其程式计数器（PC）的处理方法各不同，如：Z80CPU以0000为RESET向量（VECTOR），而6502CPU的RESET向量则为FFFC，FFFD，为了不影响使用者撰写程式时的方便，不必着意避开双向埠而中断其程式，以及本发明可适用于各种CPU，解码电路（05）必须为可程式化。以令本发明的双向埠（06）及（06′）可被规划于此ROM所含位址范围内的任何位址。

该双向埠（06）（06′）叵不用于有关与本发明的装置通信时，可将关闭，而将其所占用目标系统的位址释放，使用者的程式又可拥有这些位址，不必担心此双向埠合造成任何困扰。

将可规划的解码电路及双向埠，以标准元件实施列配合图详细加以说明，以便增进了解。

参阅图2，将经ROM的接脚取得的目标系统位址汇排（13）接到比较器（14）及（14′）的一端，比较器（14）（14′）的另一端接在本发明的输出埠（15），比较器的输出仅在其二输入侧的“值”全等时，才为动作状态，将此输出与目标系统的晶片选取线（16）组合，形成记忆体（04）输出缓冲器（17）的致能控制，同时控制解码器（18）。当比较器（14）（14′）得到目标系统的位址汇流排与输出埠等值的输出，且目标系统的解码电路也选取本发明所取代的ROM时，解码电路（18）被致能，记忆体往目标系统的输出（19）被关闭，此时，目标系统的资料汇流排（20），经二组闩锁电路（22）及（22′）构成的双向埠，与本发明的系统（21）互通。

此双向埠（22）（22′）在目标系统的位址，系由本发明输出于比较器（14）（14′）的埠（15），决定其位址范围，因此，在不同目标系统时，本发明即可将此埠，依实际需要设定其位址。在同一目标系统内，若因执行在目标系统的程式需要，也可以随时予以变更。

为了有效确实地完成此双向埠的通信，此解码电路（18）更另提供触发信号线（23），以岔断请求方式，达成目标系统与本发明之间的“握手”（HAND    SHAKE）交谈。

本发明将欲交递于目标系统的命令或资料，写入双向埠（22），当目标系统经谈取该双向埠（22）之后，可由触发信号（23）通知本发明的装置。而且标系统则将资料写入双向埠（22′），再以触发信号（23）告知本发明的装置。

因为不能由目标系统的ROM所在位址取得目标CPU向外写出的动作信号，所以必须在本发明的装置内“制造”出相当的动作时序。

CPU对外写出其内部资料时，资料的流动方向为：CPU主动向外输出，欲输出的资料为确定已知者，故其资料汇流排上大多与位址汇流排同时达到稳定状态，少数CPU因为采用多工方式（MULTIPLEX），可能造成资料汇流排与位址汇流排之间，产生短暂的时序差，此时序差通常在数拾尘秒（ns），确知CPU在送出稳定的位址汇流排50ns以后，资料汇排的状态，确为其写出的资料，故可经位址汇流排解码之后，经一延时电路（DELAY    LINE）（18′）的输出，闩锁其写出的资料。

兹将CPU对外界执行读、写动作的时序，及本发明产生获得目标CPU写出动作的时序所采取的手段配合图式详述如下：

参阅图3，CPU在读取（READ）或输入（INPUT）外界资料时，必须首先将欲谈取资料所在位址，经位址汇流排送出（24）在汇流排送出之后，由部资料汇流排即准备将外部汇流排（25）的状态读入。在前述二动作之间必须有足够的时间（27）令被位址汇流排所指定位址的装置（记忆体或输入埠）将其资料呈现在资料汇流排上。此时CPU才能够送出“读脉冲”（READ    STROBE）（26）。

而被选取的装置在本读入或输入指令完成时，因CPU送出不同PC值（28），而从被选取状态中脱离，逐一与CPU资料汇流脱离。

本发明的装置内部也采用标准数位电路元件，故将资料传往目标系统时会不存在时序上的困扰。

当CPU执行写出（WRITE）或输出（OUTPUT）资料到某特定位址的位址先向外界送出（29），随即送出资料（30），前述二信号，在多工汇流排者，会有少许时差（32′）。而后经少许时间（32），才送出“写脉冲”（WRITE    STROBE）（31）以令被选取对象将资料存入。此指令周期结束时，CPU立即变动PC值（33）。本发明经解码电路，取得以向埠的选取信号（34），再经延时电路延时输出信号（34′），此时可用“边缘闩锁”电路锁定目标CPU写出的资料。此“血缘闩锁”电路在信号的上升缘（RISING    EDGE）闩锁其输入端的信号。即为目标CPU写出的资料。

本发明在无法取得目标系统写出脉冲的情形下，利用目标系统ROM中的某特定位址作成目标系统对于本发明的装置的输出埠，将目标CPU的出输出资料以“边缘闩锁”的方法取得。

在上述二埠被本发明内的解码电路选到时，本发明内模拟目标系统的记忆体被输出禁止，而目标系统也只能选取此记忆体所在位址（ROM），所以不可能在其时产生冲突。

前述本发明与目标系统之间的双向埠，在本发明的装置端为位址固定的埠，在目标系统则为本发明进入其系统的ROM的定址范围内的可规划值。如此，则又不与目标系统内任何装置起冲突。

因为目标系统的ROM的容量为未知值，所以，本发明内提供数种常用ROM的容量选择，以应付不同目标系统的需求。本发明所采取的手段，系以输出埠控制位址线，在不同容量的ROM时，可开关某些位址信号线。因为由本发明的输出埠控制，故对于目标系统的ROM的容量亦可由程式设定。

参阅图4，本发明在实际运用时的连接情形。

本发明的装置（35）系连接在终端设备（36）与待开发，除错或学习用的目标系统（37）之间的开发工具。其中连接本发明与终端设备的连接线（39），可因设计用途而异，可以为标准双向通信埠（如习用的RS-232），也可能为特别设计的界面卡的延伸线，如有必要时;也可将本发明的装置，直接设计在界面卡内（如图7所示），因考虑其可携性（PORTABLE），应以第6图所示的作法较佳。图中（38）为本发明连接在目标系统ROM的排线，其宽度可视目标系统上使用的ROM而定。本发明对于目标系统的主要控制线（38′）系连接于目标CPU的RESET接脚。

要令目标系统与本发明的装置交谈，必须将一段可在目标系统执行的程式，插入（INSERT）在目标系统内，且不得因任何动作而破坏使用的程式。在此不同目标系统（不同CPU）时，需采取不同的处理手段。兹将本发明于运行时的必备软件作业，配合图式详细说明如下：

本发明的装置在架设（INSTALL）之初，需要由终端设备（个人电脑）下截（DOWNLOAD）其不同目标系统的操作软件，此软件以目标CPU的语言写成，其主要任务为：经由双向埠与本发明的装置交谈，由若干达到不同功能的片段组成。如读出目标CPU的暂存器（REGISTERS），某段记忆体内容的倾印（DUMP）……等特定的功能。相当于一段小规模应用、学习时用的“监督程式”的组合。

这些适用于目标系统的监督程式，被截和系统记忆体（12）内，而非直接载入使用记忆体（04）。此段程式因为功用单纯，不会占用很大记忆体（12）的空间。可将记忆体（12）作成相当大容量，令其保持监督程式的三至四倍的容量。以确定有足够空间保存部分目标系统的程式与变数（VARIABLES），以及运用于目标系统的监督程式。

接着，在必要时，可将下载使用者程式别使用者记忆体（04）内，以便使用者执行其程式，或进行修改、除错。若使用者未载入任何程式，则本发明的装置即直接进入监管目标系统。

要令目标系统进入确知状态，则必需操控目标系统的某些接脚，所有的CPU都有一主要控制用的RESET接脚，在此接脚动作之后的状态为已知，为了确实掌握目标系统的状态，所以本发明又以一个埠加入缓冲电路（09）作为输出，以控制目标系统。

参阅图1和图5，图5系将二记忆体部分放大的细部说明图式。因使用记忆体（04）内有使用的程式，不得破坏其内容，所以欲在目标系统执行交谈程式之前，必须先对目标系统的记忆体作妥善处理;交谈程式开始运行之前，必须作如下的安排：

1、将目标系统的RESET向量的连续数个（3到5）BYTES的内容（51），搬到记忆体（12）内的特定位置（40）予以保存。

此处原如使用程式的RESET向量值，在一个开发、学习阶段，可能为未知内容，本发明的装置一概予以保留。

2、将予存在本发明内记忆体（12）的数BYTE内容（41）搬入第一步骤的位址（39）内，此数BYTE的内容是系统的已知向量，假设令其向量指向（45），则系统确知可控制目标CPU经（09）控制后的执行位址。

3、同理，将已知向量起始的记忆体内容（42），搬适当长度到保存目标程式（43）的所在，再由记忆体（12）搬移一段执行特定交谈功能的程式（44）在此处。

此段程式的互相搬动者之中，属于使用者（04）的程式部分所搬移的长度（42），不得小于由系统记忆体（12）搬移过去的长度（44），以免因“盖过”而破坏使用的程式。

4、欲执行交谈时，由本发明的控制令记忆体（04）与目标系统连接，再由输出（09）启动目标系统，此时即可令目标系统透过双向埠（06）与本发明的装置的输入、出埠（08）进行命令、资料的交流。

5、必须更改目标系统的交谈程式时，首令目标系统进入RESET状态，再取回目标记忆体（04）的控制权，然后将原先由目标记忆体（04）内搬出的程式，搬回原处复原。重复上述1到4的动作即可。

6、欲执行使用者程式时，只须将使用者的程式复原，控制权交给使用者程式即可。

以上操作过程系在本发明的装置内进行，可自动依需求，由记忆体（12）搬动适用的片段程式到（04），以进行开发系统应具备的功能，使用者在终端（个人电脑）侧的操作，完全在于命令阶层，不含有任何困扰。例如：使用者在键盘输入代表显示目标CPU内暂存器的命令“R”，则本发明的装置即进行完成此命令的上述动作……。

由于记忆体（12）的内容系由终端装置载入的，所以在更换不同目标系统时，对于本发明的装置面言，只需由终端装置载入不同应用程式即可，硬件电路上无需任何异动。若有必要时，可将记忆体（12）暂为二部分：一为目标CPU的片段程式的组合，将之录于ROM内，另一部分为ROM，如此可因不同目标系统，仅换不同的ROM即可。

本发明使用的记忆体（12）的资料汇流排，并无一定宽度的限制，此记忆体的汇流排宽度系完全跟随目标系统。

综合上述;任何电脑系统的开发、学习、除错工作时，不需更换开发工具的任何硬件，即可进行。如此，教育训练单位、电脑、电子产品产业者，不必重复投资，充分发挥投资效益。

本发明所提出的方法与实施的装置，在现有技术中未曾见到，同时兼具有成本低廉、升级容易、以一当百的特点;尤其重要的是：本发明完全取消习用代换CPU的技术，采用更简便、更不易改形状、包装的ROM为进入目标系统的手段。

本发明使得电脑应用人员在不更换任何硬件的条件下，可以进行任何以ROM为程式、资料（常数）所在的系统，更换不同的CPU时，仅需更换其载入软件即可。尤其对于从事研究开发以及教育训练单位而言，投资最少而适用最广。对于将来的新的CPU又有能力、轻易的升级胜任，实质上，是一种价值极高的发明。

由于半导体科技一日千里的进步，本发明的实施手段显然并非仅限上述的方法，因此，对于熟悉该项技术者，包括采取客户制IC（ASIC）等多种设计也应含在本发明之内。

Claims (5)

1、一种不更换中央处理机的电脑开发工具，其特征是：以唯读记忆体作为进入系统目标为路径，另搭配主要控制用连接线，以取得该目标系统的完全操纵，并可令该目标系统经其记忆体所在位址输出其运算，处理结果，其所需时序是由标准记忆体所能取得的信号中产生。

2、按权利要求所述的不更换中央处理机的电脑开发工具，其特征是：控制该目标系统的命令及资料，是由该目标系统的记忆体内传送的。

3、按权利要求1所述的不更换中央处理机的电脑开发工具，其特征是：该目标系统内的记忆体双向沟通的解码位址是可经由程式规划。

4、按权利要求1所述的不更换中央处理机的电脑开发工具，其特征是：该目标系统内的记忆体的容量，是可由不同作业程式规划。

5、按权利要求1所述的不更换中央处理机的电脑开发工具，其特征是：控制该目标系统沟通的汇流排宽度，是可因该目标系统的差异而可予以不同作业程式规划。

Images