CN109581207A - 用于故障注入攻击硬件仿真的低成本电路状态控制方法 - Google Patents

用于故障注入攻击硬件仿真的低成本电路状态控制方法 Download PDF

Info

Publication number
CN109581207A
CN109581207A CN201811557271.1A CN201811557271A CN109581207A CN 109581207 A CN109581207 A CN 109581207A CN 201811557271 A CN201811557271 A CN 201811557271A CN 109581207 A CN109581207 A CN 109581207A
Authority
CN
China
Prior art keywords
subgraph
trigger
fault injection
low
control method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811557271.1A
Other languages
English (en)
Other versions
CN109581207B (zh
Inventor
刘强
李博超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201811557271.1A priority Critical patent/CN109581207B/zh
Publication of CN109581207A publication Critical patent/CN109581207A/zh
Application granted granted Critical
Publication of CN109581207B publication Critical patent/CN109581207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318586—Design for test with partial scan or non-scannable parts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B17/00—Systems involving the use of models or simulators of said systems
    • G05B17/02—Systems involving the use of models or simulators of said systems electric

Abstract

本发明公开了一种用于故障注入攻击硬件仿真的低成本电路状态控制方法，用于部分扫描故障注入攻击模拟。主要方法步骤包括：首先将待测电路的网表转换为S图，通过平衡结构选择扫描触发器。其次，由S图提取触发器关联图，并对触发器进行分组，组内分割为子图。最后对子图的逻辑进行可满足性检测，确保子图的节点同时可控，如果不满足，则修改参数重新分组。该方法操作对象为综合后的网表，不需要修改原有HDL代码，通用性强,以新增少量端口为代价，显著减少了故障注入攻击硬件仿真的逻辑开销。

Description

用于故障注入攻击硬件仿真的低成本电路状态控制方法
技术领域
本发明属于计算机辅助设计领域，尤其涉及一种用于故障注入攻击硬件仿真的低成本电路状态控制方法。
背景技术
故障注入攻击已经成为攻击芯片的一种有效方法[1]。在设计阶段，评估集成电路的抗故障注入攻击能力是十分必要的。文献[2]提出的基于FPGA的硬件仿真平台相较芯片测试成本低，相较软件仿真速度快，并且具有故障注入精准等优点.但需要将待测电路的全部D触发器修改为扫描触发器，会带来较大的资源消耗。部分扫描可以有效地减少资源消耗[3-5]。模拟故障注入攻击要求在指定时刻、指定位置注入故障，同时保持其余电路的正常状态。部分扫描测试方法[3-4]的目的是检验电路运行过程中某一点是否出现了故障，通过测试向量在该点生成故障并传递至可观测点，无需考虑其余电路的正常状态问题。因此，已有的部分扫描测试方法无法直接应用于故障注入仿真。
[1]GHALATY N F,YUCE B,TAHA M,et al.Differential Fault IntensityAnalysis[C]//The Workshop on Fault Diagnosis&Tolerance in Cryptography.IEEEComputer Society,2014:49-58.
[2]徐松,刘强.集成电路故障注入攻击仿真方法[J].计算机辅助设计与图形学学报,2017,29(8):1563.
[3]WOHL P,WAICUKAUSKI J A,COLBURN J E.Enhancing testability bystructured partial scan[C]//Vlsi Test Symposium.IEEE,2012:152.
[4]LITao,LIU Qiang.A Low Cost Partial Scan Approach Based on BalancedSequential Graph Transformation[J].IEEE Transactions on Computer-Aided Designof Integrated Circuits and Systems,2018,37(5):1109.
[5]LITao,LIU Qiang.Cost Effective Partial Scan for Hardware Emulation[C]//IEEE,International Symposium on Field-Programmable Custom ComputingMachines.IEEE Computer Society,2016:131.
发明内容
本发明的目的在于克服上述背景技术存在的缺陷，提供一种用于故障注入攻击硬件仿真的低成本电路状态控制方法，通过在待测电路的网表中选择部分触发器插入扫描链，并将电路中的D触发器进行分组，状态确认。实现对电路中D触发器的分时控制。
本发明的目的是通过以下技术方案实现的，一种用于故障注入攻击硬件仿真的低成本电路状态控制方法,通过在电路中插入部分扫描链以及使能端，实现对电路中全部D触发器的分时控制。
具体包括以下步骤：
(1)预处理待测电路：将待测电路设计源码综合成网表，提取网表电路信息生成时序图(S图)，利用平衡结构，选取部分D触发器成为扫描触发器，在平衡结构的基础上，为降低控制难度，要求每个待控制的D触发器前级为基本输入(PI)或者扫描触发器(SFF)；
(2)由S图生成触发器关联图，基于关联图，将触发器进行分组，同组共用使能端；根据D触发器的相关性，组内分割为子图；
(3)对组内每个子图的逻辑进行SAT可满足性检测，确保该子图的节点同时可控，生成测试向量集，若不满足，则减少子图内节点数量以及增大节点扇入限制，然后重新分组。
所述步骤(1)中具体为：预选取扇入较大的D触发器，保证在应用于大电路时，降低生成平衡结构时算法运行时间；降低SAT检测文件生成时间。
所述步骤(2)中具体为：将具有相同输入的触发器定义为关联触发器，由S图获取触发器关联图，根据关联图进行分组，初始将所有触发器置于一个组一个子图内，迭代处理，将子图内无关触发器集合进行分离，生成新子图，判断子图长度，若大于阈值，则进行子图分割，分割为2～3个组。
所述分割从子图关联较少的D触发器开始，作为一级子图，将该触发器关联的触发器作为下一级子图，并依次寻找关联触发器集合作为一级子图，将隔级子图置于一个组内，保证组内子图间无关联。
所述步骤(3)中全部子图的每个状态生成一个合取范式(CNF)文件，使用SAT求解器求解，确保子图全部状态可以到达
与现有技术相比，本发明具有的优点：
1、与现有技术相比较，本发明提供了一种用于故障注入攻击硬件仿真的低成本电路状态控制方法，该方法仅需选取少数的扫描触发器，便可以实现对电路中其余触发器的控制。
2、相比于传统的扫描链用法，该技术用于对电路中不可直接控制的D触发器进行控制，实现待测电路的电路故障注入。
附图说明
图1是一个时序电路；
图2是时序电路的S图；
图3是平衡后的时序电路S图；
图4是化简后的时序电路S图；
图5是关联触发器间隔取组方法。
具体实施方式
下面通过具体实施例和附图对本发明作进一步的说明。本发明的实施例是为了更好地使本领域的技术人员更好地理解本发明，并不对本发明作任何的限制。
本发明是一种用于故障注入攻击硬件仿真的低成本电路状态控制方法，包括以下步骤：
(1)预处理待测电路：将待测电路设计源码综合成网表，提取网表电路信息生成时序图(S图)。利用平衡结构，选取部分D触发器成为扫描触发器。在平衡结构的基础上，为降低控制难度，要求每个待控制的D触发器前级为基本输入(PI)或者扫描触发器(SFF)。
(a)预选取扇入较大的D触发器，保证在应用于大电路时，降低生成平衡结构时算法运行时间；降低SAT检测文件生成时间。
(b)以基本输入(PI)以及扫描触发器(SFF)作为0级，为其后的所有触发器定级，将偶数级归入扫描链。迭代定级，确保所有待控制D触发器前级为可控节点。
(2)D触发器分组添加使能端：由S图生成触发器关联图。基于关联图，将触发器进行分组，同组共用使能端。根据D触发器的相关性，组内分割为子图。
(a)将具有相同输入的触发器定义为相关触发器。由相关图获取触发器关联图。根据关联图进行分组。初始将所有触发器置于一个组一个子图内，迭代处理。将子图内无关触发器集合进行分离，生成新子图。判断子图长度，若大于阈值，则进行子图分割，分割为2～3个组。
(b)从子图关联较少的D触发器开始，作为一级子图。将该触发器关联的触发器作为下一级子图，并依次寻找关联触发器集合作为一级子图。将隔级子图置于一个组内，保证组内子图间无关联。
(c)如果子图中相互关联触发器过多，则均分相关触发器置于两个子图内，分于两组，其余触发器置于第三个组中。
(3)子图状态确认：对组内每个子图的逻辑进行可满足性SAT检测，确保该子图的节点同时可控，生成测试向量集。若不满足，则减少子图内节点数量以及增大节点扇入限制，然后重新分组。
(a)：对子图的每个触发器生成两个状态的布尔表达式，对每个子图的状态，选取每个触发器的布尔表达式进行排列组合。
(b)全部子图的每个状态生成一个合取范式(CNF)文件。使用SAT求解器求解，确保子图全部状态可以到达。
以下结合附图对本发明做进一步说明：
(1)预处理待测电路：将待测电路设计源码综合成网表，提取网表电路信息生成时序图(S图)。图1是一个时序电路，将其转化的S图，如图2所示。
(2)将电路S图进行平衡结构处理，即消除电路中的环路以及不平衡路径，平衡结构处理后的电路如图3所示。
(3)为简化D触发器分组的控制，设置D触发器的前级节点为可控制的扫描触发器或电路基本输入。因此，对S图中的节点进行定级，将偶数级D触发器归入扫描链。简化后的平衡结构如图4所示。
(4)将具有相同输入的触发器定义为相关触发器，即图4中的D触发器A、B、C、D。对相关触发器的所有状态进行SAT检测，如果不满足对相关触发器进行间隔取组。如图5所示，由关联节点最少的节点开始作为第一个子图，即图中的子图3。将其关联的节点作为下一级子图，即子图2。再次寻找子图2的关联触发器作为下一级子图。即图中节点A与节点B构成的子图1。最终，节点被分成两组，分别为子图1与子图3构成的分组，以及子图2单独构成的分组。组内子图间无关联，可单独进行可满足性检测。
(5)子图状态确认：对组内每个子图的逻辑进行可满足性SAT检测，确保该子图的节点同时可控，生成测试向量集。若不满足，则继续组内子图进行分割取组。

Claims (6)

1.用于故障注入攻击硬件仿真的低成本电路状态控制方法,其特征在于，通过在电路中插入部分扫描链以及使能端，实现对电路中全部D触发器的分时控制。
2.根据权利要求1所述的用于故障注入攻击硬件仿真的低成本电路状态控制方法，其特征在于，包括以下步骤：
(1)预处理待测电路：将待测电路设计源码综合成网表，提取网表电路信息生成时序图，利用平衡结构，选取部分D触发器成为扫描触发器，在平衡结构的基础上，为降低控制难度，要求每个待控制的D触发器前级为基本输入或者扫描触发器；
(2)由S图生成触发器关联图，基于关联图，将触发器进行分组，同组共用使能端；根据D触发器的相关性，组内分割为子图；
(3)对组内每个子图的逻辑进行SAT可满足性检测，确保该子图的节点同时可控，生成测试向量集，若不满足，则减少子图内节点数量以及增大节点扇入限制，然后重新分组。
3.根据权利要求2所述的用于故障注入攻击硬件仿真的低成本电路状态控制方法，其特征在于，所述步骤(1)中具体为：预选取扇入较大的D触发器，保证在应用于大电路时，降低生成平衡结构时算法运行时间，降低SAT检测文件生成时间。
4.根据权利要求2所述的用于故障注入攻击硬件仿真的低成本电路状态控制方法，其特征在于，所述步骤(2)中具体为：将具有相同输入的触发器定义为关联触发器，由S图获取触发器关联图，根据关联图进行分组，初始将所有触发器置于一个组一个子图内，迭代处理，将子图内无关触发器集合进行分离，生成新子图，判断子图长度，若大于阈值，则进行子图分割，分割为2～3个组。
5.根据权利要求4所述的用于故障注入攻击硬件仿真的低成本电路状态控制方法，其特征在于，所述分割从子图关联较少的D触发器开始，作为一级子图，将该触发器关联的触发器作为下一级子图，并依次寻找关联触发器集合作为一级子图，将隔级子图置于一个组内，保证组内子图间无关联。
6.根据权利要求2所述的用于故障注入攻击硬件仿真的低成本电路状态控制方法，其特征在于，所述步骤(3)中全部子图的每个状态生成一个合取范式文件，使用SAT求解器求解，确保子图全部状态可以到达。
CN201811557271.1A 2018-12-19 2018-12-19 用于故障注入攻击硬件仿真的低成本电路状态控制方法 Active CN109581207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811557271.1A CN109581207B (zh) 2018-12-19 2018-12-19 用于故障注入攻击硬件仿真的低成本电路状态控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811557271.1A CN109581207B (zh) 2018-12-19 2018-12-19 用于故障注入攻击硬件仿真的低成本电路状态控制方法

Publications (2)

Publication Number Publication Date
CN109581207A true CN109581207A (zh) 2019-04-05
CN109581207B CN109581207B (zh) 2020-12-11

Family

ID=65930123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811557271.1A Active CN109581207B (zh) 2018-12-19 2018-12-19 用于故障注入攻击硬件仿真的低成本电路状态控制方法

Country Status (1)

Country Link
CN (1) CN109581207B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732310B1 (en) * 1997-12-19 2004-05-04 Nec Corporation Peripheral partitioning and tree decomposition for partial scan
CN1512560A (zh) * 2002-12-30 2004-07-14 清华大学 具有非扫描设计测试代价的扫描设计及测试向量置入方法
CN1737599A (zh) * 2005-09-01 2006-02-22 上海交通大学 基于电路分割的低功耗扫描测试方法
CN101004764A (zh) * 2006-01-20 2007-07-25 西门子（中国）有限公司 扫描协议的管理系统和方法
CN102305912A (zh) * 2011-07-29 2012-01-04 清华大学 数据可压缩的低功耗集成电路测试装置及其方法
CN102353893A (zh) * 2011-06-29 2012-02-15 哈尔滨工业大学 一种改进扫描链单元及基于该改进扫描链单元和时钟控制逻辑的在线测试方法
CN203520396U (zh) * 2013-08-22 2014-04-02 京微雅格（北京）科技有限公司 一种优化寄存器控制信号的集成电路
CN104700044A (zh) * 2015-03-03 2015-06-10 清华大学 寄存器输入输出互换的抗故障注入攻击方法和装置
CN106709141A (zh) * 2016-11-19 2017-05-24 天津大学 基于整数规划模型的部分扫描触发器选择优化方法
CN106771962A (zh) * 2016-11-29 2017-05-31 天津大学 一种基于部分扫描的集成电路故障注入攻击模拟方法
WO2018013299A1 (en) * 2016-07-12 2018-01-18 Qualcomm Incorporated Apparatus for design for testability of multiport register arrays

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732310B1 (en) * 1997-12-19 2004-05-04 Nec Corporation Peripheral partitioning and tree decomposition for partial scan
CN1512560A (zh) * 2002-12-30 2004-07-14 清华大学 具有非扫描设计测试代价的扫描设计及测试向量置入方法
CN1737599A (zh) * 2005-09-01 2006-02-22 上海交通大学 基于电路分割的低功耗扫描测试方法
CN101004764A (zh) * 2006-01-20 2007-07-25 西门子（中国）有限公司 扫描协议的管理系统和方法
CN102353893A (zh) * 2011-06-29 2012-02-15 哈尔滨工业大学 一种改进扫描链单元及基于该改进扫描链单元和时钟控制逻辑的在线测试方法
CN102305912A (zh) * 2011-07-29 2012-01-04 清华大学 数据可压缩的低功耗集成电路测试装置及其方法
CN203520396U (zh) * 2013-08-22 2014-04-02 京微雅格（北京）科技有限公司 一种优化寄存器控制信号的集成电路
CN104700044A (zh) * 2015-03-03 2015-06-10 清华大学 寄存器输入输出互换的抗故障注入攻击方法和装置
WO2018013299A1 (en) * 2016-07-12 2018-01-18 Qualcomm Incorporated Apparatus for design for testability of multiport register arrays
US20180019734A1 (en) * 2016-07-12 2018-01-18 Qualcomm Incorporated Apparatus for design for testability of multiport register arrays
CN106709141A (zh) * 2016-11-19 2017-05-24 天津大学 基于整数规划模型的部分扫描触发器选择优化方法
CN106771962A (zh) * 2016-11-29 2017-05-31 天津大学 一种基于部分扫描的集成电路故障注入攻击模拟方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JEAN-MARC DAVEAU ET AL.: "An Industrial Fault Injection Platform for Soft-Error Dependability Analysis and Hardening of Complex System-On-a-Chip", 《2009 IEEE INTERNATIONAL RELIABILITY PHYSIS SYMPOSIUM》 *
NAHID FARHADY GHALATY ET AL.: "Differential Fault Intensity Analysis", 《2014 WORKSHOP ON FAULT DIAGNOSIS AND TOLERANCE IN CRYPTOGRAPHY》 *
刘强 等: "故障攻击硬件仿真中低成本电路状态控制方法", 《河海大学学报( 自然科学版)》 *
周剑斌: "一种基于部分扫描链的针对故障注入攻击的密码芯片安全测试方法", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
徐松 等: "集成电路故障注入攻击仿真方法", 《计算机辅助设计与图形学学报》 *

Also Published As

Publication number Publication date
CN109581207B (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
Corno et al. RT-level ITC'99 benchmarks and first ATPG results
Kunz et al. Recursive learning: a new implication technique for efficient solutions to CAD problems-test, verification, and optimization
US7917884B2 (en) Enhanced verification by closely coupling a structural overapproximation algorithm and a structural satisfiability solver
Gizdarski et al. SPIRIT: A highly robust combinational test generation algorithm
Iyer RACE: A word-level ATPG-based constraints solver system for smart random simulation
Osama et al. An efficient SAT-based test generation algorithm with GPU accelerator
Drechsler et al. Non-clausal SAT and ATPG
Lin et al. MIX: A test generation system for synchronous sequential circuits
CN109581207A (zh) 用于故障注入攻击硬件仿真的低成本电路状态控制方法
CN109581206A (zh) 基于部分扫描的集成电路故障注入攻击模拟方法
Hung et al. Faster FPGA debug: Efficiently coupling trace instruments with user circuitry
Tong et al. Assertion clustering for compacted test sequence generation
Hong et al. An FPGA-based hardware emulator for fast fault emulation
Safarpour et al. Improved SAT-based reachability analysis with observability don’t cares
Eslami et al. An improved overlay and mapping algorithm supporting rapid triggering for FPGA debug
Dobai et al. Deductive fault simulation for asynchronous sequential circuits
Jenihhin et al. Temporally extended high-level decision diagrams for PSL assertions simulation
Goloubeva et al. High-level test generation for hardware testing and software validation
US20230177244A1 (en) Creation of reduced formal model for scalable system-on-chip (soc) level connectivity verification
US20220382942A1 (en) Non-functional loopback-paths removal from io-pads using logic replication
Matsunaga An accelerating technique for sat-based atpg
US20210333853A1 (en) Power Estimation System
US20220391568A1 (en) Deterministic netlist transformations in a multi-processor parallel computing system
Fummi et al. Functional Verification based on the EFSM Model
Lee et al. Study of the monte–carlo fault injection simulator to measure a fault derating

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 300452 Binhai Industrial Research Institute Campus of Tianjin University, No. 48 Jialingjiang Road, Binhai New Area, Tianjin

Patentee after: Tianjin University

Address before: 300072 Tianjin City, Nankai District Wei Jin Road No. 92

Patentee before: Tianjin University

CP02 Change in the address of a patent holder