CN109543212B - 可编程逻辑器件的功能测试方法、装置及计算机存储介质 - Google Patents
可编程逻辑器件的功能测试方法、装置及计算机存储介质 Download PDFInfo
- Publication number
- CN109543212B CN109543212B CN201811175795.4A CN201811175795A CN109543212B CN 109543212 B CN109543212 B CN 109543212B CN 201811175795 A CN201811175795 A CN 201811175795A CN 109543212 B CN109543212 B CN 109543212B
- Authority
- CN
- China
- Prior art keywords
- programmable logic
- logic device
- file
- tested
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种可编程逻辑器件的功能测试方法、装置及计算机存储介质，在对待测可编程逻辑器件进行系统测试之前，通过EDA工具生成待测可编程逻辑器件的完整位流文件；从完整位流文件中提取待测可编程逻辑器件的待测功能模块对应的小数据流文件；基于小数据流文件对该待测功能模块进行功能测试。相当于在当前系统测试之前，增加基于EDA软件模型的小数据流验证过程，可以在早期的器件模块集成测试阶段同时进行小数据流的验证，这样不仅可以在早期发现功能模块的问题或软件建模问题，减少后期全芯片仿真验证排错次数，增大全芯片验证正确率，大大提高了芯片功能的验证效率，缩短验证周期。
Description
技术领域
本发明涉及可编程逻辑器件领域，尤其涉及一种可编程逻辑器件的功能测试方法、装置及计算机存储介质。
背景技术
可编程逻辑器件(programmable logic device，即PLD)是专用集成电路(Application Specific Integrated Circui，简称ASIC)领域中的一种半定制电路，采用PLD器件进行开发的关键优点是在设计阶段中客户可根据需要修改电路，直到对设计工作感到满意为止。
当前，在可编程逻辑器件PLD器件的设计过程中，往往分不同模块进行分工设计，硬件验证部门对器件进行模块功能的验证时往往采用单元测试(grid)、集成测试(tile及模块互联)、系统测试(全芯片测试)这样由底到顶的测试框架，具体如图1所示。在单元测试和集成测试阶段通过模拟可编程电路数据(配置点)进行测试，但是在完成芯片的整体设计后进行系统测试时，往往依靠自动化电子设计工具(Electronic Design Automation，即EDA)生成PLD器件工作的完整数据流，通过仿真工具对全芯片进行仿真验证，以此达到验证芯片功能的目的。但是EDA工具中模型文件是由软件部门根据硬件设计部门提供的硬件接口文件进行抽象、提取、建模得到，在这过程中，文件通过层层传递、解析、修改，往往存在不可预期的问题。在这种传统验证方法中，一方面，软件部门的建模未能在硬件单元测试及集成测试阶段形成有效的验证，在系统测试(全芯片测试)中可能发现较多建模问题；另一方面，全芯片的规模庞大复杂导致仿真信号的复杂性，加大验证的复杂性，同时增加器件验证的时间成本；又一方面，当硬件设计修改电路文件或硬件接口文件时，硬件验证同步进行单元测试和集成测试通过后，相应的硬件接口文件发布到软件部门，软件部门进行修改软件模型后，硬件验证部门再使用EDA工具进行全芯片验证，在此过程中，单次修改的验证环节增多，验证周期长，软件部门修改的模型文件的正确性只能在全芯片验证中进行验证，排错延后，延长产品的交付时间。
发明内容
本发明提供的可编程逻辑器件的功能测试方法、装置及计算机存储介质，主要要解决的技术问题是相关功能测试方案验证周期长、效率不高。
为解决上述技术问题，本发明提供一种可编程逻辑器件的功能测试方法，在对待测可编程逻辑器件进行系统测试之前，包括：
通过EDA工具生成所述待测可编程逻辑器件的完整位流文件；
从所述完整位流文件中提取所述待测可编程逻辑器件的待测功能模块对应的小数据流文件；
基于所述小数据流文件对所述待测功能模块进行功能测试。
进一步地，所述通过EDA工具生成所述待测可编程逻辑器件的完整位流文件包括：
获取向量文件以及约束文件，通过所述EDA工具利用所述向量文件以及所述约束文件，生成所述完整位流文件；所述向量文件是基于所述待测可编程逻辑器件的PLD芯片所要实现功能的合法参数组合进行设计的；所述约束文件包含用于将所述合法参数组合对应的实例约束到所述待测可编程逻辑器件指定配置点的位置信息。
进一步地，所述从所述完整位流文件中提取所述待测可编程逻辑器件的待测功能模块对应的小数据流文件包括：
获取所述约束文件的位置信息，从所述完整位流中提取与所述位置信息对应的指定配置点产生的小数据流文件。
进一步地，所述可编程逻辑器件的功能测试方法还包括：
当对所述待测可编程逻辑器件的功能测试通过时，将所述小数据流文件进行保存并作为标准值，以用于每日回归验证。
进一步地，所述可编程逻辑器件的功能测试方法还包括：
当对所述待测可编程逻辑器件的功能测试通过之后，下载所述完整位流文件用于对所述可编程逻辑器件进行系统测试。
本发明还提供一种可编程逻辑器件的功能测试装置，在对待测可编程逻辑器件进行系统测试之前，包括：
位流生成模块，用于生成所述待测可编程逻辑器件的完整位流文件；
提取模块，用于从所述完整位流文件中提取所述待测可编程逻辑器件的待测功能模块对应的小数据流文件；
功能测试模块，用于基于所述小数据流文件对所述待测功能模块进行功能测试。
进一步地，所述位流生成模块还用于获取向量文件以及约束文件，并利用所述向量文件以及所述约束文件，生成所述完整位流文件；所述向量文件是基于所述待测可编程逻辑器件所要实现功能的合法参数组合进行设计的；所述约束文件包含用于将所述合法参数组合对应的实例约束到所述待测可编程逻辑器件指定配置点的位置信息。
进一步地，所述提取模块用于获取所述约束文件的位置信息，并从所述完整位流中提取与所述位置信息对应的指定配置点产生的小数据流文件。
进一步地，所述可编程逻辑器件的功能测试装置还包括：回归验证模块，用于当对所述待测可编程逻辑器件的功能测试通过时，将所述小数据流文件进行保存并作为标准值，以用于每日回归验证。
本发明还提供一种计算机存储介质，所述计算机存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现如上任一项所述的可编程逻辑器件的功能测试方法的步骤。
本发明的有益效果是：
根据本发明提供的可编程逻辑器件的功能测试方法、装置及计算机存储介质，在对待测可编程逻辑器件进行系统测试之前，通过EDA工具生成待测可编程逻辑器件的完整位流文件；从完整位流文件中提取待测可编程逻辑器件的待测功能模块对应的小数据流文件；基于小数据流文件对待测功能模块进行功能测试。相当于在当前系统测试之前，增加基于EDA软件模型的小数据流验证过程，可以在早期的器件模块集成测试阶段同时进行小数据流的验证，这样不仅可以在早期发现待测功能模块的问题或软件建模问题，站在用户角度增加测试向量，提高验证的覆盖率，同时减少后期全芯片仿真验证排错次数，增大全芯片验证正确率，这样可减少验证复杂性，大大提高了芯片功能的验证效率，降低验证周期。另外，EDA软件产生的小数据流文件格式与硬件验证部门集成测试中模拟的grid、tile数据格式保持一致，功能验证平台无须修改即可进行验证，提高验证平台的利用率，避免因增加小数据流的验证导致验证平台复杂化以及增加改造成本的问题。
附图说明
图1为功能验证方法流程示意图；
图2为本发明实施例一的一种可编程逻辑器件的功能测试方法流程示意图；
图3为本发明实施例一的另一种可编程逻辑器件的功能测试方法流程示意图；
图4为本发明实施例一的又一种可编程逻辑器件的功能测试方法流程示意图；
图5为本发明实施例一的每日回归测试方法流程示意图；
图6为本发明实施例二的一种可编程逻辑器件的功能测试装置结构示意图；
图7为本发明实施例二的另一种可编程逻辑器件的功能测试装置结构示意图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
实施例一：
为了解决现有相关对于可编程逻辑器件进行功能测试存在验证周期长、效率不高的问题，本实施例提供一种对可编程逻辑器件进行功能测试的方法，通过在集成测试阶段增加基于EDA软件模型的小数据流验证过程，参见图2，可以使得在早期发现功能模块的问题或软件建模问题，减少后期系统测试的仿真排错次数，增大系统测试的验证通过率，提高芯片功能的验证效率，降低验证周期。
请参见图3，该可编程逻辑器件的功能测试方法包括如下步骤：
S301、通过EDA工具生成待测可编程逻辑器件的完整位流文件。
本实施例提供的可编程逻辑器件的功能测试方法S301-S303，主要在对待测可编程逻辑器件进行系统测试之前实施，使软件模型文件在系统测试之前得到有效验证，避免软件模型文件只在系统测试阶段进行验证，导致拍错延后、验证周期长的问题。其中，可编程逻辑器件的类型包括复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)、现场可编程门阵列(Field Programmable Gate Array，FPGA)、只读存储器(Read-Only Memory，ROM)、可编程逻辑阵列(Programmable Logic Array，PLA)、可编程阵列逻辑(Programmable Array Logic，PAL)、通用阵列逻辑(General Array Logic，GAL)等。
可选的，通过EDA工具生成待测可编程逻辑器件的完整位流文件包括：获取向量文件以及约束文件，通过EDA工具利用该向量文件以及该约束文件，生成相应的完整位流文件。其中，向量文件是基于该待测可编程逻辑器件所要实现功能的合法参数组合进行设计的；约束文件包含用于将该合法参数组合对应的实例约束到PLD芯片指定配置点的位置信息(Loc文件)。
例如，硬件设计人员根据芯片模块的结构以及功能提供参数组合列表，为了全面验证器件以及覆盖所有情况，参数组合需要尽量列举所有参数配置信息。同时，为了保证器件功能仿真正常，参数组合需要满足合法性，避免非法组合参数导致产生无效测试向量。
参数组合文件形式可以参考如下表1所示：
表1
每一行参数值代表一个合法的参数组合。软件设计人员根据硬件设计人员提供的所有合法参数组合信息，设计对应的一个用例，每个用例包含向量文件以及pcf(PhysicalConstraint File)约束文件，该向量文件可以为硬件描述型语言，例如Verilog HDL(Verilog Hardware Description Language)、VHDL(Very-High-Speed IntegratedCircuit Hardware Description Language，超高速集成电路硬件描述语言)等，通过EDA工具可以生成PLD器件工作的数据流文件。在设计向量文件的同时要提供物理约束文件，用于将实例约束到PLD器件的指定位置，方便后续对指定位置的配置值的提取。其中向量文件格式如下：
defparam T_GTP_PLL_E2.CLKIN_FREQ＝50；
defparam T_GTP_PLL_E2.PFDEN_EN＝"FALSE"；
defparam T_GTP_PLL_E2.PFDEN_APB_EN＝"FALSE"；
defparam T_GTP_PLL_E2.LOCK_MODE＝1'b0；
defparam T_GTP_PLL_E2.STATIC_RATIOI＝6；
向量文件表示PLD器件参数的具体配置值，与硬件提供的合法参数组合完全匹配。
pcf文件格式如下：
def_inst_site{T_GTP_FIFO9K/DRM}DRM_53_6；
表示将设计实例T_GTP_FIFO9K/DRM约束到模块DRM_53_6的位置，后续会通过该位置DRM_53_6提取小数据流，同时约束文件也可以约束管脚信息。
EDA工具可以利用软件设计人员提供的软件模型文件布局布线、产生该可编程逻辑器件的完整位流文件。
S302、从完整位流文件中提取待测可编程逻辑器件的待测功能模块对应的小数据流文件。
待测功能模块对应的小数据流文件，可以通过获取相应的约束文件，获取约束文件的位置信息(Loc文件)，从完整位流中提取与该位置信息对应的指定配置点对应的小数据流文件(也即该待测功能模块对应的小数据流文件)。小数据流文件为指定约束位置下芯片配置值的二进制文件。
S303、基于小数据流文件对该待测功能模块进行功能测试。
由于小数据流文件与硬件集成测试所采用的数据格式一致，硬件设计人员通过小数据流即可完成对待测功能模块的验证工作，若验证通过，小数据流文件即可作为后续回归测试的标准值。当然，若验证未通过，则需要排错，对软件模型文件或硬件电路进行修改。
可选的，当对各硬件电路的功能测试通过之后，下载完整位流文件用于对可编程逻辑器件进行系统测试。
请参见图4，图4为本实施例提供的一种可编程逻辑器件的功能测试方法流程示意图，包括：
S401、根据待测功能模块所要实现功能提供合法参数组合。
S402、生成向量文件以及约束文件。
S403、根据约束文件提取小数据流文件。
S404、根据向量文件以及该小数据流文件对该待测功能模块进行仿真验证。
S405、判断验证是否通过？如是，转至步骤S406，如否，转至步骤S407。
硬件设计人员通过提供的向量文件以及小数据流进行仿真验证，不通过，根据逻辑电路的配置情况，反向进行追溯原因，如果是模型参数映射问题则需重新修改软件模型文件，重新生成小数据流进行验证；如果软件模型正确，则追溯硬件接口文件，硬件接口文件有问题，则修改硬件接口文件的同时，还需要更新软件模型再重新进行验证。最后若验证通过，则将本次的小数据流结果文件进行保存并作为标准值，以此进行后续的软件每日回归验证工作。
S406、将该小数据流文件保存作为标准值，添加到每日回归测试。
S407、修改硬件模型文件。
硬件模型文件修改之后，需要重新提供合法参数组合(即转至步骤S401)，再次进行测试，直至验证通过。
小数据流的每日回归测试，也即将上述步骤中的向量文件、约束文件等中间文件通过EDA工具生成新的小数据流文件，通过与上述验证通过的标准小数据流文件进行对比，若未通过(也即两者不匹配)，则需要解决问题，例如可能是硬件模型出现问题，或是软件生成数据流有问题，并及时修正。
请参见图5，图5为本实施例提供的每日回归测试的流程示意图，包括：
S501、通过EDA工具生成新的小数据流文件。
S502、将该新的小数据流文件与标准小数据流文件进行对比。
S503、判断比对是否成功，如是，结束；如否，转至步骤S504。
S504、解决问题。
遍历所有用例，通过EDA工具生成新的小数据流文件，与标准的小数据流进行比对，不通过则需修正解决问题。
本实施例提供的可编程逻辑器件的功能测试方法，可以在芯片设计初期即可对单独的模块进行验证，即边设计边验证，在芯片设计初期即可保证模块功能的正确性，大大缩短验证的周期，同时，也可以避免设计后期对全芯片仿真的繁杂工作，降低时间成本，提高测试效率。
实施例二：
本实施例提供一种可编程逻辑器件的功能测试装置，用以实现实施例一中所述可编程逻辑器件的功能测试方法的步骤，请参见图6，该功能测试装置包括：
位流生成模块61，用于生成待测可编程逻辑器件的完整位流文件；提取模块62，用于从完整位流文件中提取待测可编程逻辑器件的待测功能模块对应的小数据流文件；功能测试模块63，用于基于小数据流文件对该待测功能模块进行功能测试。
其中，位流生成模块61还用于获取向量文件以及约束文件，并利用向量文件以及约束文件，生成完整位流文件；向量文件是基于可编程逻辑器件所要实现功能的合法参数组合进行设计的；约束文件包含用于将合法参数组合对应的实例约束到PLD器件指定配置点的位置信息。
提取模块62还用于获取约束文件的位置信息，并从完整位流中提取与位置信息对应的指定配置点对应的小数据流文件。
可选的，可编程逻辑器件的功能测试装置还包括回归验证模块64，请参见图7，回归验证模块64用于当对各硬件电路的功能测试通过时，将小数据流文件进行保存并作为标准值，以用于每日回归验证。
本实施例还提供一种计算机可读存储介质，该计算机存储介质存储有一个或者多个程序，其中该一个或者多个程序可被一个或者多个处理器执行，以实现如实施例一种所述的可编程逻辑器件的功能测试方法的步骤。具体请参见实施例一中的描述，在此不再赘述。
实施例三：
本实施例在上述实施例一和/或或实施例二的基础上，以待测功能模块为专用存储单元DRM(Dedicated RAM Module)模块为例，再次阐述通过小数据流对该DRM模块进行功能测试的方法。应当理解，本实施例提供的小数据流验证方法还适用于对其他模块，例如PLL(Phase Locked Loop锁相环)进行功能验证。
其中DRM模块为CPLD芯片的存储逻辑，以下仅以DRM的存储以及读取两种功能验证为例，不同功能对应着不同的配置参数，比如存储数据功能会设置写使能参数为真，读取数据会设置读取使能参数为真，这里不描述其他参数配置，硬件提供两种不同的参数组合，分别为组合一：写使能参数为真、读取使能为假；组合二：写使能为假，读取使能为真。
应当理解，实际应用中，组合一和组合二还可能包括其他参数配置。
软件设计人员根据这两种参数组合，针对每一种参数组合设计对应的一个用例，例如针对组合一设计用例一，针对组合二设计用例二，每一个用例包括EDA工具能够识别的HDL文件(也即向量文件)以及约束文件。最主要的是根据参数配置信息完成对软件模型的参数配置(软件模型根据硬件接口文件映射得到)。目前，生成的两个HDL文件分别对应读取使能和写使能配置参数组合，进一步的，如上所述，既然需要通过EDA工具读取DRM模块的配置信息，则需要具体指定DRM的位置，如上所述，pcf文件即可以在软件层面将DRM模块约束到CPLD芯片的固定位置，通过pcf文件中的位置信息(即Loc文件)即可完成接下来的小数据流的提取工作，该小数据流文件的格式与硬件单元测试、集成测试所使用的文件格式相吻合，利用硬件现有的测试平台即可完成对小数据流的验证工作，从而验证了DRM模块的功能是否正确，实现在设计前期就可以确定模块的正确性，降低后期系统测试的复杂性，提高测试效率。
显然，本领域的技术人员应该明白，上述本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在计算机存储介质(ROM/RAM、磁碟、光盘)中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。所以，本发明不限制于任何特定的硬件和软件结合。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种可编程逻辑器件的功能测试方法，其特征在于，在对待测可编程逻辑器件进行系统测试之前，包括：
通过EDA工具生成所述待测可编程逻辑器件的完整位流文件；
从所述完整位流文件中提取所述待测可编程逻辑器件的待测功能模块对应的小数据流文件；所述小数据流文件格式与硬件验证集成测试中模拟的grid单元测试、 tile集成测试数据格式保持一致；
基于所述小数据流文件对所述待测功能模块进行功能测试。
2.如权利要求1所述的可编程逻辑器件的功能测试方法，其特征在于，所述通过EDA工具生成所述待测可编程逻辑器件的完整位流文件包括：
获取向量文件以及约束文件，通过所述EDA工具利用所述向量文件以及所述约束文件，生成所述完整位流文件；所述向量文件是基于所述待测可编程逻辑器件所要实现功能的合法参数组合进行设计的；所述约束文件包含用于将所述合法参数组合对应的实例约束到所述待测可编程逻辑器件指定配置点的位置信息。
3.如权利要求2所述的可编程逻辑器件的功能测试方法，其特征在于，所述从所述完整位流文件中提取所述待测可编程逻辑器件的待测功能模块对应的小数据流文件包括：
获取所述约束文件的位置信息，从所述完整位流中提取与所述位置信息对应的指定配置点产生的小数据流文件。
4.如权利要求1-3任一项所述的可编程逻辑器件的功能测试方法，其特征在于，所述可编程逻辑器件的功能测试方法还包括：
当对所述待测可编程逻辑器件的功能测试通过时，将所述小数据流文件进行保存并作为标准值，以用于每日回归验证。
5.如权利要求4所述的可编程逻辑器件的功能测试方法，其特征在于，所述可编程逻辑器件的功能测试方法还包括：
当对所述可编程逻辑器件的功能测试通过之后，下载所述完整位流文件用于对所述可编程逻辑器件进行系统测试。
6.一种可编程逻辑器件的功能测试装置，其特征在于，在对待测可编程逻辑器件进行系统测试之前，包括：
位流生成模块，用于生成所述待测可编程逻辑器件的完整位流文件；
提取模块，用于从所述完整位流文件中提取所述待测可编程逻辑器件的待测功能模块对应的小数据流文件；所述小数据流文件格式与硬件验证集成测试中模拟的grid单元测试、 tile集成测试数据格式保持一致；
功能测试模块，用于基于所述小数据流文件对所述待测功能模块进行功能测试。
7.如权利要求6所述的可编程逻辑器件的功能测试装置，其特征在于，所述位流生成模块还用于获取向量文件以及约束文件，并利用所述向量文件以及所述约束文件，生成所述完整位流文件；所述向量文件是基于所述待测可编程逻辑器件所要实现功能的合法参数组合进行设计的；所述约束文件包含用于将所述合法参数组合对应的实例约束到所述待测可编程逻辑器件指定配置点的位置信息。
8.如权利要求7所述的可编程逻辑器件的功能测试装置，其特征在于，所述提取模块用于获取所述约束文件的位置信息，并从所述完整位流中提取与所述位置信息对应的指定配置点产生的小数据流文件。
9.如权利要求6-8任一项所述的可编程逻辑器件的功能测试装置，其特征在于，所述可编程逻辑器件的功能测试装置还包括：回归验证模块，用于当对所述待测可编程逻辑器件的功能测试通过时，将所述小数据流文件进行保存并作为标准值，以用于每日回归验证。
10.一种计算机存储介质，其特征在于，所述计算机存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现如权利要求1-5中任一项所述的可编程逻辑器件的功能测试方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811175795.4A CN109543212B (zh) | 2018-10-10 | 2018-10-10 | 可编程逻辑器件的功能测试方法、装置及计算机存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811175795.4A CN109543212B (zh) | 2018-10-10 | 2018-10-10 | 可编程逻辑器件的功能测试方法、装置及计算机存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109543212A CN109543212A (zh) | 2019-03-29 |
| CN109543212B true CN109543212B (zh) | 2023-02-28 |
Family
ID=65843710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811175795.4A Active CN109543212B (zh) | 2018-10-10 | 2018-10-10 | 可编程逻辑器件的功能测试方法、装置及计算机存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109543212B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112632885B (zh) * | 2020-12-25 | 2023-01-03 | 山东产研鲲云人工智能研究院有限公司 | 软硬件联合验证系统及方法 |
| CN112861455B (zh) * | 2021-03-12 | 2022-05-17 | 上海先基半导体科技有限公司 | Fpga建模验证系统及方法 |
| CN113157630B (zh) * | 2021-04-26 | 2023-11-21 | 上海思尔芯技术股份有限公司 | 可编程逻辑阵列系统的组网检测方法及组网检测系统 |
| CN113836852B (zh) * | 2021-08-18 | 2024-04-05 | 深圳市紫光同创电子有限公司 | 模拟位流生成方法、装置、设备和存储介质 |
| CN117113908B (zh) * | 2023-10-17 | 2024-02-02 | 北京开源芯片研究院 | 一种验证方法、装置、电子设备及可读存储介质 |
| CN117783839B (zh) * | 2023-12-27 | 2024-10-11 | 苏州异格技术有限公司 | 芯片测试方法、装置、计算机设备及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7299430B1 (en) * | 2005-02-23 | 2007-11-20 | Xilinx, Inc. | Reducing design execution run time bit stream size for device testing |
| CN103914580A (zh) * | 2012-12-31 | 2014-07-09 | 复旦大学 | 一种用于fpga电路位流仿真的方法 |
| CN106771991A (zh) * | 2017-01-23 | 2017-05-31 | 电子科技大学 | 一种应用于反熔丝fpga编程前的自动化测试技术 |
-
2018
- 2018-10-10 CN CN201811175795.4A patent/CN109543212B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7299430B1 (en) * | 2005-02-23 | 2007-11-20 | Xilinx, Inc. | Reducing design execution run time bit stream size for device testing |
| CN103914580A (zh) * | 2012-12-31 | 2014-07-09 | 复旦大学 | 一种用于fpga电路位流仿真的方法 |
| CN106771991A (zh) * | 2017-01-23 | 2017-05-31 | 电子科技大学 | 一种应用于反熔丝fpga编程前的自动化测试技术 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109543212A (zh) | 2019-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109543212B (zh) | 可编程逻辑器件的功能测试方法、装置及计算机存储介质 | |
| US8762912B2 (en) | Tiered schematic-driven layout synchronization in electronic design automation | |
| US7206967B1 (en) | Chip debugging using incremental recompilation and register insertion | |
| US7096447B1 (en) | Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout | |
| US20210287120A1 (en) | Machine learning-based prediction of metrics at early-stage circuit design | |
| US10970443B2 (en) | Generation of module and system-level waveform signatures to verify, regression test and debug SoC functionality | |
| US8719752B1 (en) | Hierarchical crosstalk noise analysis model generation | |
| US10867091B1 (en) | Machine learning based power optimization using parallel training and localized data generation | |
| US11238202B2 (en) | Verifying glitches in reset path using formal verification and simulation | |
| US10949589B2 (en) | Method for compression of emulation time line in presence of dynamic re-programming of clocks | |
| US20220129611A1 (en) | Method to Compute Timing Yield and Yield Bottleneck using Correlated Sample Generation and Efficient Statistical Simulation | |
| US10878153B1 (en) | Apparatuses and methods for accurate and efficient clock domain and reset domain verification with register transfer level memory inference | |
| US10896274B1 (en) | Extreme cases sampling method for improved variation-aware full custom design | |
| US8762907B2 (en) | Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level | |
| CN113642285A (zh) | 确定和验证时钟域交叉中的亚稳态 | |
| US20180260508A1 (en) | Method And Apparatus For Modeling Delays In Emulation | |
| US10846449B1 (en) | Conversion of block model-based circuit designs into circuit implementations | |
| CN117350208A (zh) | 时序逻辑元件性能检查方法及设备 | |
| US8868396B1 (en) | Verification and debugging using heterogeneous simulation models | |
| US20210374314A1 (en) | Engineering Change Order Scenario Compression by Applying Hybrid of Live and Static Timing Views | |
| US11022634B1 (en) | Rail block context generation for block-level rail voltage drop analysis | |
| US10599802B2 (en) | Methods for automatic engineering change order (ECO) bug fixing in integrated circuit design | |
| US9344408B2 (en) | Cloud-basd digital verification system and method | |
| US10095822B1 (en) | Memory built-in self-test logic in an integrated circuit design | |
| US10824784B2 (en) | System and method of timing characterization for semiconductor circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |