CN109508301B - 终端、应用数据的处理方法、数据处理设备及存储介质 - Google Patents

终端、应用数据的处理方法、数据处理设备及存储介质 Download PDF

Info

Publication number
CN109508301B
CN109508301B CN201710827775.XA CN201710827775A CN109508301B CN 109508301 B CN109508301 B CN 109508301B CN 201710827775 A CN201710827775 A CN 201710827775A CN 109508301 B CN109508301 B CN 109508301B
Authority
CN
China
Prior art keywords
page
application data
cache
memory
pages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710827775.XA
Other languages
English (en)
Other versions
CN109508301A (zh
Inventor
邓秘密
陆艳军
赵立农
杨翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Mobile Communications Group Co Ltd
China Mobile Group Chongqing Co Ltd
Original Assignee
China Mobile Communications Group Co Ltd
China Mobile Group Chongqing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Mobile Communications Group Co Ltd, China Mobile Group Chongqing Co Ltd filed Critical China Mobile Communications Group Co Ltd
Priority to CN201710827775.XA priority Critical patent/CN109508301B/zh
Publication of CN109508301A publication Critical patent/CN109508301A/zh
Application granted granted Critical
Publication of CN109508301B publication Critical patent/CN109508301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种终端、应用数据的处理方法、数据处理设备及存储介质，所述终端包括内存、非易失性存储器NVM缓存、交换分区、内存控制器MMU和I/O控制器；所述内存包括多个内存页面，所述NVM缓存包括多个缓存页面，交换分区包括多个页槽；所述MMU，用于控制所述内存和所述NVM缓存之间通过内存总线传输内存页面的应用数据和/或缓存页面的应用数据；所述I/O控制器，用于控制所述交换分区和所述NVM缓存之间通过I/O总线传输页槽的应用数据和/或缓存页面的应用数据。通过本发明实施例提供的方法，提高了内存中数据的换出速度，减少了应用程序的响应时间，延长了交换分区的寿命，减少了现有技术中由于应用数据在内存页面和页槽中频繁移动造成的页面抖动。

Description

终端、应用数据的处理方法、数据处理设备及存储介质
技术领域
本发明涉及通信技术领域，具体涉及一种终端、应用数据的处理方法、数据处理设备及存储介质。
背景技术
随着移动微处理器和移动操作系统的发展，移动设备(例如智能手机，平板等)越来越普及，针对移动设备设计的应用功能越来越丰富。这些功能丰富的应用一方面能帮助提高移动设备的用户体验，另一方面却需要更多的内存资源和存储资源。Android操作系统为了提高用户的体验，当用户开启一个应用程序后，即使用户退出了应用程序，程序却没有真正的退出，仍然驻留在内存中。当用户再次打开该应用程序时，该应用程序就可以立即切换回来，而不用再次从存储设备上(例如闪存)加载到内存。由于这些应用程序消耗内存资源，当内存资源不足时，就会触发低内存管理(Low Memory Killer，LMK)，LMK会选择一些进程并强制结束它们，导致这些应用程序的再启动时间延长，严重影响用户体验。
通过增加内存的大小，可以让同时驻留在内存中的应用程序更多，能在一定程度上减少触发LMK的次数。但内存的增加会导致成本的上升，且内存耗电量大(最多可占用整个操作系统耗电量的30％)，电池消耗快，同样影响用户体验。Android操作系统是基于Linux kernel的操作系统，Linux kernel提供了通过交换分区即Swap分区的方法来解决内存资源不足的问题。当内存不足时，操作系统会将一些不经常使用的内存页面的数据换出到Swap分区，从而减少对内存的占用。
传统Swap机制采用磁盘、闪存等块设备(Block device)作为Swap 分区，内存和Swap分区之间的数据传输由I/O驱动程序负责。操作系统把正在使用的内存页面维护在一个最近最少使用(Least Recently Used，LRU)链表中，当内存空闲页面不足时，页框实地址(Page Frame Real Address，PFRA)会从LRU链表中回收一些较少被用到的内存页面中的数据放到Swap分区中。
现有Linux Swap分区的结构如图1所示，Swap分区按页槽(Page slot)进行组织，每个页槽的大小等于内存页面的大小，每个页槽对应一个计数器(counter)。counter用来标识该页槽是否空闲，同时也用来表示这个被置换出去的页面中的数据被多少个进程所引用，这些counter放在 swap_map这个数组中。当一个内存页面中的数据需要被换出到Swap分区时，内核会扫描swap_map数组，查找一个空闲的页槽即对应的counter为 0的页槽，将内存页面中的数据换出到空闲页槽中。
虽然基于块设备的Swap分区能够解决内存不足等问题，但I/O设备仍然存在速度慢，延迟大等情况，且页面中数据的换入换出需要经过 I/O，数据的传输需要由设备驱动程序负责，需要进行I/O调度，降低了应用程序的性能，影响了用户体验。此外，移动设备中作为交换分区的闪存设备的擦写次数有限，频繁的页面换入/换出会导致闪存设备过早的损坏，且数据在内存和交换分区中频繁的移动，会形成页面抖动，增加系统额外的开销。
发明内容
本发明实施例提供了一种终端、应用数据的处理方法、数据处理设备及存储介质，可以提高内存中数据的换出速度，延长交换分区的使用时间。
根据本发明实施例的一方面，提供一种终端，所述终端包括内存、非易失性存储器NVM缓存、交换分区、内存控制器MMU和I/O控制器；
所述内存包括多个内存页面，所述NVM缓存包括多个缓存页面，所述交换分区包括多个页槽；
所述MMU，用于控制所述内存和所述NVM缓存之间通过内存总线传输内存页面的应用数据和/或缓存页面的应用数据；
所述I/O控制器，用于控制所述NVM缓存和所述交换分区之间通过I/O总线传输缓存页面的应用数据和/或页槽的应用数据。
根据本发明实施例的另一方面，提供一种应用数据的处理方法，所述应用数据的处理方法包括：
在内存中的空闲内存页面的数量小于第一设定值和/或满足设定条件时，控制所述内存和NVM缓存之间通过内存总线传输内存页面的应用数据和/或缓存页面的应用数据；
在空闲缓存页面的数量小于第二设定值和/或进程访问页槽的应用数据时，控制所述NVM缓存和交换分区之间通过I/O总线传输缓存页面的应用数据和/或页槽的应用数据。
根据本发明实施例的再一方面，提供一种数据处理设备，所述数据处理设备包括存储器和处理器；
所述存储器用于储存可执行程序代码；
所述处理器用于读取所述存储器中存储的可执行程序代码以执行本发明实施例中提供的应用数据的处理方法。
根据本发明实施例的有一方面，提供一种可读存储介质，所述可读存储介质中存储有计算机指令，当所述计算机指令被存储器执行时，使得处理器执行本发明实施例中提供的应用数据的处理方法。
本发明实施例所提供的终端、应用数据的处理方法、数据处理设备及存储介质，通过增设NVM缓存，使用NVM缓存作为内存和交换分区之间的缓存，在内存空间不足时，通过内存拷贝将内存页面的数据首先换出到缓存页面中，减少了数据换出的延迟，提高了数据的换出速度，减少了应用程序的响应时间。由于内存页面的应用数据不是直接转入到页槽中，从而减少了对交换分区的读写次数，延长了交换分区的使用寿命。通过本发明实施例的数据处理方法，还有效解决了现有技术中由于应用数据在内存页面和页槽中频繁移动所造成的页面抖动问题。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显,其中，相同或相似的附图标记表示相同或相似的特征。
图1为现有技术中SWAP分区的结构示意图；
图2为本发明实施例中一种终端的结构示意图；
图3为本发明实施例中建立应用程序的进程虚拟地址和缓存页面的映射关系的示意图；
图4为本发明实施例中缓存链表中缓存页面的结构示意图；
图5为本发明实施例中将内存页面的应用数据转入缓存页面的流程示意图；
图6为本发明实施例中NVM缓存中缓存页面的状态变化示意图；
图7为可以实现本发明实施例所述的应用数据的处理方法的计算机设备的示例性硬件架构的结构图。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本发明的全面理解。但是，对于本领域技术人员来说很明显的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。本发明决不限于下面所提出的任何具体配置和算法，而是在不脱离本发明的精神的前提下覆盖了元素、部件和算法的任何修改、替换和改进。在附图和下面的描述中，没有示出公知的结构和技术，以便避免对本发明造成不必要的模糊。
为了解决移动设备中内存资源不足的问题，目前主要是基于闪存设备的交换分区的方案，但由于移动设备的CPU和闪存设备在速度上差异巨大，在读取和写入数据时，CPU不能立即获取数据，而是需要将进行I/O 的进程挂起，交由I/O调度器进行调度并读取数据。所以基于闪存的交换分区存在着读取页面慢的缺点，容易导致应用程序的响应延迟。
主流移动设备一般都使用嵌入式多媒体存储卡(Embedded Multi Media Card，eMMC)作为其存储设备。eMMC通常包含一个用作数据存储的闪存芯片和一个闪存控制器，然而eMMC的数据带宽有限，交换分区中页面的换入和换出会占用一定的数据带宽，容易导致I/O竞争，延长应用程序的I/O响应时间。
移动设备中使用的闪存设备多为多层单元(Trinary-Level Cell， TLC)，但TLC的擦写次数有限，频繁的数据换入/换出操作会增加对闪存的擦写次数，从而导致闪存设备过早的损坏。由于移动设备的交互性较强，用户在不同应用之间进行切换时，刚换出到交换分区中的内存页面 (一般为动态随机存取存储器(DRAM)页面)的数据可能被再次访问，这就需要将页面重新换回到DRAM中，然而该页面之后可能极少被访问，在DRAM内存不足时，该页面中的数据又再次被换出，使得数据在 DRAM和交换分区(一般为Flash交换分区)中频繁的移动，形成页面抖动，增加了系统额外的开销。
为了解决目前移动设备中内存资源不足解决方案中的至少一个技术问题，本发明实施例提供了一种终端、应用数据的处理方法、数据处理设备及存储介质。
图2示出了本发明实施例中一种终端的结构示意图，由图中可以看出，该终端主要可以包括内存、NVM缓存、交换分区、内存控制器 (Memory Management Unit，MMU)和I/O控制器。其中，内存包括多个内存页面(内存中的数据存储单位)，NVM缓存包括多个缓存页面(缓存中的数据存储单元)，交换分区包括多个页槽。
MMU，用于控制内存和NVM缓存之间通过内存总线传输内存页面的应用数据和/或缓存页面的应用数据。
I/O控制器，用于控制NVM缓存和交换分区之间通过I/O总线传输缓存页面的应用数据和/或页槽的应用数据。
本发明实施例的终端，在现有内存和交换分区的基础上，增设了 NVM缓存，NVM缓存和内存直接连接在内存总线上，由MMU控制内存页面和缓存页面之间通过内存总线进行应用数据的传输。交换分区作为外存，NVM缓存和交换分区之间的应用数据传输通过I/O方式，由I/O控制器控制实现。由于NVM缓存直接和内存总线相连，NVM缓存和内存处于同一层次，因此，NVM缓存和内存之间的数据传输可以通过内存拷贝实现，而无需经过I/O调度，能够快速的进行内存和NVM缓存之间的数据传输。
本发明实施例的终端，在内存中的空闲内存页面不足即空闲内存页面的数量小于第一设定值时，操作系统会启动页面回收程序，将不活跃的内存页面即应用进程访问少的内存页面中的应用数据首先换出到NVM缓存中，释放内存页面，快速缓解内存资源不足的状况。在NVM缓存空间不足即空闲缓存页面的数量小于第二设定值时，将缓存页面中的应用数据换出到交换分区中，以保证NVM缓存中有足够的空间实现内存页面中的应用数据向空闲缓存页面的转出，以满足内存中应用程序运行时的内存请求。
本发明实施例的终端，使用NVM缓存作为内存和交换分区之间的缓存，先将内存页面中的应用数据换出至NVM缓存中，延迟了应用数据向交换分区的换出，提高了内存页面中应用数据的换出速度，满足了应用进程对内存中应用数据的快速访问需求，减少了应用程序的响应时间。此外，延迟将应用数据换出至交换分区减少对交换分区的写操作，减少了内部存储与外部存储的数据移动次数，减少了页面抖动，从而提高系统性能并延长了交换分区的使用寿命。
此外，本发明实施例的终端，只有在NVM缓存中的空闲缓存页面不足时，才会通过后台线程将一些缓存页面中的应用数据从NVM缓存移动到交换分区中，减少数据转移操作与应用程序运行的I/O冲突，进一步的提升了应用程序的响应速度。
本发明实施例中，内存包括但不限于DRAM，交换分区包括但不限于 Flash交换分区，NVM缓存包括但不限于相变存储器(PCM)、忆阻器 (memristor)、相变随机存储器(PCRAM)、自旋扭矩转换随机存储器 (STT-RAM)、阻变式随机存储器(RRAM)等。保存在NVM里的数据具有掉电不丢失的特性，即非易失性，NVM能像DRAM一样按字节寻址且读写性能与DRAM相当。
本发明实施例中，MMU还用于建立内存页面的应用数据的进程虚拟地址与缓存页面之间的映射关系，删除内存页面的应用数据的进程虚拟地址与内存页面之间的映射关系。
CPU通过应用数据的进行虚拟地址来访问内存中的应用数据时， MMU需要将虚拟地址映射到与对应的物理地址即内存页面的地址。MMU 通过页表项(page table Entry，PTE)实现进程虚拟地址与内存页面地址的映射。
本发明实施例中，在有应用数据从内存页面转入到空闲的缓存页面时，MMU通过建立内存页面的应用数据即从内存页面被转出的应用数据的进程虚拟地址与缓存页面之间的映射关系，并删除内存页面的应用数据的进程虚拟地址与内存页面之间的映射关系，使得当应用数据再次被进程访问时，无需将应用数据转入到内存页面中，可以根据应用数据的进程虚拟地址与缓存页面的映射关系直接对缓存页面进行访问，避免了缺页中断以及应用数据再换入的操作。通过建立上述映射关系，使得应用数据会先缓存驻留在NVM缓存中，可被进程直接访问，提高了应用程序的响应速度。
如图3所示，在将不活跃的DRAM页面中的应用数据换出到NVM缓存的空闲缓存页面时，更新PTE表中的映射关系，建立缓存页面与应用数据的进程虚拟地址之间的映射，删除DRAM页面与进程虚拟地址之间的映射。
本发明实施例中，MMU还用于建立缓存页面的应用数据的进程虚拟地址与内存页面之间的映射关系，删除缓存页面的应用数据的进程虚拟地址与缓存页面之间的映射关系。
在满足设定条件，需要将缓存页面中的应用数据转入到内存页面时，在将应用数据从缓存页面转入到内存页面后，为了使应用数据能够被正常访问，MMU会建立缓存页面的应用数据即从缓存页面中被转出的进程虚拟地址与内存页面之间的映射关系，并删除缓存页面的应用数据的进程虚拟地址与缓存页面之间的映射关系。
本发明实施例中，上述设定条件包括但不限于缓存页面的应用数据在 设定时间内接收到设定次数的进程访问请求。例如，上述设定条件可以设 置为页面中的应用数据在10分钟内接收到了两次的进程访问请求。
由于在应用数据被转入到缓存页面时，MMU建立了应用数据的进程 虚拟地址与缓存页面的映射关系，因此，可以在进程访问该应用数据时， 可以直接访问缓存页面，而无需将缓存页面的应用数据先转入到内存页面 中。但如果每组预设条件，如在设定时间内接收到了多次该缓存页面的应 用数据的访问请求，则说明该页面中的数据之后被继续访问的可能性比较 高，缓存页面属于活跃页面，此时可以将应用数据转会至空闲的内存页面 中。
本发明实施例中，MMU，还用于删除缓存页面的应用数据的进程虚 拟地址与缓存页面之间的映射关系。
本发明实施例中，MMU，还用于建立页槽的应用数据的进程虚拟地 址与缓存页面之间的映射关系。
在应用数据从缓存页面转入到页槽时，MMU会删除缓存页面的应用 数据的进程虚拟地址与缓存页面之间的映射关系。
在应用数据从页槽转入到缓存页面时，MMU会建立页槽的应用数据 的进程虚拟地址与缓存页面之间的映射关系。
本发明实施例中，I/O控制器，具体用于将应用数据由内存页面转入 且应用数据未被进程访问过的缓存页面的应用数据转入页槽。即优选将不 活跃的缓存页面中的应用数据转入到页槽。
本发明实施例中，MMU，还用于根据预设的时间间隔，将应用数据 由页槽转入的缓存页面的进程访问标识更新为未被进程访问过的标识。
进程访问标识用于标识缓存页面中的应用数据是否被进程访问过，通过设置进程访问标识超时机制，即按照预设的时间间隔对应用数据由页槽转入的缓存页面的访问标识进行更新，以缓存页面的进程访问标识的时效性。应用数据由页槽转入的缓存页面，表示其应用数据的上一次操作是从页槽转入到缓存页面，由于在上述时间间隔内没有从缓存页面转入到内存页面，说明该页面中的应用数据被访问的可能性也不太高，因此可以将其访问标识进行上述更新，延迟将其中的应用数据换入到内存中。
本发明实施例提供了一种应用数据的处理方法，该处理方法主要可以包括以下步骤：
在内存中的空闲内存页面的数量小于第一设定值和/或满足设定条件时，控制内存和NVM缓存之间通过内存总线传输内存页面的应用数据和/ 或缓存页面的应用数据。
在空闲缓存页面的数量小于第二设定值和/或进程访问页槽中的应用数据时，控制交换分区和NVM缓存之间通过I/O总线传输页槽的应用数据和/或缓存页面的应用数据。
本发明实施例的应用数据的处理方法，适用于包括NVM缓存的终端中的应用数据的处理，NVM缓存分别连接到终端的内存总线上和I/O总线上。因此，本发明实施例的应用数据的处理方法，适用于本发明实施例中提供的上述任一项终端。
本发明实施例的应用数据的处理方法，使用NVM缓存作为内存和交换分区之间的缓存，在内存中的空闲内存页面的数量小于第一设定值和/或满足设定条件时，即需要释放内存空间时，先将内存页面中的应用数据换出至NVM缓存中，由于NVM缓存直接与内存总线相连，因此，可以通过内存拷贝的方式实现两者间数据的传输，有效提高了内存空间的释放效率。此外，由于延迟了将应用数据换出到交换分区，减少了对页槽的读写操作，延长了交换分区的使用寿命。
为了保证NVM缓存有足够的空间实现内存页面中的应用数据向空闲缓存页面的转出，满足快速释放内存的要求，在空闲缓存页面的数量小于第二设定值，需要将缓存页面中的应用数据通过I/O总线转入到交换分区的空闲页槽中。在有进程需要访问页槽中的应用数据时，需要将应用程序通过I/O总线转入到缓存页面中。
本发明实施例中，内存包括但不限于DRAM，交换分区包括但不限于 Flash交换分区，NVM缓存包括但不限于PCM、memristor、PCRAM、自STT-RAM、RRAM等。
本发明实施例中，在内存中的空闲内存页面的数量小于第一设定值和/ 或满足设定条件时，控制内存和NVM缓存之间通过内存总线传输内存页面的应用数据和/或缓存页面的应用数据，包括：
在空闲内存页面的数量小于第一设定值时，控制内存页面的应用数据转入缓存页面和/或在满足设定条件时，控制缓存页面的应用数据转入内存页面。
本发明实施例中，在空闲缓存页面的数量小于第二设定值和/或进程访问页槽中的应用数据时，控制NVM缓存和交换分区之间通过I/O总线传输缓存页面的应用数据和/或页槽的应用数据，包括：
在空闲缓存页面的数量小于第二设定值时，控制缓存页面中的应用数据转入页槽和/或在进程访问页槽中的应用数据时，控制所要访问的页槽的应用数据转入缓存页面。
其中，第一设定值和第二设定值均可以根据实际应用需要设置。第一设定值和第二设定值可以是整数值，也可以是比例值。当为比例值时，空闲内存页面的数量小于第一设定值指的是空闲内存页面的数量占总的内存页面数量的比例小于第一设定值，空闲缓存页面的数量小于第二设定值指的是空闲缓存页面的数量占总的缓存页面数量的比例小于第二设定值。
本发明实施例中，在空闲内存页面的数量小于第一设定值时，控制内存页面的应用数据转入缓存页面后，还可以包括：
建立内存页面的应用数据的进程虚拟地址与缓存页面之间的映射关系，删除内存页面的应用数据的进程虚拟地址与上述内存页面之间的映射关系。
本发明实施例中，在满足设定条件时，控制缓存页面的应用数据转入内存页面后，还包括：
建立缓存页面的应用数据的进程虚拟地址与内存页面之间的映射关系，删除缓存页面的应用数据的进程虚拟地址与缓存页面之间的映射关系。
本发明实施例中，在空闲缓存页面的数量小于第二设定值时，控制缓存页面中的应用数据转入页槽后，还包括：
删除缓存页面的应用数据的进程虚拟地址与缓存页面之间的映射关系。
本发明实施例中，在进程访问页槽中的应用数据时，控制所要访问的页槽的应用数据转入缓存页面后，还包括：
建立页槽的应用数据的进程虚拟地址与缓存页面之间的映射关系。
在应用数据从内存页面转入到空闲的缓存页面时，通过建立内存页面的应用数据即从内存页面被转出的应用数据的进程虚拟地址与缓存页面之间的映射关系，并删除内存页面的应用数据的进程虚拟地址与内存页面之间的映射关系，由于NVM缓存是直接连接在内存总线上，因此使得当应用数据再次被进程访问时，无需将应用数据转入到内存页面中，可以根据应用数据的进程虚拟地址和建立的映射关系直接对缓存页面进行访问，避免了缺页中断以及应用数据再换入的操作。通过建立上述映射关系，使得应用数据会先缓存驻留在NVM缓存中，可被进程直接访问，提高了应用程序的响应速度。
本发明实施例中，上述设定条件包括但不限于缓存页面的应用数据在设定时间内接收到设定次数的进程访问请求。
当进程对已经从内存页面中换出的应用数据进行访问时，需要对该应用数据进行换入。本发明实施例中，延迟换入技术让从内存页面换出的应用数据首先被换入到NVM缓存中，因此，从内存页面中换出的应用数据可能在NVM缓存中，也可能在交换分区中。若应用数据在NVM缓存中，由于缓存页面中的应用数据也可以被进程直接访问，因此，在进程第一次访问缓存页面中的应用数据，可以不将应用数据立即转入内存页面，而在满足设定条件时再转入。
若应用数据在页槽中，则首先需要将应用数据从页槽转入到缓存页面，将其标志位更新为PG_swap＝0，PG_reference＝1，并将该页面映射到进程虚地址空间即建立映射关系，此时，由于是第一次访问，进程可直接对该缓存页面中的应用数据进行访问。
通过本实施例中的方式，缓存页面中的应用数据只有在满足设定条件时，才会换回到内存页面中，减少了数据换入/换出的频率，降低了出现页面抖动的可能性。本发明实施例中，上述设定条件可以设置为缓存页面中的应用数据在设定时间S内接收到两次进程访问请求。
本发明实施例中，应用数据的处理方法还可以包括：
设置每个缓存页面的延迟换出标识和访问标识。其中，延迟换出标识包括用于表示应用数据是从内存页面转入的换出标识和用于表示应用数据是从页槽转入的换入标识，延迟换出标识的初始值为换出标识，访问标识包括用于表示缓存页面中的应用数据被进程访问过的第一标识和用于表示缓存页面中的应用数据未被进程访问过的第二标识，访问标识的初始值为第二标识。
通过设置缓存页面的延迟换出标识和访问标识，可以在应用数据的换入/换出时，根据这两个标识实现所要换入/换出的应用数据的选择。
本发明实施例中，在空闲缓存页面的数量小于第二设定值时，控制缓存页面的应用数据转入页槽，包括：
将延迟换出标识为换出标识且访问标识为第二标识的缓存页面的应用数据转入页槽。
换出标识说明应用数据是由内存页面中转出的，数据在内存中时被进程访问的概率不高，而访问标识为第二标识则说明应用程序在缓存页面存储时，也没有被进程访问过，因此，优选将满足上述条件的不活跃的应用数据转入页槽，以尽可能减少应用数据在不同存储位置的交换次数，减少系统资源的消耗。
本发明实施例中，NVM缓存中的所有缓存页面构成缓存链表。将延迟换出标识为换出标识且访问标识为第二标识的缓存页面的应用数据转入页槽，包括：
从缓存链表的链表头开始扫描，将扫描到的延迟换出标识为换出标识且访问标识为第二标识的缓存页面的应用数据转入页槽，将扫描过的缓存页面的访问标识更新为第二标识。
每次向NVM缓存中的空闲缓存页面添加应用数据之后，需要对NVM 缓存的剩余空间即看空闲的缓存页面进行检查。当NVM缓存中空闲缓存页面的数量低于第二设定值时，需要将缓存页面中的应用数据转入到交换分区的页槽中，以增加NVM缓存中空闲缓存页面的数量。在选取需要将应用数据转出的缓存页面时，需要选取不活跃的缓存页面，即这些页面中的应用数据很少被应用进程所访问，以减少应用数据的换入/换出次数。
为了高效的实现将不活跃的缓存页面中的应用数据转入页槽中，本发明实施例中，将NVM缓存中的每个缓存页面关联了一个延迟换出标志位 PG_swap即上述延迟换出标识和一个访问位PG_reference即上述访问标识。
为了描述方便，本发明实施例中，将换出标识对应的缓存页面称为延迟换出页面(由内存页面换出的、尽可能延迟换出到交换分区)，将换入标识对应的缓存页面称为延迟换入页面(由页槽换入的、尽可能延迟换入到内存页面)。若PG_swap为1，则标识缓存页面为延迟换出页面，若 PG_swap为0，则标识缓存页面为延迟换入页面。若PG_reference为1，则标识缓存页面中的应用数据被进程所访问过，若PG_reference为0，则标识缓存页面中的应用数据未被进程所访问过。
本发明实施例中，NVM缓存中的所有缓存页面被维护在一个链表即上述缓存链表中。如图4所示，为本发明一具体实施例中缓存页面的缓存链表结构示意图，图中Page 0、Page 1、……、Page n、Page k均表示缓存页面，每个缓存页面的延迟换出标识PG_swap和访问标识PG_reference如图中所示。当应用数据从内存页面中换出到NVM缓存的缓存页面中时，该缓存页面可以被加入到链表的尾部，该缓存页面的PG_swap为1， PG_reference为0，如图4所示。
在需要选择应用数据从缓存页面中换出到交换分区的页槽中时，指针从缓存链表的链表头开始扫描，如图4所示，若当前指针所指向的页面的 PG_swap为0，则该页面不做任何改变，指针指向下一个页面；若 PG_swap为1且PG_reference为1，说明该延迟换出页面在NVM缓存中被访问过，暂时不将其迁移到Flash交换分区中，但将其PG_reference置为0；若指针所指页面的PG_swap为1且PG_reference为0，如Page 2，说明在上次扫描之后，该延迟换出页面未被进程所访问，Page 2页面为不活跃页面，将Page 2页面中的应用数据转入到交换分区的页槽中，并移除页表项PTE中进程虚拟地址与该页面之间的映射。当指针到达链表尾时，则从链表头从新开始扫描，直到NVM缓存中回收到指定数量的页面，即空闲缓存页面中的数量等于第二设定值。
本发明实施例中，应用数据的处理方法还可以包括：
按照预设的时间间隔，将延迟换出标识为换入标识的缓存页面的访问标识更新为第二标识。
通过按照预设的时间间隔对应用数据由页槽转入的缓存页面的访问标识进行更新保证了缓存页面的访问标识的时效性。
本发明一实施例中，在缓存页面中的应用数据转入内存页面的设定条件为缓存页面中的应用数据在设定时间S内接收到两次进程访问请求时，优选将设定条件中的设定时间S和进行访问标识更新的时间间隔设置为相同。此时，可以依据PG_reference来判断是否满足上述设定条件，具体的，如果在缓存页面的PG_reference为1时，在上述时间S内又接收到了进程访问请求，则满足上述设定条件。
如在一具体实施例中，设定条件为在5分钟之内接收到2次进程访问请求。在PG_reference为0时，则直接对该缓存页面中的应用数据进行访问，并将PG_reference置为1；若在距离上次访问5分钟之内(访问标识未被更新为第二标识)又再次接收到了进程访问请求，则说明该缓存页面中的应用数据之后被继续访问的可能性较高，所以无论该页面为延迟换出的页面，还是延迟换入的页面，都将该缓存页面中的应用数据换回到内存中。
本发明实施例中，在空闲内存页面的数量小于第一设定值时，控制内存页面的应用数据转入缓存页面，包括：
判断内存页面的应用数据是否为缓存页面的应用数据；
若内存页面的应用数据不是缓存页面的应用数据，则将内存页面的应用数据转入缓存页面。
本发明实施例中，应用数据的处理方法还可以包括：
若内存页面的应用数据是缓存页面的应用数据，则不将内存页面的应用数据转入缓存页面，并将应用数据所在的缓存页面的延迟换出标识更新为换出标识。
当内存不足时，即内存中空闲内存页面的数量小于第一设定值时，由操作系统负责选择不活跃的内存页面即需要将应用数据转出到缓存页面的内存页面(该步骤具体实现方式可以直接采用现有技术)。为了使缓存页面中的应用数据可直接被进程所访问，NVM缓存中的页面被映射到了进程的虚拟地址空间即上述的建立内存页面中的应用数据的进程虚拟地址与缓存页面的映射关系，建立页槽中的应用数据与缓存页面的映射关系，所以操作系统在选择不活跃页面时，所选取的页面可能是缓存页面，此时，则不需要进行数据传输，只需将该缓存页面的延迟换出标识更新为延迟换出即可，即将PG_swap置为1。
如图5所示，在将内存页面的应用数据换出至缓存页面时，会首先判断所选择的不活跃的内存页面是否为缓存页面，如果是，则只需要进行标识变更，如果不是，则将内存页面的应用数据换出至缓存页面。在完成数据的传输之后，需要判断缓存页面中的空闲缓存页面数据是否大于或等于第二设定值，如果小于第二设定值，则需要启动一个线程，将不活跃的缓存页面中的应用数据换出至页槽，直至空闲缓存页面数量等于第二设定值。
图6示出了本发明一具体实施例中NVM缓存中缓存页面状态的变化示意图，本实施例中，内存为DRAM，交换分区为Flash。图中“换出”指该页面被操作系统选择为不活跃的内存页面，需要进行换出，因为此时该页面位于NVM缓存中，所以直接将该页面设为延迟换出页面 PG_swap＝1，“访问清零”是指在NVM缓存中空闲缓存页面不足时，在扫描缓存链表时将页面的访问标志位清零即将扫描过的缓存页面的访问标识更新为第二标识，“页面替换”是指在扫描缓存链表时，将 PG_reference为0的页面迁移到Flash交换分区中，“访问”是指进程访问。由该变化示意图，可以清楚的看出本实施例中应用数据的转入/转出方向及标识位变化。
现有移动设备中，内存基本上使用的都是DRAM，交换分区多采用 Flash。表1中示出了几种NVM与DRAM、Flash的性能参数比较结果，由表中可以看出，NVM具有和DRAM相当的读取性能，但其写性能比 DRAM差，因而NVM不适合直接替代DRAM作为主存。但相比 DRAM，NVM在静态功耗和可缩性上具有很大的优势，适用于存放访问不频繁的数据。Flash与NVM以及DRAM的读写性能差距较大 (>1000x)，但价格低廉，适用于作为后备存储器。
表1
性能参数 PCRAM RRAM STT-RAM DRAM Flash
耐久性 10<sup>8</sup> 10<sup>8</sup> &gt;10<sup>15</sup> &gt;10<sup>15</sup> 10<sup>4</sup>～10<sup>5</sup>
读延迟 20-50ns 10-50ns 2-20ns 30ns 25us
写/擦除延迟 50/120ns 10-50ns 2-20ns 15ns 200us/1.5ms
是否需要刷新 否 否 否 是 否
功耗 ～100mW/Die ～100mW/Die ～100mW/Die ～W/GB ～100mW/Die
静态功耗 <<0.1W <<0.1W <<0.1W ～W/GB <<0.1W
本发明实施例中提供的终端和应用数据的处理方法，使用NVM缓存作为交换分区的缓存比直接使用内存作为缓存具有如下的优势：
与传统操作系统中的缓存不同，交换分区缓存中的数据都是不活跃数据，被访问的几率较小，NVM缓存具有低静态功耗，低访问延迟和高存储密度的特点，因此使用NVM缓存作为缓存可以显著的降低存储器功耗。和内存相比，NVM缓存具有更高的存储密度，在相同大小缓存的情况下，使用NVM缓存可以减少芯片面积。
结合本发明实施例的应用数据的处理方法的至少一部分可以由计算设备实现。图7示出了本发明实施例的计算设备的示意性结构框图。如图7 所示，计算设备700可以包括输入设备701、输入接口702、中央处理器 703、存储器704、输出接口705、以及输出设备706。其中，输入接口 702、处理器703、存储器704、以及输出接口705通过总线710相互连接，输入设备701和输出设备706分别通过输入接口702和输出接口705 与总线710连接，进而与计算设备700的其他组件连接。具体地，输入设备701接收来自外部的输入信息，并通过输入接口702将输入信息传送到处理器703；处理器703基于存储器704中存储的计算机可执行指令对输入信息进行处理以生成输出信息，将输出信息临时或者永久地存储在存储器704中，然后通过输出接口705将输出信息传送到输出设备706；输出设备706将输出信息输出到计算设备700的外部供用户使用。
也就是说，图7所示的计算设备700可以被实现为数据处理设备，该数据处理设备包括：处理器703和存储器704。该存储器704用于储存有可执行程序代码；处理器703用于读取存储器中存储的可执行程序代码以执行上述实施例的应用数据的处理方法。
本发明实施例还提供了一种可读存储介质，上述可读存储介质中存储有计算机指令，当上述计算机指令被存储器执行时，使得处理器执行本发明实施例中提供的上述任一种应用数据的处理方法。
以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路(ASIC)、适当的固件、插件、功能卡等等。当以软件方式实现时，本发明的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、 ROM、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘、光纤介质、射频(RF)链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。
本发明可以以其他的具体形式实现，而不脱离其精神和本质特征。例如，特定实施例中所描述的算法可以被修改，而系统体系结构并不脱离本发明的基本精神。因此，当前的实施例在所有方面都被看作是示例性的而非限定性的，本发明的范围由所附权利要求而非上述描述定义，并且，落入权利要求的含义和等同物的范围内的全部改变从而都被包括在本发明的范围之中。

Claims (12)

1.一种终端，其特征在于，所述终端包括内存、非易失性存储器NVM缓存、交换分区、内存控制器MMU和I/O控制器；
所述内存包括多个内存页面，所述NVM缓存包括多个缓存页面，所述交换分区包括多个页槽；
所述MMU，用于控制所述内存和所述NVM缓存之间通过内存总线传输内存页面的应用数据和/或缓存页面的应用数据；
所述I/O控制器，用于控制所述NVM缓存和所述交换分区之间通过I/O总线传输缓存页面的应用数据和/或页槽的应用数据；
所述MMU，用于在空闲内存页面的数量小于第一设定值时，控制内存页面的应用数据转入缓存页面和/或在满足设定条件时，控制缓存页面的应用数据转入内存页面；所述设定条件包括缓存页面的应用数据在设定时间内接收到设定次数的进程访问请求；
所述I/O控制器，用于将延迟换出标识为换出标识且访问标识为第二标识的缓存页面的应用数据转入页槽，直至空闲缓存页面的数量等于第二设定值；
其中，所述延迟换出标识包括用于表示应用数据是从内存页面转入的换出标识和用于表示应用数据是从页槽转入的换入标识，所述延迟换出标识的初始值为换出标识；
所述访问标识包括用于表示缓存页面的应用数据被进程访问过的第一标识和未被进程访问过的第二标识，所述访问标识的初始值为第二标识。
2.根据权利要求1所述的终端，其特征在于，
所述MMU，还用于建立内存页面的应用数据的进程虚拟地址与缓存页面之间的映射关系，删除内存页面的应用数据的进程虚拟地址与内存页面之间的映射关系；
和/或，
所述MMU，还用于建立缓存页面的应用数据的进程虚拟地址与内存页面之间的映射关系，删除缓存页面的应用数据的进程虚拟地址与缓存页面之间的映射关系；
所述MMU，还用于删除缓存页面的应用数据的进程虚拟地址与缓存页面之间的映射关系；
所述MMU，还用于建立页槽的应用数据的进程虚拟地址与缓存页面之间的映射关系。
3.根据权利要求1所述的终端，其特征在于，
所述I/O控制器，具体用于将应用数据由内存页面转入且未被进程访问过的缓存页面的应用数据转入页槽。
4.根据权利要求1至3中任一项所述的终端，其特征在于，所述MMU，还用于按照预设的时间间隔，将应用数据由页槽转入的缓存页面的进程访问标识更新为未被进程访问过的标识。
5.一种应用数据的处理方法，其特征在于，所述应用数据的处理方法包括：
在内存中的空闲内存页面的数量小于第一设定值和/或满足设定条件时，控制所述内存和NVM缓存之间通过内存总线传输内存页面的应用数据和/或缓存页面的应用数据；
在空闲缓存页面的数量小于第二设定值和/或进程访问页槽的应用数据时，控制所述NVM缓存和交换分区之间通过I/O总线传输缓存页面的应用数据和/或页槽的应用数据；
所述在内存中的空闲内存页面的数量小于第一设定值和/或满足设定条件时，控制所述内存和NVM缓存之间通过内存总线传输内存页面的应用数据和/或缓存页面的应用数据，包括：
在空闲内存页面的数量小于第一设定值时，控制内存页面的应用数据转入缓存页面和/或在满足设定条件时，控制缓存页面的应用数据转入内存页面；所述设定条件包括缓存页面的应用数据在设定时间内接收到设定次数的进程访问请求；
所述方法还包括：
设置每个缓存页面的延迟换出标识和访问标识；
所述延迟换出标识包括用于表示应用数据是从内存页面转入的换出标识和用于表示应用数据是从页槽转入的换入标识，所述延迟换出标识的初始值为换出标识；
所述访问标识包括用于表示缓存页面的应用数据被进程访问过的第一标识和未被进程访问过的第二标识，所述访问标识的初始值为第二标识；
所述在空闲缓存页面的数量小于第二设定值时，控制缓存页面的应用数据转入页槽，包括：
将延迟换出标识为换出标识且访问标识为第二标识的缓存页面的应用数据转入页槽，直至空闲缓存页面的数量等于第二设定值。
6.根据权利要求5所述的应用数据的处理方法，其特征在于，所述在空闲缓存页面的数量小于第二设定值和/或进程访问页槽的应用数据时，控制所述NVM缓存和交换分区之间通过I/O总线传输缓存页面的应用数据和/或页槽的应用数据，包括：
在空闲缓存页面的数量小于第二设定值时，控制缓存页面的应用数据转入页槽和/或在进程访问页槽的应用数据时，控制所要访问的页槽的应用数据转入缓存页面。
7.根据权利要求6所述的应用数据的处理方法，其特征在于，所述在空闲内存页面的数量小于第一设定值时，控制内存页面的应用数据转入缓存页面后，还包括：
建立内存页面的应用数据的进程虚拟地址与缓存页面之间的映射关系，删除内存页面的应用数据的进程虚拟地址与内存页面之间的映射关系；
所述在满足设定条件时，控制缓存页面的应用数据转入内存页面后，还包括：
建立缓存页面的应用数据的进程虚拟地址与内存页面之间的映射关系，删除缓存页面的应用数据的进程虚拟地址与缓存页面之间的映射关系；
所述在空闲缓存页面的数量小于第二设定值时，控制缓存页面中的应用数据转入页槽后，还包括：
删除缓存页面的应用数据的进程虚拟地址与缓存页面之间的映射关系；
所述在进程访问页槽的应用数据时，控制所要访问的页槽的应用数据转入缓存页面后，还包括：
建立页槽的应用数据的进程虚拟地址与缓存页面之间的映射关系。
8.根据权利要求5所述的应用数据的处理方法，其特征在于，所述NVM缓存中的所有缓存页面构成缓存链表；
所述将延迟换出标识为换出标识且访问标识为第二标识的缓存页面的应用数据转入页槽，包括：
从所述缓存链表的链表头开始扫描，将扫描到的延迟换出标识为换出标识且访问标识为第二标识的缓存页面的应用数据转入页槽，将扫描过的缓存页面的访问标识更新为第二标识。
9.根据权利要求5所述的应用数据的处理方法，其特征在于，所述在空闲内存页面的数量小于第一设定值时，控制内存页面的应用数据转入缓存页面时，所述方法还包括：
判断内存页面的应用数据是否为缓存页面的应用数据；
若内存页面的应用数据是缓存页面的应用数据，则不将内存页面的应用数据转入缓存页面，并将应用数据所在的缓存页面的延迟换出标识更新为换出标识。
10.根据权利要求5所述的应用数据的处理方法，其特征在于，所述方法还包括：
按照预设的时间间隔，将延迟换出标识为换入标识的缓存页面的访问标识更新为第二标识。
11.一种数据处理设备，其特征在于，所述数据处理设备包括存储器和处理器；
所述存储器用于储存可执行程序代码；
所述处理器用于读取所述存储器中存储的可执行程序代码以执行权利要求5至10中任一项所述的应用数据的处理方法。
12.一种可读存储介质，其特征在于，所述可读存储介质中存储有计算机指令，当所述计算机指令被存储器执行时，使得处理器执行权利要求5至10中任一项所述的应用数据的处理方法。
CN201710827775.XA 2017-09-14 2017-09-14 终端、应用数据的处理方法、数据处理设备及存储介质 Active CN109508301B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710827775.XA CN109508301B (zh) 2017-09-14 2017-09-14 终端、应用数据的处理方法、数据处理设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710827775.XA CN109508301B (zh) 2017-09-14 2017-09-14 终端、应用数据的处理方法、数据处理设备及存储介质

Publications (2)

Publication Number Publication Date
CN109508301A CN109508301A (zh) 2019-03-22
CN109508301B true CN109508301B (zh) 2021-10-29

Family

ID=65744493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710827775.XA Active CN109508301B (zh) 2017-09-14 2017-09-14 终端、应用数据的处理方法、数据处理设备及存储介质

Country Status (1)

Country Link
CN (1) CN109508301B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110888821B (zh) * 2019-09-30 2023-10-20 华为技术有限公司 一种内存管理方法及装置
CN110955495B (zh) * 2019-11-26 2022-08-05 网易（杭州）网络有限公司 虚拟化内存的管理方法、装置和存储介质
CN113138941A (zh) * 2020-01-20 2021-07-20 华为技术有限公司 内存交换的方法、装置
CN111858393B (zh) * 2020-07-13 2023-06-02 Oppo（重庆）智能科技有限公司 内存页面管理方法、内存页面管理装置、介质与电子设备
CN112799595B (zh) * 2021-02-02 2023-06-23 联想(北京)有限公司 数据处理方法、设备及存储介质
CN113641490A (zh) * 2021-07-30 2021-11-12 联想(北京)有限公司 数据调度方法、装置
CN116737404A (zh) * 2022-09-28 2023-09-12 荣耀终端有限公司 用于应用接续的方法及终端设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103019955A (zh) * 2011-09-28 2013-04-03 中国科学院上海微系统与信息技术研究所 基于pcram主存应用的内存管理方法
CN104881241A (zh) * 2014-02-28 2015-09-02 华为技术有限公司 交换操作的实现方法和装置
CN105302765A (zh) * 2014-07-22 2016-02-03 电信科学技术研究院 一种系统级芯片及其内存访问管理方法
CN105786717A (zh) * 2016-03-22 2016-07-20 华中科技大学 软硬件协同管理的dram-nvm层次化异构内存访问方法及系统
CN105893274A (zh) * 2016-05-11 2016-08-24 华中科技大学 一种面向异构内存系统建立检查点的装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105095094B (zh) * 2014-05-06 2018-11-30 华为技术有限公司 内存管理方法和设备
CN104239225B (zh) * 2014-09-04 2018-02-06 浪潮(北京)电子信息产业有限公司 一种管理异构混合内存的方法及装置
US10157008B2 (en) * 2015-04-29 2018-12-18 Qualcomm Incorporated Systems and methods for optimizing memory power consumption in a heterogeneous system memory
CN107122162B (zh) * 2016-02-25 2019-11-19 深圳市知穹科技有限公司 基于cpu和gpu的异构千核高通量处理系统及其修改方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103019955A (zh) * 2011-09-28 2013-04-03 中国科学院上海微系统与信息技术研究所 基于pcram主存应用的内存管理方法
CN104881241A (zh) * 2014-02-28 2015-09-02 华为技术有限公司 交换操作的实现方法和装置
CN105302765A (zh) * 2014-07-22 2016-02-03 电信科学技术研究院 一种系统级芯片及其内存访问管理方法
CN105786717A (zh) * 2016-03-22 2016-07-20 华中科技大学 软硬件协同管理的dram-nvm层次化异构内存访问方法及系统
CN105893274A (zh) * 2016-05-11 2016-08-24 华中科技大学 一种面向异构内存系统建立检查点的装置

Also Published As

Publication number Publication date
CN109508301A (zh) 2019-03-22

Similar Documents

Publication Publication Date Title
CN109508301B (zh) 终端、应用数据的处理方法、数据处理设备及存储介质
US11151029B2 (en) Computing system and method for controlling storage device
US11467955B2 (en) Memory system and method for controlling nonvolatile memory
US11954043B2 (en) Memory system and method for controlling nonvolatile memory
US10409723B2 (en) Multi-core processor supporting cache consistency, method, apparatus and system for data reading and writing by use thereof
US9116800B2 (en) Block-based storage device with a memory-mapped interface
EP2455865B1 (en) Memory management device
CN110597451B (zh) 一种虚拟化缓存的实现方法及物理机
KR20220052349A (ko) 마모 레벨링 메모리를 위한 구역 스와핑
CN105095116A (zh) 缓存替换的方法、缓存控制器和处理器
CN111338561B (zh) 存储器控制器与存储器页面管理方法
CN111752484A (zh) 一种ssd控制器、固态硬盘及数据写入方法
US11698757B2 (en) Memory system and method of controlling nonvolatile memory
KR20120012377A (ko) 정보 처리 장치 및 정보 처리 방법
CN109376125A (zh) 一种元数据存储方法、装置、设备及计算机可读存储介质
CN105988875B (zh) 一种运行进程的方法及装置
CN109478164B (zh) 用于存储用于高速缓存条目传输的高速缓存位置信息的系统和方法
CN113448882A (zh) 用于多级存储器的高效的管理的装置和方法
US20230021883A1 (en) Migrating virtual machines in cluster memory systems
CN116185287A (zh) 一种降低读延时的方法、装置及固态硬盘
US20140289486A1 (en) Information processing apparatus, information processing method, and recording medium
CN115576863A (zh) 一种数据读写方法、存储设备及存储介质
CN113093994A (zh) 一种数据处理方法及装置
JP2021033945A (ja) メモリシステムおよび制御方法
CN114741214B (zh) 一种数据传输方法、装置及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant