CN109508149A - 数据传输方法及固态硬盘控制器 - Google Patents

数据传输方法及固态硬盘控制器 Download PDF

Info

Publication number
CN109508149A
CN109508149A CN201811336074.7A CN201811336074A CN109508149A CN 109508149 A CN109508149 A CN 109508149A CN 201811336074 A CN201811336074 A CN 201811336074A CN 109508149 A CN109508149 A CN 109508149A
Authority
CN
China
Prior art keywords
storage unit
address information
fifo
host
ssd controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811336074.7A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Focus Information Technology Co Ltd
Original Assignee
Suzhou Focus Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Focus Information Technology Co Ltd filed Critical Suzhou Focus Information Technology Co Ltd
Priority to CN201811336074.7A priority Critical patent/CN109508149A/zh
Publication of CN109508149A publication Critical patent/CN109508149A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本公开的目的是提供一种数据传输方法及固态硬盘控制器，以提高SSD控制器的读数据性能。在SSD控制器中增加第一FIFO存储单元和第二FIFO存储单元，在将从存储颗粒中读取出的数据存储到第一FIFO存储单元中第一地址信息表征的存储单元之后，接着将该第一地址信息存储到第二FIFO存储单元，使得第二FIFO存储单元不空，进而触发了将第一地址信息表征的存储单元中的数据发送给主机，无需中断CPU并等待CPU处理中断，加速了从存储颗粒到主机的数据传输，提高了SSD控制器的读数据性能。

Description

数据传输方法及固态硬盘控制器
技术领域
本公开涉及数据存储领域，具体地，涉及一种数据传输方法及固态硬盘控制器。
背景技术
SSD(SolidStateDrives，固态硬盘)控制器是连接用户主机与存储颗粒(例如：NAND闪存)的设备，如图1所示，SSD控制器的一端连接主机，另一端连接存储颗粒，在连接主机的一端设有符合主机接口协议的主机接口协议模块，而在连接存储颗粒的一端设有符合存储颗粒接口协议的存储颗粒接口协议模块。因为两种接口协议模块之间的数据传输存在速率和延时上的差异，所以需要通过SSD控制器进行数据管理，从而实现主机和存储颗粒之间的数据传输。
通常情况下，SSD控制器的数据传输速度是表征其性能优劣的关键指标，而用户对SSD控制器的读数据性能要求比对写数据性能要求更高，因此，提高SSD控制器的读数据性能具有重要的意义。
发明内容
本公开的目的是提供一种数据传输方法及固态硬盘控制器，以提高SSD控制器的读数据性能。
为了实现上述目的，本公开第一方面提供一种一种数据传输的方法，应用于固态硬盘SSD控制器，所述SSD控制器的一端连接主机，所述SSD控制器的另一端连接存储颗粒，所述方法包括：
从第一先进先出FIFO存储单元中读取第一地址信息；
将从所述存储颗粒中读取出的数据存储到所述第一地址信息表征的存储单元；
将所述第一地址信息存储到第二FIFO存储单元；
在检测到所述第二FIFO存储单元不为空时，将所述数据发送给所述主机。
可选地，在将所述第一地址信息表征的存储单元中的数据发送给所述主机之后，
所述方法还包括：
将所述第一地址信息存储到所述第一FIFO存储单元。
可选地，在从第一先进先出FIFO存储单元中读取第一地址信息之前，所述方法还包括：
确定所述SSD控制器中的可用存储单元；
将所述可用存储单元的地址信息存储到所述第一FIFO存储单元。
可选地，在检测到所述第二FIFO存储单元不为空时，将所述数据发送给所述主机，包括：
在检测到所述第二FIFO存储单元不为空时，从所述第二FIFO存储单元中读取所述第一地址信息；
将所述第一地址信息表征的存储单元中的数据发送给所述主机。
可选地，所述方法还包括：
确定所述SSD控制器接收到的来自于所述主机的读写命令的数量；
根据所述读写命令的数量，调整所述第一地址信息表征的存储单元的大小。
本公开第二方面提供一种固态硬盘SSD控制器，包括：第一先进先出FIFO存储单元，第二FIFO存储单元，存储颗粒接口协议模块以及主机接口协议模块；
所述第一先进先出FIFO存储单元和第二FIFO存储单元均用于存储地址信息；
所述存储颗粒接口协议模块，连接所述SSD控制器与存储颗粒，用于：从所述第一FIFO存储单元中读取所述第一地址信息，以及，将从所述存储颗粒中读取出的数据存储到所述第一地址信息表征的存储单元，以及，将所述第一地址信息存储到第二FIFO存储单元；
所述主机接口协议模块，连接所述SSD控制器与主机，用于在检测到所述第二FIFO存储单元不为空时，将所述数据发送给所述主机。
可选地，所述主机接口协议模块在将所述第一地址信息表征的存储单元中的数据发送给所述主机之后，还用于：
将所述第一地址信息存储到所述第一FIFO存储单元。
可选地，还包括：中央处理器CPU，用于：
确定所述SSD控制器中的可用存储单元；
将所述可用存储单元的地址信息存储到所述第一FIFO存储单元。
可选地，所述主机接口协议模块用于：
在检测到所述第二FIFO存储单元不为空时，从所述第二FIFO存储单元中读取所述第一地址信息；
将所述第一地址信息表征的存储单元中的数据发送给所述主机。
可选地，还包括：中央处理器CPU，用于：
确定所述SSD控制器接收到的来自于所述主机的读写命令的数量；
根据所述读写命令的数量，调整所述第一地址信息表征的存储单元的大小。
通过上述技术方案，在SSD控制器中增加第一FIFO存储单元和第二FIFO存储单元，在将从存储颗粒中读取出的数据存储到第一FIFO存储单元中第一地址信息表征的存储单元之后，接着将该第一地址信息存储到第二FIFO存储单元，使得第二FIFO存储单元不空，进而触发了将第一地址信息表征的存储单元中的数据发送给主机，无需中断CPU并等待CPU处理中断，加速了从存储颗粒到主机的数据传输，提高了SSD控制器的读数据性能。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是相关技术中的固态硬盘控制器与主机以及存储颗粒连接的结构示意图。
图2是本公开实施例提供的数据传输的方法的流程图。
图3是本公开实施例提供的固态硬盘控制器与主机以及存储颗粒连接的结构示意图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
在对本公开提供的数据传输方法进行说明之前，首先对本公开涉及的相关技术进行说明。
为提高SSD控制器的读性能，相关技术提供了两种数据传输方法。第一种数据传输方法是：首先，SSD控制器将从存储颗粒中读取出的数据存储到SSD控制器本身的缓存器(如图1所示)中，缓存器检测到自身存储的数据满足预设条件时，生成中断信号，以触发SSD控制器本身的CPU(CentralProcessingUnit，中央处理器)，然后CPU将读取出的数据组织成符合主机接口协议的数据块，并且由CPU发送读数据命令给主机接口协议模块，主机接口协议模块接收到该读数据命令之后，再从缓存器中读取数据块，并将读取出的数据块传输到主机。然而，该方法的缺点是CPU的工作量较大，数据传输的过程中需要不断地中断CPU，加了CPU的压力。
第二种数据传输方法是：从SSD控制器本身的缓存器中划分一个专门用于两种接口协议模块之间的数据传输的缓存区域，SSD控制器将从存储颗粒中读取出的数据，按照预设规则存放到该缓存区域，然后缓存器通过硬件信号通知主机接口协议模块适时地按照前述预设规则读取该缓存区域中的数据。然而，该方法的缺点是通常情况下需要从缓存器中划分较大的缓存区域，因为如果缓存区域较小，则会发生主机接口协议模块来不及从缓存区域中读取数据的情况，进而造成从闪存颗粒到主机的数据传输通路的堵塞，严重影响SSD控制器的读数据性能。
本公开实施例基于上述的相关技术，提供一种数据传输的方法，以提高SSD控制器的读数据性能。请参见图2，图2是本公开实施例提供的数据传输的方法的流程图，该方法应用于SSD控制器，且该SSD控制器的一端连接主机，另一端连接存储颗粒。如图2所示，该方法
包括以下步骤：
步骤S21：从第一先进先出FIFO存储单元中读取第一地址信息；
步骤S22：将从所述存储颗粒中读取出的数据存储到所述第一地址信息表征的存储单元；
步骤S23：将所述第一地址信息存储到第二FIFO存储单元；
步骤S24：在检测到所述第二FIFO存储单元不为空时，将所述数据发送给所述主机。
可选地，步骤S24包括：
从所述第二FIFO存储单元中读取所述第一地址信息；
将所述第一地址信息表征的存储单元中的数据发送给所述主机。
本公开实施例提出，在SSD控制器中新增两个FIFO(FirstInputFirstOutput，先进先出)存储单元：第一FIFO存储单元和第二FIFO存储单元。其中，第一FIFO存储单元用于在第一地址信息表征的存储单元未存有任何有效数据时，存储第一地址信息；第二FIFO存储单元用于在第一地址信息表征的存储单元存有从存储颗粒中读取出的数据，且还未将该数据发送给主机时，存储第一地址信息。
在一种实施方式中，第一地址信息包括地址段的起始地址和地址段的大小。可选地，地址段的大小在预设范围内，如果多个地址段中每个地址段的大小均超出预设范围，则通过链表的形式串连该多个地址段，其中，预设范围是SSD控制器出厂设置的，或者是根据经验值设置的。
本公开实施例中，由SSD控制器中的CPU设置第一FIFO存储单元存储的第一地址信息，有且不限于以下两种实施方式：
第一种实施方式：从SSD控制器本身的缓存器中划分一个专门用于两种接口协议模块之间的数据传输的缓存区域，CPU将该缓存区域中任一可用的缓存单元的地址信息设置为第一地址信息。
第二种实施方式：确定SSD控制器中的可用存储单元；将可用存储单元的地址信息存储到第一FIFO存储单元。示例地，在CPU对SSD控制器的可用存储单元进行分配或对SSD控制器的已用存储单元进行回收的过程中，将SSD控制器的一部分可用存储单元分配为用于存储从存储颗粒中读取出的数据，因而CPU将该部分可用存储单元的地址信息设置为第一地址信息。或者，CPU将回收到的存储单元的地址信息设置为第一地址信息。
在第二种实施方式下，无需从SSD控制器本身的缓存器中划分一个专门用于两种接口协议模块之间的数据传输的缓存区域，降低了对SSD控制器本身的缓存器的容量要求，减少了SSD控制器所需的缓存器的容量。由于将SSD控制器中的可用存储单元的地址信息设置为第一地址信息，也即是将从存储颗粒中读取出的数据存储到SSD控制器的可用存储单元，充分利用了SSD控制器的可用存储单元，提高了SSD控制器的存储空间的利用率。
本公开实施例中，首先，由CPU设置第一地址信息，并将第一地址信息写入第一FIFO存储单元。然后，SSD控制器中的存储颗粒接口协议模块从存储颗粒中读取数据，接着，存储颗粒接口协议模块从第一FIFO存储单元中读取第一地址信息，并将读取出的数据存储到第一地址信息表征的存储单元中。由此，第一地址信息表征的存储单元成为存储有从存储颗粒中读取出的数据，且该数据还未被发送给主机。因而，存储颗粒接口协议模块将第一地址信息存储到第二FIFO存储单元。
主机接口协议模块实时检测第二FIFO存储单元是否为空，在检测到第二FIFO存储单元不为空时，说明第二FIFO存储单元中存储有地址信息，该地址信息表征的存储单元中存储有从存储颗粒中读取出的数据，且需要将这些数据发送给主机，因此，主机接口协议模块从第二FIFO存储单元读取其所存储的地址信息，然后根据读取到的地址信息，查找到相应的存储单元，并将该相应的存储单元中的数据发送给主机。
采用上述技术方案，在SSD控制器中增加第一FIFO存储单元和第二FIFO存储单元，在将从存储颗粒中读取出的数据存储到第一FIFO存储单元中第一地址信息表征的存储单元之后，接着将该第一地址信息存储到第二FIFO存储单元，使得第二FIFO存储单元不空，进而触发了将第一地址信息表征的存储单元中的数据发送给主机，无需中断CPU并等待CPU处理中断，加速了从存储颗粒到主机的数据传输，提高了SSD控制器的读数据性能。
可选地，在步骤S24之后，所述方法还包括：
将所述第一地址信息存储到所述第一FIFO存储单元。
在主机接口协议模块将第一地址信息表征的存储单元中的数据发送给主机之后，第一地址信息表征的存储单元未存储任何数据，变成可用存储单元，因而将其回收，便于存储后续从存储颗粒中读取出的数据。因此，将第一地址信息存储到第一FIFO存储单元，然后返回步骤S21，实现了及时回收存储单元，也实现了第一FIFO存储单元的地址信息维护的自动化。
可选地，所述方法还包括：
确定所述SSD控制器接收到的来自于所述主机的读写命令的数量；
根据所述读写命令的数量，调整所述第一地址信息表征的存储单元的大小。
本公开实施例中，第一地址信息表征的存储单元的大小均是可调的。在SSD控制器接收到的来自于主机的读写命令较多时，SSD控制器的大部分存储空间用于缓存多个读写命令，相应地需要减少用于存储从存储颗粒中读取的数据的存储空间，因此减小第一地址信息表征的存储单元的大小；在SSD控制器接收到的来自于主机的读写命令较少时，SSD控制器的小部分存储空间用于缓存少数个读写命令，在此情况下，增加用于存储从存储颗粒中读取的数据的存储空间，因此增大第一地址信息表征的存储单元的大小。在一种实施方式中，第一FIFO存储单元和第二FIFO存储单元分别以读写指针的方式存储第一地址信息，以便于CPU通过读写指针修改第一地址信息，进而调整第一地址信息表征的存储单元的大小。
采用上述技术方案，根据SSD控制器接收到的读写命令的数量变化，实时地调整用于存储从存储颗粒中读取的数据的存储空间，既不影响SSD控制器处理读写命令，又能灵活设置用于存储从存储颗粒中读取的数据的存储空间。
基于同一发明构思，本公开实施例提供了一种固态硬盘SSD控制器，图3是本公开实施例提供的固态硬盘控制器与主机以及存储颗粒连接的结构示意图。如图3所示，本公开实施例提供的SSD控制器包括：包括：第一先进先出FIFO存储单元，第二FIFO存储单元，存储颗粒接口协议模块以及主机接口协议模块；
所述第一先进先出FIFO存储单元和第二FIFO存储单元均用于存储地址信息；
所述存储颗粒接口协议模块，连接所述SSD控制器与存储颗粒，用于：从所述第一FIFO存储单元中读取所述第一地址信息，以及，将从所述存储颗粒中读取出的数据存储到所述第一地址信息表征的存储单元，以及，将所述第一地址信息存储到第二FIFO存储单元；
所述主机接口协议模块，连接所述SSD控制器与主机，用于在检测到所述第二FIFO存储单元不为空时，将所述数据发送给所述主机。
可选地，所述主机接口协议模块在将所述第一地址信息表征的存储单元中的数据发送给所述主机之后，还用于：
将所述第一地址信息存储到所述第一FIFO存储单元。
可选地，还包括：中央处理器CPU，用于：
确定所述SSD控制器中的可用存储单元；
将所述可用存储单元的地址信息存储到所述第一FIFO存储单元。
可选地，所述主机接口协议模块用于：
在检测到所述第二FIFO存储单元不为空时，从所述第二FIFO存储单元中读取所述第一地址信息；
将所述第一地址信息表征的存储单元中的数据发送给所述主机。
可选地，还包括：中央处理器CPU，用于：
确定所述SSD控制器接收到的来自于所述主机的读写命令的数量；
根据所述读写命令的数量，调整所述第一地址信息表征的存储单元的大小。
关于上述实施例中的SSD控制器，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims (10)

1.一种数据传输的方法，其特征在于，应用于固态硬盘SSD控制器，所述SSD控制器的一端连接主机，所述SSD控制器的另一端连接存储颗粒，所述方法包括：
从第一先进先出FIFO存储单元中读取第一地址信息；
将从所述存储颗粒中读取出的数据存储到所述第一地址信息表征的存储单元；
将所述第一地址信息存储到第二FIFO存储单元；
在检测到所述第二FIFO存储单元不为空时，将所述数据发送给所述主机。
2.根据权利要求1所述的方法，其特征在于，在将所述第一地址信息表征的存储单元中的数据发送给所述主机之后，所述方法还包括：将所述第一地址信息存储到所述第一FIFO存储单元。
3.根据权利要求1所述的方法，其特征在于，在从第一先进先出FIFO存储单元中读取第一地址信息之前，所述方法还包括：确定所述SSD控制器中的可用存储单元；将所述可用存储单元的地址信息存储到所述第一FIFO存储单元。
4.根据权利要求1所述的方法，其特征在于，在检测到所述第二FIFO存储单元不为空时，所述数据发送给所述主机，包括：
在检测到所述第二FIFO存储单元不为空时，从所述第二FIFO存储单元中读取所述第一地址信息；将所述第一地址信息表征的存储单元中的数据发送给所述主机。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：确定所述SSD控制器接收到的来自于所述主机的读写命令的数量；根据所述读写命令的数量，调整所述第一地址信息表征的存储单元的大小。
6.一种固态硬盘SSD控制器，其特征在于，包括：第一先进先出FIFO存储单元，第二FIFO存储单元，存储颗粒接口协议模块以及主机接口协议模块；所述第一先进先出FIFO存储单元和第二FIFO存储单元均用于存储地址信息；所述存储颗粒接口协议模块，连接所述SSD控制器与存储颗粒，用于：从所述第一FIFO存储单元中读取所述第一地址信息，以及，将从所述存储颗粒中读取出的数据存储到所述第一地址信息表征的存储单元，以及，将所述第一地址信息存储到第二FIFO存储单元；所述主机接口协议模块，连接所述SSD控制器与主机，用于在检测到所述第二FIFO存储单元不为空时，将所述数据发送给所述主机。
7.根据权利要求6所述的SSD控制器，其特征在于，所述主机接口协议模块在将所述第一地址信息表征的存储单元中的数据发送给所述主机之后，还用于：将所述第一地址信息存储到所述第一FIFO存储单元。
8.根据权利要求6所述的SSD控制器，其特征在于，还包括：中央处理器CPU，用于：确定所述SSD控制器中的可用存储单元；将所述可用存储单元的地址信息存储到所述第一FIFO存储单元。
9.根据权利要求6所述的SSD控制器，其特征在于，所述主机接口协议模块用于：在检测到所述第二FIFO存储单元不为空时，从所述第二FIFO存储单元中读取所述第一地址信息；将所述第一地址信息表征的存储单元中的数据发送给所述主机。
10.根据权利要求6所述的SSD控制器，其特征在于，还包括：中央处理器CPU，用于：确定所述SSD控制器接收到的来自于所述主机的读写命令的数量；根据所述读写命令的数量，调整所述第一地址信息表征的存储单元的大小。
CN201811336074.7A 2018-11-10 2018-11-10 数据传输方法及固态硬盘控制器 Pending CN109508149A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811336074.7A CN109508149A (zh) 2018-11-10 2018-11-10 数据传输方法及固态硬盘控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811336074.7A CN109508149A (zh) 2018-11-10 2018-11-10 数据传输方法及固态硬盘控制器

Publications (1)

Publication Number Publication Date
CN109508149A true CN109508149A (zh) 2019-03-22

Family

ID=65748162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811336074.7A Pending CN109508149A (zh) 2018-11-10 2018-11-10 数据传输方法及固态硬盘控制器

Country Status (1)

Country Link
CN (1) CN109508149A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591825A (zh) * 2011-12-30 2012-07-18 记忆科技(深圳)有限公司 基于 sync 机制的sata 控制器与闪存控制器间的传输装置及方法
CN105630408A (zh) * 2015-07-10 2016-06-01 上海磁宇信息科技有限公司 一种集成mram的固态硬盘控制芯片及固态硬盘
CN107943713A (zh) * 2017-11-22 2018-04-20 深圳忆联信息系统有限公司 一种提升固态硬盘读性能的方法及固态硬盘
CN108228104A (zh) * 2017-12-29 2018-06-29 北京联想核芯科技有限公司 数据传输方法及固态硬盘控制器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591825A (zh) * 2011-12-30 2012-07-18 记忆科技(深圳)有限公司 基于 sync 机制的sata 控制器与闪存控制器间的传输装置及方法
CN105630408A (zh) * 2015-07-10 2016-06-01 上海磁宇信息科技有限公司 一种集成mram的固态硬盘控制芯片及固态硬盘
CN107943713A (zh) * 2017-11-22 2018-04-20 深圳忆联信息系统有限公司 一种提升固态硬盘读性能的方法及固态硬盘
CN108228104A (zh) * 2017-12-29 2018-06-29 北京联想核芯科技有限公司 数据传输方法及固态硬盘控制器

Similar Documents

Publication Publication Date Title
CN107818056B (zh) 一种队列管理方法及装置
WO2015078219A1 (zh) 一种信息缓存方法、装置和通信设备
EP4220415A2 (en) Method and apparatus for compressing addresses
US20170293426A1 (en) Flow control for unaligned writes in network storage device
EP2685760B1 (en) Device, link energy management method and link energy management system for peripheral component interconnect (pci) express
KR102427550B1 (ko) 재구성 가능한 멀티 포트들을 구비한 PCIe 스토리지 시스템을 위한 서비스 품질을 인식하는 입출력 관리
US9384147B1 (en) System and method for cache entry aging
US20060112232A1 (en) Method and apparatus for managing a cache memory in a mass-storage system
US20150120859A1 (en) Computer system, and arrangement of data control method
CN108600053B (zh) 一种基于零拷贝技术的无线网络数据包捕获方法
CN103218310A (zh) 缓存装置、通信设备以及计算机程序产品
US20190370199A1 (en) Method of out of order processing of scatter gather lists
US10965613B2 (en) Multi-pipe bandwidth control in hosted systems
US9208085B2 (en) Method and apparatus for storing data
US9672180B1 (en) Cache memory management system and method
US8924610B1 (en) SAS/SATA store-and-forward buffering for serial-attached-SCSI (SAS) storage network
CN105095109A (zh) 缓存访问方法、缓存访问路由器和计算机系统
US10514848B2 (en) Data storage method for selectively storing data in a buffer preset in a memory of an electronic device or an inherent buffer in an SSD
US20080270643A1 (en) Transfer system, initiator device, and data transfer method
KR102180975B1 (ko) 랩핑된 판독 대 연속적인 판독을 갖는 메모리 서브 시스템
CN108228104A (zh) 数据传输方法及固态硬盘控制器
TW202105966A (zh) 網路封包接收裝置及方法
US10031884B2 (en) Storage apparatus and method for processing plurality of pieces of client data
CN109508149A (zh) 数据传输方法及固态硬盘控制器
WO2019095942A1 (zh) 一种数据传输方法及通信设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190322

WD01 Invention patent application deemed withdrawn after publication