CN109472171B - 一种基于人机界面与电流监测的fpga硬件木马检测系统 - Google Patents

一种基于人机界面与电流监测的fpga硬件木马检测系统 Download PDF

Info

Publication number
CN109472171B
CN109472171B CN201811282819.6A CN201811282819A CN109472171B CN 109472171 B CN109472171 B CN 109472171B CN 201811282819 A CN201811282819 A CN 201811282819A CN 109472171 B CN109472171 B CN 109472171B
Authority
CN
China
Prior art keywords
clock
current
chip
test object
human
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811282819.6A
Other languages
English (en)
Other versions
CN109472171A (zh
Inventor
杨达明
黄姣英
高成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201811282819.6A priority Critical patent/CN109472171B/zh
Publication of CN109472171A publication Critical patent/CN109472171A/zh
Application granted granted Critical
Publication of CN109472171B publication Critical patent/CN109472171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种基于人机界面与电流监测的现场可编程门阵列(即FPGA)硬件木马检测系统，它是由5V直流电源、人机界面、联合测试工作组(即JTAG)模块、驱动电路、电流示波器、测试对象(FPGA)、时钟生成芯片、外部时钟源组成；在测试过程中，人机界面通过JTAG接口与时钟生成芯片通讯，生成芯片接收到时钟程序，输出到测试对象中；测试对象按照时钟频率工作，其全局电流被电流示波器检测并上传到人机界面；人机界面接收到测试对象在不同工作频率下的全局电流与预设的无硬件木马芯片数据进行对比，判断测试对象是否植入了硬件木马；本发明操作简单，维护容易，使用安全可靠，具有实际推广应用价值。

Description

一种基于人机界面与电流监测的FPGA硬件木马检测系统
(一)技术领域：
本发明设计一种基于人机界面与电流监测的现场可编程门阵列(即FPGA)硬件木马检测系统，它涉及FPGA芯片的制造和使用过程。它主要针对FPGA芯片使用时的安全性需求，设计的一套基于人机界面与电流监测的FPGA硬件木马检测系统，属于电子产品测试领域。
(二)背景技术
随着我国武器装备用电子元器件自主可控的国家战略需求，近年国家投入了大量经费开展了诸如FPGA等核心元器件的国产研制工作，并广泛应用于航空、航天等军工型号中。由于FPGA工艺的精密性和复杂性，其制造过程需要在专业的芯片制造工厂内完成。因此，FPGA的研发工作一般都是由设计师完成电路的设计，然后将包含电路版图信息的文件交给芯片代工厂，必要时甚至需在其它国家加工，这使加工环节脱离安全控制，为硬件木马攻击提供了可能，也使集成电路面临硬件木马的威胁。因此，设计高可靠、高精度、自动化的FPGA硬件木马检测系统具有十分重要的意义。
硬件木马作为电路中额外的结构，必然会引起与原电路不同的性能变化，在不同程度上会改变电路的参数特征。通过检测这些信号的变化，理论上可以辨识出芯片中是否被植入了硬件木马。基于旁路信号分析的硬件木马检测方法，目前比较成熟的主要有基于电流信号的检测方法和基于时序信号的监测分析。
基于电流信号的检测方法，是针对硬件木马的嵌入对硬件木马造成的功率变化进行检测分析。硬件木马也是一种功能性电路，有着设定的输入输出(激活时)，电路中既然增加了多余的电路结构，就必然会造成电流的变化，通过对电流变化的分析就可以识别出芯片电路是否发生了改变、是否被植入了硬件木马。
现有测试平台大多基于市场上的FPGA开发板，考虑到针对于硬件木马检测需求而言，现有开发板存在许多功能冗余，例如数模转换器和模数转换器，而这些芯片的功率受工作频率以及工艺偏差影响，对检测结果的影响较大。为准确检测FPGA的侧信道功率信号，验证硬件木马检测方法的有效性，设计硬件木马检测平台。
基于人机界面与电流监测的FPGA硬件木马检测系统用于FPGA的自动化测试，在人机界面可设置不同工作频率，频率精度设置达到0.5MHz，符合航天产品高精度频率要求。人机界面通过JTAG接口与时钟生成芯片通讯，在测试过程中，生成芯片接收到人机界面传送的时钟程序，基于外部时钟源的基准时钟频率，转化设置的工作频率，输出到测试对象中。测试对象按照时钟生成芯片输出的时钟频率工作，其全局电流被电流示波器检测并上传到人机界面。人机界面接收到测试对象在不同工作频率下的全局电流与预设的无硬件木马芯片数据进行对比，判断测试对象是否植入了硬件木马。使用过程中极大简化了操作流程，减轻了试验人员的负担。
(三)发明内容：
1.目的：
本发明的目的是提供种基于人机界面与电流监测的FPGA硬件木马检测系统，该系统由5V直流电源、人机界面、联合测试工作组(即JTAG)模块、驱动电路、电流示波器、测试对象(FPGA)、时钟生成芯片、外部时钟源组成。设计人机界面程序、时钟生成程序、全局电流处理程序，实现对FPGA的批量化，高精度测试工作，在试验中通过人机界面设置不同的工作频率，实现测试对象工作频率的精确控制，利用电流示波器检测不同工作频率下测试对象的全局电流并上传至人界面，人机界面通过计算测试对象的马氏距离并与无木马的马氏距离对比，判断测试对象是否植入硬件木马，为FPGA的使用提供充分的可靠性论据。
2.技术方案：
本发明提出一种基于人机界面与电流监测的FPGA硬件木马检测系统，其特征在于：它是由5V直流电源、人机界面、联合测试工作组(即JTAG)模块、驱动电路、电流示波器、测试对象(FPGA)、时钟生成芯片、外部时钟源组成；它们相互之间的关系是：5V直流电源为驱动电路、测试对象、时钟生成芯片、外部时钟源供电；驱动电路与5V直流电源构成测试对象、时钟生成芯片和外部时钟源的供电端；外部时钟源由驱动电路驱动，产生时钟信号输入到时钟生成芯片中，作为时钟生成芯片的基准时钟；时钟生成芯片接收外部时钟源的时钟信号作为基准信号，并通过芯片改变时钟信号的频率输入到测试对象(FPGA)中，作为测试对象的全局时钟；电流示波器监测测试对象的全局电流，并将电流数据上传至人机界面；人机界面具有两个功能，一是通过USB接口与JTAG模块相连将设置好的芯片程序下载到芯片中以改变时钟生成芯片的输出频率，二是采集电流示波器监测到的全局电流，并对不同频率下的电流数据进行处理，判断测试对象是否被植入硬件木马。JTAG模块将人机交互的程序下载到时钟生成芯片中的芯片中；
其中，5V直流电源指220V交流电输入，5V、10A输出的开关电源S-5-10，其与驱动电路相连作为供电端；
其中，驱动电路分为两部分，一部分作为测试对象和时钟生成芯片的供电端，一部分作为外部时钟输入的供电端；该驱动电路的结构是：由两块TI公司的tps54331型DC-DC电源芯片构成，将5V电压转化成3.3V和1.2V电压，分别给时钟芯片和外部时钟输入电路供电；
其中，JTAG模块是指一种基于国际标准测试协议(JTAG)的接口，包含模式选择(即TMS)、时钟(即TCK)、数据输入(即TDI)和数据输出线(即TDO)；它们相互之间的关系是：TMS选择信号驱动测试访问端口控制器的状态，TCK为TDI和TDO提供时钟信号作为工作频率，TDI用于向芯片输入测试程序；TDO用于接收芯片的反馈信号；
该模式选择即TMS是：FPGA程序下载模式；
该时钟即TCK是：ISE程序设定的程序下载；
该数据输入即TDI是：ISE程序中的bit文件用于FPGA配置；
该数据输出线即TDO是：FPGA反馈的程序下载完成信号；
其中，人机界面是指包含时钟生成程序和全局电流处理程序的个人电脑；时钟生成程序通过ISE编写，写入后能与时钟生成芯片中的芯片进行通讯操作，并可基于外部时钟源的基准时钟，更改时钟生成芯片的输出时钟，即测试对象的输入时钟；全局电流处理程序能与时钟生成芯片中的芯片进行通讯操作，并可采集和处理电流示波器上传的全局电流数据；
该时钟生成程序是：以外部时钟输入的时钟频率为基准频率，通过时钟生成电路对基准频率进行分频及倍频，以输出多种不同的时钟频率；
该全局电流处理程序是：计算测试数据集的马氏距离，并与预先设定好的无硬件木马马氏距离范围进行对比；
其中，电流示波器是用于监测测试对象的全局电流，选用现有产品(如型号为“DSOX2002A”的是德科技公司生产的示波器)；
其中，测试对象(即FPGA)是指被检测的未知安全性的现场可编程门阵列(即FPGA)芯片；
其中，时钟生成芯片由另一块FPGA组成，用于将外部时钟源的基准时钟改为不同的时钟输入到测试对象中，以观测不同工作频率下测试对象的全局电流；
该时钟生成芯片是：XC6SLX9-2TQG144C型FPGA；
其中，该外部时钟源由25MHz的有源石英晶振构成，由驱动电路供电，产生精准的基准时钟到时钟生成芯片中；该有源石英晶振是：TXC生产的25MHz有源石英晶振。
本发明所述的一种基于人机界面与电流监测的FPGA硬件木马检测系统，该测试系统的操作实施步骤如下：
步骤一：按DC5V电源开关，系统开机运行，人机界面出现程序选择的页面；点击人机界面“自检”按钮，观察自检按键旁边的指示灯能判断时钟生成芯片、电流示波器与个人电脑是否连接，指示灯点亮表示连接正常，完成系统自查；
步骤二：程序界面“工作频率”字后面的为选择框，点击后会出现输入键盘界面，通过数字设定测试对象的工作频率，设定范围为25～100MHz，默认值为25MHz，精度为0.5MHz；
步骤三：点击“下载”，弹出“程序下载成功”提示框；点击“确定”，在界面上能看到设置的工作频率，设定好的工作频率转化为ISE程序通过JTAG模块下载到时钟生成芯片中，时钟生成芯片基于外部时钟源的基准时钟，向测试对象输出设置好的工作频率时钟；
步骤四：测试对象按照时钟生成芯片输出的时钟频率工作，电流示波器监测测试对象的全局电流并上传到人机界面中；
步骤五：人机界面接收到设定工作频率下测试对象的全局电流，并重复步骤二到步骤四，直至采集到m个不同频率下测试对象的全局电流，形成测试数据集；
步骤六：人机界面计算测试数据集的马氏距离，并与预先设定好的无硬件木马马氏距离范围进行对比，若测试数据集的马氏距离超出预先设定好的无硬件木马马氏距离范围，则测试芯片中被植入了硬件木马；若测试数据集的马氏距离在预先设定好的无硬件木马马氏距离范围内，则测试芯片中没有硬件木马。
其中，在步骤六中所述的“马氏距离”，其计算方式如下：
Figure BDA0001848382180000051
其中，Z为测试对象的马氏距离，B为测试对象的数据集，m为工作频率的数量；
A为预先设置的无硬件木马的数据集，
Figure BDA0001848382180000052
代表矩阵A的重心，
Figure BDA0001848382180000053
的表达式如下：
Figure BDA0001848382180000054
其中，k为预先设置的无硬件木马数据的数量
∑是矩阵A的协方差矩阵，计算方法如下：
Figure BDA0001848382180000055
3.优点及功效：
本发明提出一种基于人机界面与电流监测的FPGA硬件木马检测系统，该发明的优点是：
1)系统设计“自检”按钮，能对系统进行整体检查，并以指示灯变亮的形式反馈检查正常的结果，避免因为检测系统故障造成的检测失误；
2)系统内部采用FPGA芯片作为时钟生成芯片，精准生成设置的时钟频率，输出给测试对象作为工作频率；多处采用2A玻璃带双铁帽无引脚插件保险管，避免操作失误引起的系统烧毁，增强了系统的安全性；
3)测试系统提供全局电流处理程序，即对采集到的不同频率下的全局电流进行马氏距离计算，并与预先设定好的无硬件木马马氏距离范围进行对比，判断测试对象是否被植入硬件木马；
本发明所提供的基于电流监测的FPGA硬件木马检测系统，能很好地满足FPGA的测试需求，包括极大地简化测试人员工作量、提高测试精度等方面，目前已应用于多个型号FPGA的测试工作中，为验证FPGA的安全性提供了有效保证。
综上所述，本发明提供的基于人机界面与电流监测的FPGA硬件木马检测系统，操作简单，有系统自检设置，提供硬件木马植入信息，维护容易，使用安全可靠，具有实际推广应用价值。
(四)附图说明：
图1本发明所述测试系统结构示意图。
图2本发明所述测试系统操作流程图。
(五)具体实施方式：
本发明所描述一种基于人机界面与电流监测的FPGA硬件木马检测系统，结构如图1所示，它是由5V直流电源、人机界面、联合测试工作组(即JTAG)模块、驱动电路、电流示波器、测试对象(FPGA)、时钟生成芯片、外部时钟源组成；它们相互之间的关系是：5V直流电源为驱动电路、测试对象、时钟生成芯片、外部时钟源供电；驱动电路与5V直流电源构成测试对象、时钟生成芯片和外部时钟源的供电端；外部时钟源由驱动电路驱动，产生时钟信号输入到时钟生成芯片中，作为时钟生成芯片的基准时钟；时钟生成芯片接收外部时钟源的时钟信号作为基准信号，并通过芯片改变时钟信号的频率输入到测试对象(FPGA)中，作为测试对象的全局时钟。电流示波器监测测试对象的全局电流，并将电流数据上传至人机界面。人机界面具有两个功能，一是通过USB接口与JTAG模块相连将设置好的芯片程序下载到芯片中以改变时钟生成芯片的输出频率，二是采集电流示波器监测到的全局电流，并对不同频率下的电流数据进行处理，判断测试对象是否被植入硬件木马。JTAG模块将人机交互的程序下载到时钟生成芯片中的芯片中。
本案例中，电流示波器采用型号为“DSOX2002A”的是德科技公司生产的示波器，时钟生成芯片和测试对象型号为XC6SLX9-2TQG144C，外部时钟源为25MHz的有源石英晶振。
对本发明所述的种基于人机界面与电流监测的FPGA硬件木马检测系统的操作进行详细说明。检测系统操作流程如图2所示，具体实施步骤如下：
步骤一：按DC5V电源开关，系统开机运行，人机界面出现程序选择的页面；点击人机界面“自检”按钮，观察自检按键旁边的指示灯能判断时钟生成芯片、电流示波器与个人电脑是否连接，指示灯点亮表示连接正常，完成系统自查；
步骤二：程序界面“工作频率”字后面的为选择框，点击后会出现输入键盘界面，通过数字设定测试对象的工作频率分别为25MHz、27.5MHz、30MHz、32.5MHz、35MHz、37.5MHz、40MHz、42.5MHz、45MHz、47.5MHz、50MHz、52.5MHz、55MHz、57.5MHz、60MHz、62.5MHz、65MHz、67.5MHz、70MHz、72.5MHz、75MHz、77.5MHz、80MHz；
步骤三：点击“下载”，弹出“程序下载成功”提示框；点击“确定”，在界面上能看到设置的工作频率，设定好的工作频率转化为ISE程序通过JTAG模块下载到时钟生成芯片中，时钟生成芯片基于外部时钟源的基准时钟，向测试对象输出设置好的工作频率时钟；
步骤四：测试对象按照时钟生成芯片输出的时钟频率工作，电流示波器监测测试对象的全局电流并上传到人机界面中；
步骤五：人机界面接收到设定工作频率下测试对象的全局电流，并重复步骤二到步骤四，直至采集到m个不同频率下测试对象的全局电流，形成测试数据集；
步骤六：人机界面计算测试数据集进行马氏距离为15.6116，并与预先设定好的无硬件木马马氏距离范围(2.7066,9.4339)进行对比，测试数据集的马氏距离超出预先设定好的无硬件木马马氏距离范围，该测试芯片中被植入了硬件木马。
综上所述，本发明提供的基于人机界面与电流监测的FPGA硬件木马检测系统，操作简单，有系统自检设置，提供硬件木马植入信息，维护容易，使用安全可靠，具有实际推广应用价值。

Claims (6)

1.一种基于人机界面与电流监测的FPGA硬件木马检测系统，其特征在于：它是由5V直流电源、人机界面、联合测试工作组即JTAG模块、驱动电路、电流示波器、测试对象即FPGA、时钟生成芯片、外部时钟源组成；它们相互之间的关系是：5V直流电源为驱动电路、测试对象、时钟生成芯片、外部时钟源供电；驱动电路与5V直流电源构成测试对象、时钟生成芯片和外部时钟源的供电端；外部时钟源由驱动电路驱动，产生时钟信号输入到时钟生成芯片中，作为时钟生成芯片的基准时钟；时钟生成芯片接收外部时钟源的时钟信号作为基准信号，并通过芯片改变时钟信号的频率输入到测试对象即FPGA中，作为测试对象的全局时钟；电流示波器监测测试对象的全局电流，并将电流数据上传至人机界面；人机界面具有两个功能，一是通过USB接口与JTAG模块相连将设置好的芯片程序下载到芯片中以改变时钟生成芯片的输出频率，二是采集电流示波器监测到的全局电流，并对不同频率下的电流数据进行处理，判断测试对象是否被植入硬件木马；JTAG模块将人机交互的程序下载到时钟生成芯片中的芯片中；
其中，5V直流电源指220V交流电输入，5V、10A输出的开关电源S-5-10，其与驱动电路相连作为供电端；
其中，驱动电路分为两部分，一部分作为测试对象和时钟生成芯片的供电端，一部分作为外部时钟输入的供电端；
其中，JTAG模块是指一种基于国际标准测试协议即JTAG的接口，包含模式选择即TMS、时钟即TCK、数据输入即TDI和数据输出线即TDO；它们相互之间的关系是：TMS选择信号驱动测试访问端口控制器的状态，TCK为TDI和TDO提供时钟信号作为工作频率，TDI用于向芯片输入测试程序；TDO用于接收芯片的反馈信号；
该模式选择即TMS是：FPGA程序下载模式；
该时钟即TCK是：ISE程序设定的程序下载；
该数据输入即TDI是：ISE程序中的bit文件用于FPGA配置；
该数据输出线即TDO是：FPGA反馈的程序下载完成信号；
其中，人机界面是指包含时钟生成程序和全局电流处理程序的个人电脑；时钟生成程序通过ISE编写，写入后能与时钟生成芯片中的芯片进行通讯操作，并能基于外部时钟源的基准时钟，更改时钟生成芯片的输出时钟，即测试对象的输入时钟；全局电流处理程序能与时钟生成芯片中的芯片进行通讯操作，并能采集和处理电流示波器上传的全局电流数据；
该时钟生成程序是：以外部时钟输入的时钟频率为基准频率，通过时钟生成电路对基准频率进行分频及倍频，以输出复数种不同的时钟频率；
该全局电流处理程序是：计算测试数据集的马氏距离，并与预先设定好的无硬件木马马氏距离范围进行对比；
其中，电流示波器是用于监测测试对象的全局电流，选用现有产品；
其中，测试对象即FPGA是指被检测的未知安全性的现场可编程门阵列即FPGA芯片；
其中，时钟生成芯片由另一块FPGA组成，用于将外部时钟源的基准时钟改为不同的时钟输入到测试对象中，以观测不同工作频率下测试对象的全局电流；
其中，该外部时钟源由25MHz的有源石英晶振构成，由驱动电路供电，产生精准的基准时钟到时钟生成芯片中。
2.根据权利要求1所述的一种基于人机界面与电流监测的FPGA硬件木马检测系统，其特征在于：该检测系统的操作实施步骤如下：
步骤一：按DC5V电源开关，系统开机运行，人机界面出现程序选择的页面；点击人机界面“自检”按钮，观察自检按键旁边的指示灯能判断时钟生成芯片、电流示波器与个人电脑是否连接，指示灯点亮表示连接正常，完成系统自查；
步骤二：程序界面“工作频率”字后面的为选择框，点击后会出现输入键盘界面，通过数字设定测试对象的工作频率，设定范围为25～100MHz，默认值为25MHz，精度为0.5MHz；
步骤三：点击“下载”，弹出“程序下载成功”提示框；点击“确定”，在界面上能看到设置的工作频率，设定好的工作频率转化为ISE程序通过JTAG模块下载到时钟生成芯片中，时钟生成芯片基于外部时钟源的基准时钟，向测试对象输出设置好的工作频率时钟；
步骤四：测试对象按照时钟生成芯片输出的时钟频率工作，电流示波器监测测试对象的全局电流并上传到人机界面中；
步骤五：人机界面接收到设定工作频率下测试对象的全局电流，并重复步骤二到步骤四，直至采集到m个不同频率下测试对象的全局电流，形成测试数据集；
步骤六：人机界面计算测试数据集的马氏距离，并与预先设定好的无硬件木马马氏距离范围进行对比，若测试数据集的马氏距离超出预先设定好的无硬件木马马氏距离范围，则测试芯片中被植入了硬件木马；若测试数据集的马氏距离在预先设定好的无硬件木马马氏距离范围内，则测试芯片中没有硬件木马。
3.根据权利要求1所述的一种基于人机界面与电流监测的FPGA硬件木马检测系统，其特征在于：所述的“驱动电路”，其结构是：由两块TI公司的tps54331型DC-DC电源芯片构成，将5V电压转化成3.3V和1.2V电压，分别给时钟芯片和外部时钟输入电路供电。
4.根据权利要求1所述的一种基于人机界面与电流监测的FPGA硬件木马检测系统，其特征在于：所述的“时钟生成芯片”是指“可编程逻辑门阵列(FPGA)”，其型号为XC6SLX9-2TQG144C。
5.根据权利要求1所述的一种基于人机界面与电流监测的FPGA硬件木马检测系统，其特征在于：所述的“有源石英晶振”是指TXC生产的25MHz有源石英晶振。
6.根据权利要求2所述的一种基于人机界面与电流监测的FPGA硬件木马检测系统，其特征在于：在步骤六中所述的“马氏距离”，其计算方式如下：
Figure FDA0003015824350000031
其中，Z为测试对象的马氏距离，B为测试对象的数据集，m为工作频率的数量；
A为预先设置的无硬件木马的数据集，
Figure FDA0003015824350000032
代表矩阵A的重心，
Figure FDA0003015824350000033
的表达式如下：
Figure FDA0003015824350000034
其中，k为预先设置的无硬件木马数据的数量
∑是矩阵A的协方差矩阵，计算方法如下：
Figure FDA0003015824350000035
CN201811282819.6A 2018-10-31 2018-10-31 一种基于人机界面与电流监测的fpga硬件木马检测系统 Active CN109472171B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811282819.6A CN109472171B (zh) 2018-10-31 2018-10-31 一种基于人机界面与电流监测的fpga硬件木马检测系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811282819.6A CN109472171B (zh) 2018-10-31 2018-10-31 一种基于人机界面与电流监测的fpga硬件木马检测系统

Publications (2)

Publication Number Publication Date
CN109472171A CN109472171A (zh) 2019-03-15
CN109472171B true CN109472171B (zh) 2021-07-06

Family

ID=65672707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811282819.6A Active CN109472171B (zh) 2018-10-31 2018-10-31 一种基于人机界面与电流监测的fpga硬件木马检测系统

Country Status (1)

Country Link
CN (1) CN109472171B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112487503A (zh) * 2020-12-09 2021-03-12 电子科技大学 基于硬件木马数据信息统计的检测系统和方法
CN114461556A (zh) * 2022-01-13 2022-05-10 国家信息技术安全研究中心 一种嵌入芯片jtag接口侧信道采集适配器及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103488941A (zh) * 2013-09-18 2014-01-01 工业和信息化部电子第五研究所 硬件木马检测方法及系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103488941A (zh) * 2013-09-18 2014-01-01 工业和信息化部电子第五研究所 硬件木马检测方法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hardware Trojan Detection Based on the Distance Discrimination;Wang Jianxin等;《2016 First IEEE International Conference on Computer Communication and the Internet》;20161231;第404-407页 *
基于侧信道分析的硬件木马;苏静等;《技术研究》;20171231;第19-24页 *

Also Published As

Publication number Publication date
CN109472171A (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
CN102092477A (zh) 飞机音频综合系统自动测试与故障诊断装置及方法
CN102590730A (zh) 模块化开放性pcba功能测试平台、测试系统及方法
CN108255649A (zh) 一种基于建模仿真协同分析的诊断策略设计方法
CN109472171B (zh) 一种基于人机界面与电流监测的fpga硬件木马检测系统
CN106546839A (zh) 姿控发动机地面测试设备自动调试测试系统及方法
CN101788945A (zh) 一种多电路板或多模块电子系统的诊断测试系统及方法
CN104572442A (zh) 可编程逻辑芯片片内程序校验系统
CN105868114A (zh) Fpga软件系统及其各模块测试系统和方法
CN103954946A (zh) 一种tr组件调试仪
US10929273B2 (en) Application logic, and verification method and configuration method thereof
CN104793097A (zh) 无人机线缆网自动测试系统及测试方法
CN202421442U (zh) 模块化开放性pcba功能测试平台
CN103018659A (zh) 一种处理器单粒子效应的频率响应的测试系统及方法
CN113068449B (zh) 一种苏系飞机光电雷达通用检测设备
CN213544708U (zh) 一种火控盒测试系统
CN110442986B (zh) 一种基于cpld逻辑代码生成器管理服务器主板的方法
Loskutov et al. SEFI cross-section evaluation by fault injection software approach and hardware detection
Mingfei et al. Automatic test system for some kind general electronic equipment
CN111798916A (zh) 一种通用型存储器单粒子辐照试验平台及试验方法
CN116859894B (zh) 基于多代理技术的直升机内部电子调节器的自动测试方法
Papakostas et al. Analog fault detectability based on statistical circuit analysis
Lin et al. Implementation of a built-in self-test for nuclear power plant FPGA-based safety-critical control systems
Hongxia et al. Fault diagnosis of circuit board based on fault tree
Gour et al. Design & development of soft-core processor based remote terminal units for nuclear reactors
Yang et al. System testability modeling and analysis based on device level failure mode effect and criticality analysis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant