CN109429069B - 一种显示流压缩编码器以及显示引擎 - Google Patents

一种显示流压缩编码器以及显示引擎 Download PDF

Info

Publication number
CN109429069B
CN109429069B CN201710728791.3A CN201710728791A CN109429069B CN 109429069 B CN109429069 B CN 109429069B CN 201710728791 A CN201710728791 A CN 201710728791A CN 109429069 B CN109429069 B CN 109429069B
Authority
CN
China
Prior art keywords
slice
buffer
code stream
data
encoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710728791.3A
Other languages
English (en)
Other versions
CN109429069A (zh
Inventor
王名邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allwinner Technology Co Ltd
Original Assignee
Allwinner Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allwinner Technology Co Ltd filed Critical Allwinner Technology Co Ltd
Priority to CN201710728791.3A priority Critical patent/CN109429069B/zh
Publication of CN109429069A publication Critical patent/CN109429069A/zh
Application granted granted Critical
Publication of CN109429069B publication Critical patent/CN109429069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/16—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter for a given display mode, e.g. for interlaced or progressive display mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/184—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being bits, e.g. of the compressed video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

本发明公开了一种显示流压缩编码器以及显示引擎。该显示引擎包括原图像获取模块、内存储器、显示流压缩编码器。原图像获取模块获取原图像数据，并将原图像数据输送至显示流压缩编码器。显示流压缩编码器将原图像数据压缩成码流数据，并将码流数据输送出去。显示流压缩编码器复用内存储器的存储空间。显示流压缩编码器集成在显示引擎中，显示流压缩编码器复用显示引擎已有的内存储器，节省了成本及面积。

Description

一种显示流压缩编码器以及显示引擎
技术领域
本发明涉及图像处理技术领域，尤其涉及一种显示流压缩编码器以及显示引擎。
背景技术
如图1所示，显示链路的带宽要求与显示器的分辨率成比例，大分辨率的显示器需要大带宽的显示链路，而一些显示链路不具有支持大分辨率显示器的带宽。如图2所示，可使用视频压缩减少带宽要求，从而达到使用较低带宽显示链路将数字视频提供到大分辨率显示器的目的。大分辨率的原图像经过编码器压缩后变成数据量较少的码流，由输出接口经显示链路输出到目标装置的输入接口，经解码器还原后再送到显示器，实现了在较低带宽的显示链路上传输大分辨率的图像。
上述方案有时并不是视觉上无损的，或可能在常规显示装置中实施起来困难且昂贵。因此视频电子学标准协会(VESA)针对此问题开发了显示流压缩(DSC)作为用于显示链路视频压缩的标准。显示流压缩技术提供视觉上无损的图片质量(即足够好以致用户不知道图片是否经压缩)。该显示流压缩技术还提供了用常规硬件实施起来简单且廉价的方案。
显示流压缩(DSC)标准由VESA于2014年公布，目前已经更新到1.2a版本，支持RGB，YUV422，YUV420等格式的压缩。DSC标准不同于与其它视频译码标准（如H.264和HEVC），其针对显示链路上传输的数据进行压缩，仅在帧内压缩而不使用到帧间的信息。因此，其硬件架构如图3所示。DSC编码器用于对接口上的数据进行压缩。
由于DSC编码器一般集成在显示引擎的输出的后端，与时序控制模块和输出接口集成在一起，这使得显示引擎中的存储资源不能被复用。并且，以往的时序控制模块只对原图像进行处理，缺乏对压缩数据验证的手段。此外，在编码算法中后面的点需要用到前面的点的压缩信息来做预测，因此运算通路存在环路反馈，导致DSC编码器的运算频率很难提升，对大分辨率的图片压缩能力不足。
发明内容
针对现有技术的不足，本发明提出了一种显示流压缩(DSC)编码器以及显示引擎，该显示引擎内集成有DSC编码器，DSC编码器复用显示引擎的内存储器，解决了现有显示引擎内存储资源利用不充分的问题。DSC编码器利用显示引擎中已有的回写通路，把压缩生成的码流数据回写到内存中，解决了现有的DSC编码器应用方案对压缩数据缺乏有效验证手段的问题。DSC编码器对图像采用分块压缩，实现可配置可扩展的多核并行处理架构，解决了现有的DSC编码器对大分辨率的图片压缩能力不足的问题。
为了实现上述目的，本发明技术方案如下：
一种显示引擎，包括原图像获取模块、内存储器。还包括显示流压缩编码器原图像获取模块获取原图像数据，并将原图像数据输送至显示流压缩编码器。显示流压缩编码器将原图像数据压缩成码流数据，并输送码流数据。显示流压缩编码器复用内存储器的存储空间。
进一步地，还包括回写模块。原图像获取模块从原图像存储模块中获取原图像数据。回写模块将显示流压缩编码器生成的码流数据回写到原图像存储模块，用于验证码流数据的正确性。
进一步地，显示流压缩编码器包含去扫描缓冲器、重扫描缓冲器、若干切片编码器。去扫描缓冲器缓存原图像数据，并将原图像数据划分成若干个切片图像数据，然后把各切片图像数据一一输送至相应的切片编码器。切片编码器将接收到的切片图像数据压缩成切片码流数据。各切片编码器将切片码流数据输送至重扫描缓冲器。重扫描缓冲器将各切片码流数据组合成码流数据，并把码流数据输送出去。
进一步地，去扫描缓冲器包含第一切片选择器、若干第一先进先出缓存模块。第一先进先出缓存模块与切片编码器一一对应。内存储器为去扫描缓冲器分配第一切片缓存区；第一切片缓存区为各切片编码器分别分配相应的第一存储空间；第一存储空间缓存相应的切片图像数据。第一切片选择器控制切片编码器的选通，将各第一存储空间中的切片图像数据输送至相应的切片编码器。第一存储空间中的切片图像数据在输送至相应的切片编码器之前，首先经过第一先进先出缓存模块；第一先进先出缓存模块用于完成系统时钟和切片编码器时钟之间的转换。
进一步地，重扫描缓冲器包含第二切片选择器、码流生成器、若干第二先进先出缓存模块。第二先进先出缓存模块与切片编码器一一对应。内存储器为去扫描缓冲器分配第二切片缓存区；第二切片缓存区为各切片编码器分别分配相应的第二存储空间；第二存储空间缓存相应的切片码流数据。第二切片选择器控制切片编码器的选通，将各切片编码器生成的切片码流数据输送至相应的第二存储空间。切片编码器的切片码流数据在输送至相应的第二存储空间之前，首先经过第二先进先出缓存模块；第二先进先出缓存模块用于完成切片编码器时钟和系统时钟之间的转换。各第二存储空间中的切片码流数据被输送至码流生成器；码流生成器按照显示流压缩标准将各切片码流数据组合成码流数据。
一种显示流压缩编码器，包含去扫描缓冲器、重扫描缓冲器、若干切片编码器。去扫描缓冲器缓存原图像数据，并将原图像数据划分成若干个切片图像数据，然后把各切片图像数据一一输送至相应的切片编码器。切片编码器将接收到的切片图像数据压缩成切片码流数据。各切片编码器将切片码流数据输送至重扫描缓冲器。重扫描缓冲器将各切片码流数据组合成码流数据，并输送码流数据。
进一步地，该显示流压缩编码器集成于显示引擎中。显示引擎的内存储器为各切片编码器分别提供相应的重构值缓存区。切片编码器将压缩后得到的重构值存放到相应的重构值缓存区。重构值缓存区内的重构值作为切片图像的下一行输入数据压缩的参考。
进一步地，切片编码器包含熵编码器、子流多路复用器。子流多路复用器将熵编码器产生的三个颜色分量的子码流拼成最小单元复用字。子流多路复用器通过选通的方式将各最小单元复用字输送至速率缓冲器，形成码流数据。子流多路复用器与熵编码器、速率缓冲器之间采用双向握手的方式确认数据的传输。速率缓冲器向子流多路复用器发起应答信号，当速率缓冲器的存储空间满时，应答信号无效，速率缓冲器停止接收最小单元复用字。
进一步地，去扫描缓冲器、切片编码器、重扫描缓冲器之间采用双向握手的方式进行数据传输。切片编码器包含预测/量化/重建器、速率缓冲器、速率控制器。速率控制器通过记录双向握手成功的次数来记录输入到预测/量化/重建器的像素点的个数。速率控制器并且根据速率缓冲器当前的空满度来生成对应的量化参数，并将量化参数反馈给预测/量化/重建器，动态地调节编码的质量。
进一步地，重扫描缓冲器将码流数据按行输送出去，每一行输送固定字节的码流数据。码流数据中的每个切片码流数据无间隔连续输送，在每一行的码流数据的末尾填充下一行码流数据的有效数据；或者，每一行码流数据中的切片码流数据无间隔输送，仅在每一行码流数据的末尾填充无效数据，将各行码流数据补到像素对齐；或者，在每一行的各切片码流数据末尾填充无效数据，将各切片码流数据补到像素对齐，每一行码流数据输送像素对齐后的切片码流数据。
本发明的有益效果：
(1)显示流压缩编码器集成在显示引擎中，显示流压缩编码器复用显示引擎已有的内存储器，节省了成本及面积。
(2)显示流压缩编码器利用显示引擎中已有的回写通路，把压缩生成的码流数据回写到内存中，便于验证码流数据的准确性。
(3)显示流压缩编码器采用多个切片编码器并行工作，能在现有工艺下支持更大分辨率和更高的刷新率；此外，切片编码器的数量可配置和实例化，满足未来的多核扩充的需求。
(4)显示流压缩编码器集成在显示引擎中，采用双向握手的方式来确定数据的传输，利用显示引擎双向握手的可中断可等待的时序特性，实现了显示流压缩编码器内部逻辑的模型化，打破了传统显示流压缩编码器的输入连续的要求。
(5)显示流压缩编码器采用双向握手的方式确认数据的传输，重扫描缓冲器替代了速率缓冲器的功能，将传统的显示流压缩编码器中的速率缓冲器模型化，节约了硬件成本。
(6)显示流压缩编码器采用双向握手的方式确定数据的传输，实现了子码流多路复用器的模型化，复用器的输入可中断可等待，在保证算法一致的情况下极大减少了缓冲器资源消耗。
(7)重扫描缓冲器可选择多种模式传输数据，可兼容目前的显示链路的多种接口时序。
附图说明
图1为现有的采用大宽带显示链路传输大分辨率原图像的系统框图。
图2为现有的采用小宽带显示链路传输大分辨率图像的压缩码流的系统框图。
图3为现有的采用DSC标准的大分辨率图像传输的系统框图。
图4为本发明中显示引擎的电路框图。
图5为图4中原图像获取模块2的电路框图。
图6为图4中显示流压缩编码器1的电路框图。
图7为本发明中切片图像数据的扫描传输示意图。
图8为图6中去扫描缓冲器11的电路框图。
图9为图6中重扫描缓冲器12的电路框图。
图10为本发明中切片码流数据交织成码流数据的示意图。
图11为图9中码流生成器123采用紧凑传输模式输出码流数据的示意图。
图12为图9中码流生成器123采用行传输模式输出码流数据的示意图。
图13为图9中码流生成器123采用块传输模式输出码流数据的示意图。
图14为图9中码流生成器123对接口上RGB色彩空间的排列方式示意图。
图15为图6中切片编码器13的电路框图。
图16为速率缓冲器138的空满度在一帧图像的编码过程中的变化示意图。
图17为本发明通过重扫描缓冲器12实现速率控制器与速率缓冲器模型化的示意图。
图18为图15中子流多路复用器135的电路框图。
其中，图1至图18的附图标记为：显示流压缩编码器1、原图像获取模块2、内存储器3、回写模块4；去扫描缓冲器11、重扫描缓冲器12、切片编码器13；取数单元21、图像缩放单元22、后处理单元23、图像混合单元24；第一切片缓存区31、第二切片缓存区32、重构值缓存区33；第一切片选择器111、第一先进先出缓存模块112；第二切片选择器121、第二先进先出缓存模块122、码流生成器123；色域转换器131、前级缓冲器132、预测/量化/重建器133、熵编码器134、子流多路复用器135、速率缓冲器136、平坦度检测器137、速率控制器138、颜色历史索引器130。
具体实施方式
下面结合附图和实施例，进一步阐述本发明。
如图4所示，一种显示引擎，包括原图像获取模块2、内存储器3、回写模块4，还包括显示流压缩编码器1。
内存总线通过原图像获取模块2与显示流压缩编码器1相连接。显示流压缩编码器1还与内存储器3相连接。并且，显示流压缩编码器1通过回写模块4与内存总线相连接。
原图像获取模块2通过内存总线从原图像存储模块中获取原图像数据，并对图像数据做前期处理；原图像获取模块2将处理后的原图像数据输送至显示流压缩编码器1。显示流压缩编码器1依据显示流压缩标准将原图像数据进行压缩成码流数据，并将码流数据输送至时序控制模块。时序控制模块以固定的时序将码流数据通过显示链路输送至目标装置。显示流压缩编码器1复用显示引擎中已有的内存储器3，用于缓存原图像数据压缩过程中产生的中间数据。回写模块4将显示流压缩编码器1生成的码流数据回写到原图像存储模块，用于验证码流数据的正确性。
显示流压缩编码器1实现了采用较低带宽显示链路将数字视频提供到大分辨率显示器。显示流压缩编码器1复用显示引擎已有的内存储器3，作为线缓冲器，大大节省了系统的面积及资源。并且，能够利用显示引擎中已有的回写模块4，把压缩生成的码流数据回写到内存中，提供了更准确的压缩数据验证手段。
具体地，如图5所示，原图像获取模块2包含后处理单元23、图像混合单元24、若干取数单元21、以及与各取数单元21分别连接的图像缩放单元22。
各取数单元21分别从内存总线中获取原图像数据。取数单元21将获取的原图像数据输出至相应的缩放模块。图像缩放单元22按照目标尺寸对原图像数据进行放大或缩小。图像混合单元24将各图像缩放单元22输出的原图像数据进行叠加，并将叠加后的原图像数据输出至显示流压缩编码器1。后处理单元23连接在一图像缩放单元22与图像混合单元24中间，用于对图像缩放单元22输出的原图像数据进行相应的处理。
具体地，如图6所示，显示流压缩编码器1包含去扫描缓冲器11、重扫描缓冲器12、若干切片编码器13。
去扫描缓冲器11、重扫描缓冲器12复用内存储器3的存储空间。并且，内存储器3为各切片编码器13分配相应的重构值缓存区33。待压缩的原图像数据以扫描的方式输送至去扫描缓冲器11。去扫描缓冲器11对像素(pixel)点去扫描化，目的是对各像素点重新排序，将原图像数据划分成若干个切片图像数据，然后把各切片图像数据以并行的方式分别一一扫描至相应的切片编码器13中。每个切片图像数据的宽高相同。切片编码器13将接收到的切片图像数据压缩成切片码流数据。各切片编码器13将压缩后的切片码流数据并行输送至重扫描缓冲器12。并且，各切片编码器13将压缩后得到的每个像素点的重构值暂时存放到重构值缓存区33中，重构值缓存区33内的每个像素点的重构值作为切片图像的下一行数据编码参考使用。
重扫描缓冲器12可视为去扫描缓冲器11的逆过程，将各切片码流数据重新交织成扫描格式。重扫描缓冲器12按照显示流压缩标准规定的格式将各切片码流数据按顺序排好，组合成码流数据，并把码流数据按照扫描方式输送至时序控制模块。重扫描缓冲器12替代了传统的速率缓冲器136，节省了芯片面积。
图6实例化了4个切片编码器13，每个切片编码器13可单独工作，互不参考对方的工作状态。如图7所示，4个切片编码器13同时接受来自去扫描缓冲器11的4路切片图像数据，同时进行单独编码。
由于编码时有4个切片编码器13共同工作，分别对四分之一张图片大小的切片进行编码，而且每个切片编码器13满足1个时钟周期处理一个像素点的性能，此时每个切片编码器13只需要工作在系统频率的四分之一频率下便能完成编码的要求。在一个具体的实施例中，要对4k@60的RGB显示流进行编码，显示引擎的频率为600MHz，而每个切片编码器13只需要工作在150MHz下，便能和系统的工作频率完成匹配。多核处理的方法打破了编码算法内部由于反馈环路的存在而无法提升工作频率的限制，在不同的工艺参数下，只需通过实例化切片编码器13的个数就能达到对更大分辨率图片的编码要求。
更具体地，如图8所示，去扫描缓冲器11包含第一切片选择器111、若干第一先进先出缓存模块112。并且，内存储器3为去扫描缓冲器11分配第一切片缓存区31。
第一切片缓存区31为各切片编码器13分别分配相应的第一存储空间。第一存储空间缓存相应的切片图像数据。第一切片选择器111控制切片编码器13的选通，将各第一存储空间中的切片图像数据扫描至相应的切片编码器13中。切片编码器13对相应的切片图像数据进行压缩，得到切片码流数据。第一先进先出缓存模块112与切片编码器13一一对应，第一先进先出缓存模块112接在第一切片缓存区31和对应的切片编码器13之间。第一存储空间中的切片图像数据在输送至相应的切片编码器13之前，首先经过第一先进先出缓存模块112。第一先进先出缓存模块112用于完成系统时钟和切片编码器时钟之间的转换。
内存储器3由单口静态随机存储器(SRAM)来实现。单口SRAM要做到读写同步，需要采取扩大读写位宽的做法。仍以切片编码器13有4个为例，因为最大并行度是4，所以单口SRAM的输入端需要凑够4个像素点，才写入一次；同理，输出端一次可读出4个像素点。
第一切片选择器111实际上是一个2比特的计数器，每4个周期完成一次轮转，当计数器的数值与切片编码器13的编号一致时，把读控制权切到所选切片编码器13。切片编码器13根据所对应的存储空间和先进先出装置的空满情况，选择读出对应的数据。由于4个切片编码器13的工作频率是系统频率的四分之一，因此，先入先出缓存模块总能在读空前写入新的数据，所以先入先出缓存模块的深度为2即能保证切片编码器13不缺数。
更具体地，如图9所示，重扫描缓冲器12包含第二切片选择器121、码流生成器123、若干第二先进先出缓存模块122。并且，内存储器3为去扫描缓冲器11分配第二切片缓存区32。
各第二先进先出缓存模块122与各切片编码器13一一对应；第二先进先出缓存模块122接在对应的切片编码器13和第二切片缓存区32之间。切片编码器13输出的切片码流数据先经过第二先进先出缓存模块122，第二先进先出缓存模块122用于完成切片编码器时钟与系统时钟之间的转换。第二切片缓存区32为各切片编码器13分别分配相应的第二存储空间。第二存储空间缓存相应的切片码流数据。第二切片选择器121控制切片编码器13的选通，将各切片编码器13生成的切片码流数据输送至相应的第二存储空间内。各第二存储空间中的切片码流数据被输送至码流生成器123中。码流生成器123按照显示流压缩标准的格式要求将各切片码流数据重新组合成码流数据，并把码流数据按照扫描方式输送至时序控制模块。
由于系统频率是切片编码器频率的四倍，第二切片选择器121完成一次轮询的时间正好是切片编码器13一个时钟周期的时间，所以从切片编码器13看来，所生成的切片码流数据能马上写入对应的存储空间，没有效率的损失。重扫描缓冲器12的深度为去扫描缓冲器11的一半，这是因为重扫描缓冲器12存储的数据为压缩后的数据，而在本实施例中最小的压缩率为二分之一，所以只需一半的深度便能存储一行的压缩数据。加上去扫描缓冲器11的缓冲能力，本实施例有缓存两行输入数据的能力。
如图10所示，多个切片编码器13所生成的切片码流数据交织为码流数据。其中，S0_L0表示切片图像数据0的第0行所压缩生成的切片码流数据。按照显示流压缩标准每个切片图像数据的一行所生成的压缩数据是固定的，单位为字节。但目前显示数据传输接口大多以像素进行传输，即以3个字节为单位，当每行切片码流数据不是3的倍数时，会出现不同切片的切片码流数据传输交错的风险。为了兼容各类传输接口，本实施例的码流生成器123实现了3种传输模式。
下面以一个具体的实施例作为例子进行说明（输入为800x480的RGB图像，实例化4个切片编码器13，压缩率为三分之一，因此每行的压缩数据为200字节）：
1、紧凑传输模式：如图11所示，每个切片码流数据之间没有间隙，连续传输，每行数据为800字节，需以267个像素进行传输，每个像素为3字节，因此每行末尾填充下一行的有效数据。当压缩数据传输完成后，在最后填充0，以267x480的输出图像进行传输。
2、行传输模式：如图12所示，每行内切片码流数据紧密排列，仅在每行的末尾填充0把数据补到像素对齐。最后以267x480的输出图像进行传输。
3、块传输模式：如图13所示，每个切片码流数据的一行可认为是一个传输块，先在块内填充0进行像素的补齐，再把块的切片码流数据交织为码流数据输出。由于每个块需要用67个像素进行传输，实际码流是以268x480的输出图像进行传输。
如图14所示，除了上述3种切片数据交织方式之外，码流生成器123还对接口上RGB的排列方式做了3种模式：分别是字节反转、位反转和字节和位同时反转。通过对以上数据模式的支持，本实施例达到了对现有各类显示接口的兼容。
更具体地，如图15所示，切片编码器13包含色域转换器131、前级缓冲器132、预测/量化/重建器133、熵编码器134、子流多路复用器135、速率缓冲器136、平坦度检测器137、速率控制器138、颜色历史索引器130。
色域转换器131、前级缓冲器132、预测/量化/重建器133、熵编码器134、子流多路复用器135、速率缓冲器136依次连接；前级缓冲器132还与 平坦度检测器137相连接；前级缓冲器132还与 颜色历史索引器130相连接；平坦度检测器137分别与速率控制器138、熵编码器134相连接； 颜色历史索引器130与熵编码器134相连接。
色域转换器131：由于编码是在亮度Y、色度绿Cg和色度橙Co( YCgCo )的色彩空间中进行的，所以若输入的视频数据是在红绿蓝（RGB）色彩空间的话，应先经过色域转换器131转换到目标的色彩空间。
平坦度检测器137和前级缓冲器132：可检测视频数据中的复杂( 即，非平坦)区到视频数据中的平坦(即，简单或均匀)区的变化。在复杂的场景中人们对图片的失真并不敏感，但在平滑的场景中一点点的失真却很容易被察觉，所以在平坦的区域内，平坦度检测器137负责发送标志位给后续的速率控制器138，使其迅速降低量化参数，已获得更好的编码效果。由于平坦度检测器137需要用到未来一系列的点的信息进行判断，所以需要前级缓冲器132对这些点进行保存。
速率控制器138和速率缓冲器136：速率缓冲器136用于接收经编码后的压缩数据，并以恒定速率从缓冲器中取出位数据，其作用是使经压缩视频的速率变化平稳。如果熵编码器134将过多的位添加到位流，那么速率缓冲器136会溢出，但同时熵编码器134必须添加足够位以便防止其下溢。而速率控制器138用于依据速率缓冲器136当前的空满度和图像的平坦度来调整，以便最大化针对目标位率的图片质量，同时确保速率缓冲器136不上溢和下溢。其调整的方法是通过调整量化参数来实现上述目标。当量化参数降低时，表示图像可丢弃的信息降低，需要更多的信息来表示当前图像，而当量化参数升高时，则表示可丢弃的信息增多，用很少的信息便可得到很少的失真。
预测/量化/重建器133：预测、量化和重建是编码的3个基本步骤。预测器中实现了3种预测方法；修改型的中值自适应预测、块预测和中点预测。从上述3种预测方法中选择最佳的预测方法算得预测值，再经过量化。本实施例的量化器是2次幂量化器，可使用移位器实现，其移位深度通过量化参数来确定。最后重建器将反量化后的残差加到预测值之上，并确保结果不落在样本值的有效范围之外，因此值作为预测算法的重建值。
颜色历史索引器130：颜色历史索引器130保持一个有32个入口地址的队列，每个队列中存放着最近使用的像素值和上一行对应位置的重建值。当所选中的像素值的编码代价比预测模式的重建值的编码代价要少的话，则选其作为最终的重建值。这对于一些有计算机生成的文字和图像来说是一种非常有效的预测方式。
重构值缓存区33：重构值缓存区33中保存的是当前所有点的重构值，因为下一行的预测和颜色历史索引都会参考上一行的重构值。
熵编码器134：熵编码器134接收颜色历史索引，平坦度检测标志和重建器送过来的预测残差，对其进行编码生成目标的码流。
子流多路复用器135：由于编码是按照颜色分量进行的，每个颜色分量所编出来的码流称为子流。子流多路复用器135可基于无标头分组复用方案来把子流交织复用为统一的码流。
图16是速率缓冲器136在一帧图像的编码中空满度的变化过程。从编码开始后到码流输出之间会有一段初始化传输延迟，延迟的数量通过寄存器配置。随着压缩数据的写入速率缓冲器136内存储的数据不断增加，当初始化延迟结束后开始进行输出，以恒定的位率往显示接口传送数据。从传输开始到编码结束这段时间内，速率缓冲器136的空满度根据图像特性不断变化，这些变化会被速率控制器138所感知，并通过内部的计算生成新的量化参数反馈到预测器控制所生成编码数据的位数，从而达到控制速率缓冲器136的空满度。当编码完成后，速率缓冲器136内的数据以恒定的位率继续输出，直到速率缓冲器136为空。
速率缓冲器136存在的意义在于输入端和输出端的位率匹配，以保证输出端能以恒定的位率连续不断地输出。由于DSC标准建议的做法是把编码器集成在显示接口后，像素点是连续不断地送过来的，因此需要速率控制器138动态地对量化参数进行调整，以确保速率缓存器不上溢和下溢。
本实施例把显示流压缩编码器1集成在显示引擎中，而显示引擎输送给显示流压缩编码器1的像素点和显示流压缩编码器1输出的压缩数据都是可中断的，不存在缓冲器上溢和下溢的问题，不需要在速率缓冲器136中实现较大的存储空间，来防止输入的不连续。因此在本实施例中，如图17所示，实际上是把速率控制器138和速率缓冲器136模型化，仅保存其计算过程，将其抽象为速率缓冲模型，而压缩数据的缓冲放在重扫描缓冲器12中实现。
速率控制器138和速率缓冲器136模型化的等效公式如下：
buffer_fullness=rc_model_size_init_xmit_delay*bits_per_pix+rc_grp_size-pix_count*bits_per_pix。其中，rc_model_size表示速率缓存器的最大容量；init_xmit_delay是指经过多少个cycle的延迟后，编码器才往外发数据，在这段时间内速率缓冲器136内的比特数以恒定速率在增加；bits_per_pix是指输入每个像素压缩后的比特数；rc_grp_size是编码过程中每个组经过熵编码后进入速率缓冲器136的比特数；pix_count是指经过init_xmit_delay后，所往外发送的点的个数，模拟速率缓冲器136以恒定速率发送数据的过程。
由于在显示引擎中是使用双向握手来确定一次数据传输，所以标准中的init_xmit_delay和pix_count不再是对时钟周期进行计数，而是统计其成功握手的次数。握手一次代表一个像素点成功传输。当握手成功一次后，速率控制器138的内部状态按照标准算法更新一次，握手的次数代表速率缓冲器136目前输入了多少个有效像素点的压缩数据；握手不成功的话，状态则维持不变，因此从速率控制算法看来，可认为输入是连续不断的，能与原算法保持一致。所记录的双向握手次数大于某个阈值后，速率控制器138就会开始控制速率缓冲器136中的码流数据以恒定的比特率输出，从而模拟速率缓冲器的码流数据边进边出的过程，最后速率缓冲模型中的空满程度就像图16所示的曲线图一样，而速率控制器138会根据当速率缓冲器136的空满程度来生成对应的量化参数，反馈给预测/量化/重建器133，动态地调节编码的质量。
较佳地，如图18所示，子流多路复用器135的电路框图。子流多路复用器135的作用是把3个颜色分量的熵编码器134所产生的压缩数据进行收集并交织起来形成真正的码流进行输出。
熵编码器134所生成零散的压缩数据会先存放到平衡FIFO(先入先出队列)中，拼成码流的最小单元复用字(mux_word)后，通过多路复用单元选通写入到速率缓冲器136中，形成最终的码流。多路复用单元是通过建立一个解码器模型来确定当前应选取哪个分量的复用字。
解码器模型包括一个语法元素FIFO和比特移位器，语法元素FIFO中存放每组像素点编码后所生成的压缩数据的比特数，而比特移位器是一个计数器，每次增加的数量是复用字的大小，减少的数量则是语法元素FIFO中存放的每组压缩数据的比特数。当比特移位器中的有效比特数小于门限值后，将向多路复用器发送请求，读出对应分量的复用字。
按照显示流压缩标准中的做法，输入数据应该是连续不断的，并且需要过了初始化传输延迟才会输出码流数据。此时，平衡FIFO中会存储较多的数据，以保证解码器模型启动时有足够数据，解码过程不间断。但在本实施例中，子流多路复用器135使用了双向握手的做法，增加了应答信号，如图18中的虚线箭头所示。应答信号的发起点是速率缓冲器136，当速率缓冲器136满了之后，应答信号无效，停止接收数据。由于数据过程能够停止等待，所以平衡FIFO也无须实现显示流压缩标准中规定的深度。在本实施例中仅用12层的FIFO便能满足要求，而显示流压缩标准中规定是90层，极大地减少了实现面积。在具体实施例中，每个复用字为48比特，按显示流压缩标准中规定的需90x48的SRAM来实现衡平FIFO，而本实施例仅用12x48的SRAM便能满足要求，节省的SRAM容量为78x48。每个分量都需占用一个平衡FIFO，共3个颜色分量，同时实例化了4个切片编码器13，所以一共节省了3x4x78x48的SRAM，在U28hpc工艺下的面积大概为10584um2。
解码器模型中采用轮询的做法，每个周期去访问对应的比特移位器，若有效比特数大于门限值则访问下一个分量的比特移位器，否则需要从对应的平衡FIFO中读取数据放到速率缓冲器136中，若此时平衡FIFO中没有足够的数据组成一个复用字，解码器模型会停留在当前分量的比特移位器中，等待编码过程继续进行，直到对应的平衡FIFO中有足够数据组成复用字，并把复用字写入速率缓冲器136后，再继续访问下一个分量的比特移位器。按照这种做法，可获得与原算法中一致的效果。
以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的基本构思的前提下直接导出或联想到的其它改进和变化均应认为包含在本发明的保护范围之内。

Claims (2)

1.一种显示引擎，包括原图像获取模块(2)、内存储器(3)，其特征在于：
还包括显示流压缩编码器(1)；
所述原图像获取模块(2)获取原图像数据，并将原图像数据输送至显示流压缩编码器(1)；
所述显示流压缩编码器(1)将原图像数据压缩成码流数据，并输送码流数据；
所述显示流压缩编码器(1)复用内存储器(3)的存储空间；
其中，还包括回写模块(4)；
所述原图像获取模块(2)从原图像存储模块中获取原图像数据；
所述回写模块(4)将显示流压缩编码器(1)生成的码流数据回写到原图像存储模块；
所述原图像获取模块（2）包含后处理单元（23）、图像混合单元（24）、若干取数单元（21）、以及与各所述取数单元（21）分别连接的图像缩放单元（22）；各所述取数单元（21）分别从内存总线中获取原图像数据，所述取数单元（21）将获取的原图像数据输出至相应的所述图像缩放单元（22），所述图像缩放单元（22）按照目标尺寸对原图像数据进行放大或缩小，所述图像混合单元（24）将各所述图像缩放单元（22）输出的原图像数据进行叠加，并将叠加后的原图像数据输出至所述显示流压缩编码器（1），所述后处理单元（23）连接在一所述图像缩放单元（22）与所述图像混合单元（24）中间，用于对所述图像缩放单元（22）输出的原图像数据进行相应的处理；
所述显示流压缩编码器(1)包含去扫描缓冲器(11)、重扫描缓冲器(12)、若干切片编码器(13)；
所述去扫描缓冲器(11)缓存原图像数据，并将原图像数据划分成若干个切片图像数据，然后把各切片图像数据一一输送至相应的切片编码器(13)；
所述切片编码器(13)将接收到的切片图像数据压缩成切片码流数据；
各切片编码器(13)将切片码流数据输送至重扫描缓冲器(12)；
所述重扫描缓冲器(12)将各切片码流数据组合成码流数据，并把码流数据输送出去；
所述去扫描缓冲器(11)包含第一切片选择器(111)、若干第一先进先出缓存模块(112)；
所述第一先进先出缓存模块(112)与切片编码器(13)一一对应；
所述内存储器(3)为去扫描缓冲器(11)分配第一切片缓存区(31)；所述第一切片缓存区(31)为各切片编码器(13)分别分配相应的第一存储空间；所述第一存储空间缓存相应的切片图像数据；
所述第一切片选择器(111)控制切片编码器(13)的选通，将各所述第一存储空间中的切片图像数据输送至相应的切片编码器(13)；
所述第一存储空间中的切片图像数据在输送至相应的切片编码器(13)之前，首先经过第一先进先出缓存模块(112)；所述第一先进先出缓存模块(112)用于完成系统时钟和切片编码器时钟之间的转换；
所述重扫描缓冲器(12)包含第二切片选择器(121)、码流生成器(123)、若干第二先进先出缓存模块(122)；
所述第二先进先出缓存模块(122)与切片编码器(13)一一对应；
所述内存储器(3)为去扫描缓冲器(11)分配第二切片缓存区(32)；所述第二切片缓存区(32)为各切片编码器(13)分别分配相应的第二存储空间；所述第二存储空间缓存相应的切片码流数据；
所述第二切片选择器(121)控制切片编码器(13)的选通，将各切片编码器(13)生成的切片码流数据输送至相应的所述第二存储空间；
所述切片编码器(13)的切片码流数据在输送至相应的所述第二存储空间之前，首先经过第二先进先出缓存模块(122)；所述第二先进先出缓存模块(122)用于完成切片编码器时钟和系统时钟之间的转换；
各所述第二存储空间中的切片码流数据被输送至码流生成器(123)；所述码流生成器(123)按照显示流压缩标准将各切片码流数据组合成码流数据。
2.一种显示流压缩编码器，其特征在于：
包含去扫描缓冲器(11)、重扫描缓冲器(12)、若干切片编码器(13)；
所述去扫描缓冲器(11)缓存原图像数据，并将原图像数据划分成若干个切片图像数据，然后把各切片图像数据一一输送至相应的切片编码器(13)；
所述切片编码器(13)将接收到的切片图像数据压缩成切片码流数据；
各切片编码器(13)将切片码流数据输送至重扫描缓冲器(12)；
所述重扫描缓冲器(12)将各切片码流数据组合成码流数据，并输送码流数据；
其中，集成于显示引擎中；
所述显示引擎内的内存储器(3)为各切片编码器(13)分别提供相应的重构值缓存区(33)；
所述切片编码器(13)将压缩后得到的重构值存放到相应的重构值缓存区(33)内；
所述重构值缓存区(33)内的重构值作为切片图像的下一行输入数据压缩的参考；
所述去扫描缓冲器（11）包含第一切片选择器（111）、若干第一先进先出缓存模块（112），所述内存储器（3）包括第一切片缓存区（31），所述第一切片缓存区（31）为各所述切片编码器（13）分别分配相应的第一存储空间，所述第一存储空间缓存相应的切片图像数据，所述第一切片选择器（111）控制所述切片编码器（13）的选通，将各所述第一存储空间中的切片图像数据扫描至相应的所述切片编码器（13）中，所述切片编码器（13）对相应的切片图像数据进行压缩，得到切片码流数据；所述第一先进先出缓存模块（112）与所述切片编码器（13）一一对应，所述第一先进先出缓存模块（112）接在所述第一切片缓存区（31）和对应的所述切片编码器（13）之间，所述第一存储空间中的切片图像数据在输送至相应的所述切片编码器（13）之前，首先经过所述第一先进先出缓存模块（112）；所述第一先进先出缓存模块（112）用于完成系统时钟和切片编码器时钟之间的转换；
所述切片编码器(13)包含熵编码器(134)、子流多路复用器(135)；
所述子流多路复用器(135)将熵编码器(134)产生的三个颜色分量的子码流拼成最小单元复用字；
所述子流多路复用器(135)通过选通的方式将各最小单元复用字输送至速率缓冲器(136)，形成码流数据；
所述子流多路复用器(135)与熵编码器(134)、速率缓冲器(136)之间采用双向握手的方式确认数据的传输；
所述速率缓冲器(136)向子流多路复用器(135)发起应答信号，当速率缓冲器(136)的存储空间满时，应答信号无效，速率缓冲器(136)停止接收最小单元复用字；
所述去扫描缓冲器(11)、切片编码器(13)、重扫描缓冲器(12)之间采用双向握手的方式进行数据传输；
所述切片编码器(13)包含预测/量化/重建器(133)、速率缓冲器(136)、速率控制器(138)；
所述速率控制器(138)用于通过记录双向握手成功的次数来记录输入到预测/量化/重建器(133)的像素点的个数；并且，所述速率控制器(138)用于根据速率缓冲器(136)当前的空满度来生成对应的量化参数，并将量化参数反馈给预测/量化/重建器(133)，动态地调节编码的质量；
所述重扫描缓冲器(12)将码流数据按行输送出去，每一行输送固定字节的码流数据；
码流数据中的每个切片码流数据无间隔连续输送，在每一行的码流数据的末尾填充下一行码流数据的有效数据；或者，
每一行码流数据中的切片码流数据无间隔输送，仅在每一行码流数据的末尾填充无效数据，将各行码流数据补到像素对齐；或者，
在每一行的各切片码流数据末尾填充无效数据，将各切片码流数据补到像素对齐，每一行码流数据输送像素对齐后的切片码流数据。
CN201710728791.3A 2017-08-23 2017-08-23 一种显示流压缩编码器以及显示引擎 Active CN109429069B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710728791.3A CN109429069B (zh) 2017-08-23 2017-08-23 一种显示流压缩编码器以及显示引擎

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710728791.3A CN109429069B (zh) 2017-08-23 2017-08-23 一种显示流压缩编码器以及显示引擎

Publications (2)

Publication Number Publication Date
CN109429069A CN109429069A (zh) 2019-03-05
CN109429069B true CN109429069B (zh) 2021-08-24

Family

ID=65498538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710728791.3A Active CN109429069B (zh) 2017-08-23 2017-08-23 一种显示流压缩编码器以及显示引擎

Country Status (1)

Country Link
CN (1) CN109429069B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2020290306B2 (en) 2019-06-11 2023-11-23 Lg Electronics Inc. Image decoding method and device therefor
CN111258537B (zh) * 2020-01-15 2022-08-09 中科寒武纪科技股份有限公司 一种防止数据溢出的方法、装置和芯片
TWI741919B (zh) * 2020-01-15 2021-10-01 瑞鼎科技股份有限公司 串流解壓縮電路
CN113727117B (zh) * 2021-11-01 2022-02-15 武汉精测电子集团股份有限公司 基于dp的压缩数据流传输方法、装置、设备及存储介质
CN116405694A (zh) * 2022-03-18 2023-07-07 杭州海康威视数字技术股份有限公司 一种编码、解码方法、装置及其设备
CN115278264B (zh) * 2022-09-26 2023-02-28 杭州雄迈集成电路技术股份有限公司 一种图像放大和osd叠加编码方法和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2008255265A1 (en) * 2008-12-12 2010-07-01 Canon Kabushiki Kaisha Prediction region memory access reduction
CN202713538U (zh) * 2012-06-18 2013-01-30 忠成数码科技有限公司 带机顶盒的高清液晶数字电视
CN106165418A (zh) * 2014-04-15 2016-11-23 高通股份有限公司 用于在显示流压缩(dsc)中选择量化参数(qp)的系统和方法
CN106559671A (zh) * 2015-09-30 2017-04-05 展讯通信（上海）有限公司 一种显示图像压缩方法及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8428349B2 (en) * 2003-05-21 2013-04-23 Broadcom Corporation Method and apparatus for DRAM 2D video word formatting
JP2008259074A (ja) * 2007-04-06 2008-10-23 Victor Co Of Japan Ltd 画像伝送方式
CN103096058B (zh) * 2011-11-08 2015-12-16 珠海全志科技股份有限公司 一种无线视频传输方法和系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2008255265A1 (en) * 2008-12-12 2010-07-01 Canon Kabushiki Kaisha Prediction region memory access reduction
CN202713538U (zh) * 2012-06-18 2013-01-30 忠成数码科技有限公司 带机顶盒的高清液晶数字电视
CN106165418A (zh) * 2014-04-15 2016-11-23 高通股份有限公司 用于在显示流压缩(dsc)中选择量化参数(qp)的系统和方法
CN106559671A (zh) * 2015-09-30 2017-04-05 展讯通信（上海）有限公司 一种显示图像压缩方法及系统

Also Published As

Publication number Publication date
CN109429069A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
CN109429069B (zh) 一种显示流压缩编码器以及显示引擎
US5774206A (en) Process for controlling an MPEG decoder
TWI732884B (zh) 用於顯示串流壓縮之子串流多工
US10542268B2 (en) System for video compression
US9554083B2 (en) Methods for selecting resolution with minimum distortion value and devices performing the methods
US9510008B2 (en) Video decoder memory bandwidth compression
RU2276470C2 (ru) Способ уплотнения и распаковки видеоданных
CN110121065B (zh) 空间排序视频编码应用中的多向图像处理
CN103124350B (zh) 基于rle的图像压缩方法及装置
CN102404578A (zh) 一种多通道视频传输系统及方法
CN105578190A (zh) 应用于视频硬解码的无损压缩方法及系统
KR20150107727A (ko) 범위성 비디오 코딩 공간 모드용 대역폭 절감 구조
WO2018191530A1 (en) Midpoint prediction error diffusion for display stream compression
CN101990095A (zh) 压缩文件生成方法和设备、相关的相机模块和终端
Holub et al. GPU-accelerated DXT and JPEG compression schemes for low-latency network transmissions of HD, 2K, and 4K video
US20200128264A1 (en) Image processing
CN108881915B (zh) 基于dsc编码技术视频播放的装置和方法
CN113327303B (zh) 图像处理方法、装置、计算机设备及存储介质
CN102687509B (zh) 使用jpeg-ls的可调节压缩
US20170013266A1 (en) Display stream compression pixel format extensions using subpixel packing
US20080252740A1 (en) Image Pickup Device and Encoded Data Transferring Method
CN108200429A (zh) 一种Bayer图像压缩方法及装置
CN103414898B (zh) 一种高分辨率视频采集方法及系统
US20060170708A1 (en) Circuits for processing encoded image data using reduced external memory access and methods of operating the same
CN113190476A (zh) 数据传输方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant