CN109426549A - 针对虚拟环境的加速器互连分配 - Google Patents

针对虚拟环境的加速器互连分配 Download PDF

Info

Publication number
CN109426549A
CN109426549A CN201810863042.6A CN201810863042A CN109426549A CN 109426549 A CN109426549 A CN 109426549A CN 201810863042 A CN201810863042 A CN 201810863042A CN 109426549 A CN109426549 A CN 109426549A
Authority
CN
China
Prior art keywords
individual
incoherent
relevant
circuit
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810863042.6A
Other languages
English (en)
Inventor
S·巴勒莫
G·罗杰斯
S-W·简
N·文凯特桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109426549A publication Critical patent/CN109426549A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
    • G06F9/45529—Embedded in an application, e.g. JavaScript in a Web browser
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/70—Virtual switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45562—Creating, deleting, cloning virtual machine instances
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/4557—Distribution of virtual machine instances; Migration and load balancing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45579—I/O management, e.g. providing access to device drivers or storage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45595—Network integration; Enabling network access in virtual machine instances
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0058—Bus-related hardware virtualisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0064—Latency reduction in handling transfers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Advance Control (AREA)
  • Multi Processors (AREA)

Abstract

计算机系统可以包括多芯片封装(MCP)，其包括多核心处理器电路和硬件加速器电路。多核心处理器电路可以包括多个处理核心，并且硬件加速器电路可以经由一个或多个相干互连和一个或多个非相干互连与多核心处理器电路耦合。可以扩展MCP的相干性域以包含硬件加速器电路或其部分。互连选择模块可以基于要执行的应用的应用要求和工作负载特性策略来选择个体相干互连或个体非相干互连。描述和/或要求保护其他实施例。

Description

针对虚拟环境的加速器互连分配
相关申请的交叉引用
本申请要求于2017年9月1日提交的、题为“AUTONOMOUS CAPACITY SCALING FORVIRTUAL DATA CENTER AND MOBILE NETWORKS(虚拟数据中心和移动网络的自主容量缩放)”的美国临时申请第62/553,608号的优先权，其全部内容由此通过引用并入。
技术领域
本公开涉及硬件加速和虚拟化技术领域，并且特别地涉及用于提供虚拟机硬件加速的系统、装置、方法和存储介质。
背景技术
本文提供的背景描述是用于总体上呈现本公开的上下文的目的。除非本文另有说明，否则本部分中描述的材料不是本申请中权利要求的现有技术，并且不因包含在本部分中而被认为是现有技术。
数据中心服务提供商(DCSP)持续采用虚拟化技术来提高用于运行应用的服务器和基础设施利用率。虚拟化技术已经演进为跨数据中心服务器将物理资源整合到虚拟资源池中。虚拟中央处理单元(CPU)、输入/输出(I/O)、联网以及存储资源可以用于构建资源以支持特定应用，以使服务器使用最大化。随着虚拟基础设施和管理技术的进步持续演进(例如，用于网络功能虚拟化)，虚拟交换性能可能成为确定应用性能的关键因素。虚拟交换机在应用(例如，虚拟机)与网络之间路由数据。一个挑战是维持高数据平面吞吐量和低时延，同时减少虚拟交换对整体服务器资源的影响。
基于硬件的解决方案可以用于解决虚拟交换的吞吐量和时延挑战。然而，DCSP持续利用基于软件的虚拟交换机解决方案，其将更多的虚拟交换功能移到服务器中，并且远离位于网络边缘的基于硬件的解决方案。开放虚拟交换(OVS)是用于DCSP、云服务器提供商(CSP)和通信服务提供商(CoSP)的标准虚拟交换实现方式的一个示例。连同处理具有不同资源和时延要求的多租户虚拟机(VM)和/或虚拟网络功能(VNF)一起，OVS特征集正在演进为包括新的能力，包括隧道化能力、统计能力以及服务质量(QoS)能力。OVS实现方式必须能够扩展以支持在处理更多VM/VNF时增加的网络吞吐量。
尽管基于软件的OVS性能持续提高，但是专用于OVS特征的服务器中央CPU使用率持续消耗相当大比例的CPU资源，否则这些CPU资源将用于应用。诸如处理数据平面任务、存储器复制和/或分组表查找之类的操作可能影响CPU资源，这可能导致吞吐量减少和时延增加。此外，随着对数据流量和相关联的服务的需求增加，对服务器CPU资源的需求预计会增加。采用第五代(5G)无线技术可能进一步需要计算资源，因为更多订户和相关联的移动数据流量将需要由消费并响应更复杂的最终用户移动服务的应用来处理。
附图说明
所包括的附图用于说明目的，并且用于提供所公开的实施例的可能结构和操作的示例。在不脱离所公开的构思的精神和范围的情况下，附图不以任何方式限制本领域技术人员可以在形式和细节上做出的任何改变。
图1示出了根据各种实施例的互连分配的示例。
图2示出了可以实践各种实施例的布置。
图3示出了根据各种实施例的计算机系统的示例实现方式。
图4示出了根据各种实施例的示例多芯片封装(MCP)。
图5示出了根据各种实施例的MCP的示例组件。
图6示出了根据各种实施例的示例加速器映像。
图7示出了根据各种实施例的用于选择和分配互连的示例过程。
具体实施方式
所公开的实施例涉及虚拟交换技术。本文的实施例涉及处理器和硬件加速系统，其扩展处理器相干性域以包含耦合多处理器高速缓存、系统存储器、加速器高速缓存的硬件加速，以及改进或增强应用性能(包括云应用和通信应用)的硬件加速。实施例提供了多芯片封装(MCP)系统，其包括经由设备接口单元(DIU)与加速器电路耦合的处理器电路。加速器电路可以包括具有可编程核心高速缓存接口(CCI-P)的一个或多个加速功能单元(AFU)，可编程核心高速缓存接口(CCI-P)将物理相干互连和物理非相干互连抽象化为耦合到高速缓存(例如，最后一级高速缓存)和系统存储器的虚拟信道(VC)。所公开的实施例包括基于特性(特别地包括缓存提示、数据有效载荷侧和互连链路利用率)将VC分配给个体应用工作负载的AFU的机制。在实施例中，可以将全分组帧直接从由处理器核心执行的虚拟机(VM)传送到期望的AFU，使得多个交换动作可以同时发生。以这种方式，本公开实施例允许不同的VM硬件加速性能能力根据工作负载特性使用互连分配在同一计算机系统上共存。
在各种实施例中，VM可以包括虚拟输入/输出(vIO或VirtIO)端口，其可以是接收(Rx)vIO端口或发送(T)vIO端口。vIO Rx/Tx端口可以绑定到特定互连类型(例如，相干、非相干或其组合)。这可以允许由相同计算系统实现的VM对不同层的硬件加速能力具有访问权。特别地，本文公开的VirtIO实施例可以创建成对收发器(例如，Rx/Tx)队列，该成对收发器队列绑定到用于发送和接收针对物理硬件加速资源(例如，由AFU实现的加速映像)的请求的特定互连类型(例如，相干、非相干或其组合)。
本文的实施例通过在服务器上提供虚拟联网来解决数据中心服务提供商、云服务器提供商(CSP)和通信服务提供商(CoSP)面临的时延和吞吐量挑战，在服务器上提供虚拟联网可以使用标准商业现成(COTS)计算系统来支持增加的对数据吞吐量的需求，同时最小化维持基础设施开销要求的计算资源的量。
以下具体实施方式参考附图。可以在不同的附图中使用相同的附图标记来标识相同或相似的元素。在以下描述中，出于解释而非限制的目的，阐述了诸如特定结构、架构、接口、技术等之类的具体细节，以便提供对要求保护的发明的各种方面的透彻理解。然而，对于受益于本公开的本领域技术人员显而易见的是，所要求保护的本发明的各种方面可以在脱离这些具体细节的其他示例中实践。在某些实例中，省略对公知设备、电路和方法的描述，以免不必要的细节模糊对本发明的描述。
将使用本领域技术人员通常采用的术语来描述说明性实施例的各种方面，以将他们工作的实质传达给本领域其他技术人员。然而，对于本领域技术人员显而易见的是，可以仅利用所描述的方面中的一些方面来实践替代实施例。出于解释的目的，阐述了具体的数字、材料和配置，以便提供对说明性实施例的透彻理解。然而，对于本领域技术人员显而易见的是，可以在没有具体细节的情况下实践替代实施例。在其他实例中，省略或简化公知的特征，以免模糊说明性实施例。
此外，各种操作将以最有助于理解说明性实施例的方式依次描述为多个离散操作；然而，描述的顺序不应被解释为暗示这些操作必须依赖于顺序。特别地，这些操作不一定需要按呈现的顺序执行。
重复地使用短语“在各种实施例中”、“在一些实施例中”等。这些短语通常不是指代相同的实施例；然而，这些短语可能指代相同的实施例。除非上下文另有规定，否则术语“包含”、“具有”和“包括”是同义的。短语“A和/或B”表示(A)、(B)或(A和B)。短语“A/B”和“A或B”表示(A)、(B)或(A和B)，类似于短语“A和/或B”。出于本公开的目的，短语“A和B中的至少一个”表示(A)、(B)或(A和B)。说明书可以使用短语“在一个实施例中”、“在实施例中”、“在一些实施例中”和/或“在各种实施例中”，其可以各自指代相同或不同的实施例中的一个或多个。此外，如关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。
可以将示例实施例描述为过程，该过程被描绘为流程图、流图、数据流图、结构图或框图。尽管流程图可以将操作描述为顺序过程，但是操作中的许多可以并行地、并发地或同时地执行。另外，可以重新排列操作的顺序。过程可以在其操作完成时终止，但是也可以具有未在(多个)图中包括的附加步骤。过程可以对应于方法、函数、程序、子例程、子程序等。当过程对应于函数时，其终止可以对应于函数返回到调用函数和/或主函数。
可以在由前述电路中的一个或多个执行的计算机可执行指令(例如，程序代码、软件模块和/或函数进程)的一般上下文中描述示例实施例。程序代码、软件模块和/或函数进程可以包括执行特定任务或实现特定数据类型的例程、程序、对象、组件、数据结构等。本文讨论的程序代码、软件模块和/或函数进程可以使用现有通信网络中的现有硬件来实现。例如，可以使用现有网络元件或控制节点处的现有硬件来实现本文讨论的程序代码、软件模块和/或函数进程。
如本文所使用的，术语“电路”指代以下硬件组件、是以下硬件组件的一部分或包括以下硬件组件：例如，被配置为提供所描述的功能的电子电路、逻辑电路、处理器(共享的、专用的或组)和/或存储器(共享的、专用的或组)、专用集成电路(ASIC)、现场可编程设备(FPD)(例如，现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、复杂PLD(CPLD)、高容量PLD(HCPLD)、结构化ASIC或可编程片上系统(SoC))、数字信号处理器(DSP)等。在一些实施例中，电路可以执行一个或多个软件或固件程序以提供所描述的功能中的至少一些功能。
如本文所使用的，术语“处理器电路”可以指代能够顺序地且自动地执行算术或逻辑运算序列；记录、存储和/或传送数字数据的电路，是该电路的一部分或包括该电路。术语“处理器电路”可以指代一个或多个应用处理器、一个或多个基带处理器、物理中央处理单元(CPU)、单核心处理器、双核心处理器、三核心处理器、四核心处理器和/或能够执行或以其他方式操作计算机可执行指令(例如，程序代码、软件模块和/或函数进程)的任何其他设备。
如本文所使用的，术语“接口电路”可以指代提供两个或更多个组件或设备之间的信息交换的电路，是该电路的一部分或包括该电路。术语“接口电路”可以指代一个或多个硬件接口(例如，总线、输入/输出(I/O)接口、外围组件接口、网络接口卡等)。如本文所使用的，术语“使实例化”、“实例化”等可以指代实例的创建，并且“实例”可以指代对象的具体发生，其可以例如在程序代码执行期间发生。
如本文所使用的，术语“计算机设备”可以描述能够顺序地且自动地执行算术或逻辑运算序列的任何物理硬件设备，其被配备为在机器可读介质上记录/存储数据，并且从通信网络中的一个或多个其他设备发送和接收数据。计算机设备可以被认为与计算机、计算平台、计算设备等同义，并且有时可以在下文中称为计算机、计算平台、计算设备等。术语“计算机系统”可以包括任何类型的互连电子设备、计算机设备或其组件。另外，术语“计算机系统”和/或“系统”可以指代计算机的彼此通信地耦合的各种组件。此外，术语“计算机系统”和/或“系统”可以指代彼此通信地耦合并且被配置为共享计算和/或联网资源的多个计算机设备和/或多个计算系统。“计算机设备”、“计算机系统”等的示例可以包括蜂窝电话或智能电话、特征电话、平板个人计算机、可穿戴计算设备、自主传感器、膝上型计算机、台式个人计算机、视频游戏控制台、数字媒体播放器、手持消息传递设备、个人数据助理、电子书阅读器、增强现实设备、服务器(例如，独立式、机架安装式、刀片式等)、云计算服务/系统、网络元件、车载信息娱乐系统(IVI)、车载娱乐(ICE)设备、仪表盘(IC)、平视显示器(HUD)设备、车载诊断(OBD)设备、仪表板移动设备(DME)、移动数据终端(MDT)、电子引擎管理系统(EEMS)、电子/发动机控制单元(ECU)、电子/发动机控制模块(ECM)、嵌入式系统、微控制器、控制模块、发动机管理系统(EMS)、网络或“智能”装置、机器类型通信(MTC)设备、机器对机器(M2M)、物联网(IoT)设备和/或任何其他相似的电子设备。
如本文所使用的，术语“网络元件”可以被认为与以下同义或被称为：联网计算机、联网硬件、网络设备、路由器、交换机、中心、网桥、无线电网络控制器、无线电接入网络设备、网关、服务器和/或任何其他相似的设备。术语“网络元件”可以描述有线或无线通信网络的物理计算设备，并且被配置为托管虚拟机。此外，术语“网络元件”可以描述针对网络与一个或多个用户之间的数据和/或语音连接提供无线电基带功能的设备。术语“网络元件”可以被认为与“基站”同义和/或被称为“基站”。如本文所使用的，术语“基站”可以被认为与以下同义或被称为：节点B、增强型或者演进型节点B(eNB)、下一代节点B(gNB)、基站收发台(BTS)、接入点(AP)、路侧单元(RSU)等，并且可以描述针对网络与一个或多个用户之间的数据和/或语音连接提供无线电基带功能的设备。
如本文所使用的，术语“信道”可以指代用于传达数据或数据流的任何有形或无形的传输介质。术语“信道”可以与“通信信道”、“数据通信信道”、“传输信道”、“数据传输信道”、“接入信道”、“数据接入信道”、“链路”、“数据链路”、“载波”、“射频载波”和/或表示通过其传达数据的路径或介质的任何其他相似的术语同义和/或等同。另外，术语“链路”可以指代通过无线电接入技术(RAT)在两个设备之间的连接，其用于发送和接收信息的目的。
参考附图，图1示出了根据各种实施例的互连(IX)分配的示例。如图1所示，计算机系统100(或“系统100”)包括存储器104和多芯片封装(MCP)101。MCP 101可以包括处理器102和加速器105。应用(app)115的程序代码可以存储在存储器104中。应用115可以包括各种功能，包括功能6、功能2和功能3，这些功能可以由处理器102在虚拟机(VM)环境内执行。存储器104还可以存储用于互连(IX)选择器114的程序代码，其可以由处理器102执行以在个体功能与特定加速器(例如，加载有用于不同功能的不同加速器映像520的加速器105)之间选择不同的相干IX106C或非相干IX 106N)。如图1所示，特定加速器可以包括加速映像4520、加速映像7 520和加速映像3 520。
将IX 106分配给特定功能/加速器可以取决于特定功能的使用水平或使用量或该功能的工作负载。工作负载可以指代实体在一段时间内或在特定时刻执行的工作的量。工作负载可以表示为基准，例如，响应时间(例如，用户请求与从系统100对请求做出响应之间的时间)、吞吐量(例如，在一段时间内完成多少工作)等。另外或可替代地，工作负载可以表示为存储器工作负载(例如，程序执行以存储临时或永久数据并且执行中间计算所需的存储器空间的量)、处理器工作负载(例如，由处理器102在给定时间段期间或在特定时刻执行的指令数量)、I/O工作负载(例如，在给定时间段期间或在特定时刻的输入和输出或系统访问的数量)、数据库工作负载(例如，在一段时间期间的数据库查询的数量)、与网络相关的工作负载(例如，网络附件的数量、移动性更新的数量、无线电链路故障的数量、切换的数量、要通过空中接口传送的数据的量等)等。可以使用各种算法来确定工作负载和/或工作负载特性，这可以基于前述工作负载类型中的任一种。如本文所使用的，术语“工作负载”可以指代前述工作负载类型中的任一种或其组合。
如下面更详细讨论的，可以通过将个体功能(或其部分)传送到特定加速器映像520来加速应用115。将个体功能(或其部分)传送到对应的加速器映像520可以基于IX分配(或IX映射)，其指示程序代码、数据等要通过其传送的一个或多个相干IX 106C和/或一个或多个非相干IX 106N。针对要传送到加速器105的每个功能、程序代码、数据等，可以确定特定功能的工作负载，并且可以将该功能的程序代码或数据通过由IX分配指示的已分配IX106发送到一个或多个加速器功能单元(AFU)420(参见例如图4)或加速器映像520。可以通过已分配IX 106将由AFU 420或加速器映像520基于程序代码的执行和/或输入数据而产生的输出提供给由处理器102实现的功能。
可以基于执行应用115期间对功能的需求将不同的IX技术分配给不同的功能/加速器。在实施例中，可以基于针对特定功能的预期工作负载需求在应用启动或开启时使用初始IX分配，并且当对于特定功能而言超过各种工作负载标准限制时，可以调整向功能/加速器进行的对IX 106的分配。这些限制可以由工作负载特性策略(WCP)定义，其指示针对应用115的特定功能的一组工作负载标准。工作负载标准可以包括或指示针对不同类型的工作负载的阈值或限制，例如，链路利用率或容量、吞吐量、响应时间、时延、抖动、确定性等。针对应用115的功能的示例WCP由表1示出。
表1：示例工作负载特性策略
在表1中，高分类可以指示使用相干IX 106C和非相干IX 106N的组合，中分类可以指示使用相干IX 106C，并且低分类可以指示使用非相干IX 106N。表1还示出了功能和加速器映像与基于功能工作负载的IX 106分配之间的关联。在表1的示例中，工作负载可以基于针对在功能与对应的加速器映像之间(反之亦然)传送数据、程序代码等的IX容量要求。
根据表1的WCP，当检测或预测的加速器映像4与功能6之间的链路(例如，VC 506)的IX容量介于50千兆比特每秒(Gbit/s或G)与100G之间时，IX选择器114可以选择高容量IX106C+106N。当检测或预测的加速器映像4与功能6之间的链路(例如，VC 506)的IX容量小于或等于10G时，IX选择器114可以选择低容量IX 106N。另外，当检测或预测的加速器映像7与功能2之间的链路(例如，VC 506)的IX容量介于50G与100G之间时，IX选择器114可以选择中容量IX 106C，并且当检测或预测的加速器映像7与功能2之间的链路(例如，VC 506)的IX容量介于10G与50G之间时，可以选择低容量IX 106C。此外，当检测或预测的加速器映像3与功能3之间的链路(例如，VC 506)的IX容量小于或等于1G时，IX选择器114可以选择低容量IX106C。
对于未列出的工作负载标准/要求(例如，表1中的空格)，IX选择器114可以选择任何可用的IX 106用于在功能与对应的加速器映像之间传送数据。此外，IX选择器114可以监视每个IX 106的使用情况，并且在当前使用的IX 106的容量已满或几乎已满时，可以(重新)将数据分配给一个或多个其他IX 106。另外，尽管表1示出了针对IX分配考虑单个工作负载标准的示例，但是在其他实施例中，工作负载标准的各种组合可以包括在WCP中并且用于IX分配。
图2示出了可以实践各种实施例的布置200。布置200包括计算机系统100(或“系统100”)、网络250和计算机设备205A-D(统称为“计算机设备205”、“计算机设备205”等)。
计算机设备205可以体现为能够执行以下各种算术运算、逻辑运算、输入/输出(I/O)操作的任何类型的计算或计算机设备：包括但不限于通过网络250向系统100发送和接收分组。在这方面，计算机设备205可以包括处理器、存储器设备、I/O接口、网络接口卡、各种无线电通信设备和/或其他相似的组件。计算机设备205的示例可以包括移动设备，例如，智能电话(例如，计算机设备205E)、可穿戴计算机设备(例如，计算机设备205B)、台式计算机、工作站、膝上型或笔记本计算机(例如，计算机设备205A)、平板计算机、车载计算系统(例如，计算机设备205D)、物联网(IoT)设备(例如，计算机设备205C)等。如图2所示，计算机设备205被描绘为用户、客户端或边缘计算机设备；然而，在其他实施例中，计算机设备205可以包括有线或无线通信网络中的无线接入点(例如，网络交换机和/或网络路由器、基站等)。
网络250可以包括计算机、计算机之间的网络连接以及软件例程，以通过网络连接实现计算机之间的通信。在这方面，网络250可以各自包括一个或多个网络元件，其可以包括一个或多个处理器、通信系统(例如，包括网络接口控制器、连接到一个或多个天线的一个或多个发射器/接收器等)和计算机可读介质。这种网络元件的示例可以包括无线接入点(WAP)、家庭/商业服务器(具有或不具有射频(RF)通信电路)、路由器、交换机、中心、无线电信标、基站、微微小区或小小区基站和/或任何其他相似的网络设备。可以使用下文讨论的各种通信协议经由有线或无线连接来连接到网络250。如本文所使用的，有线或无线通信协议可以指代由通信设备/系统实现用于与其他设备进行通信的一组标准化规则或指令，包括用于对数据进行打包/解包、对信号进行调制/解调、协议栈的实现等的指令。在所示设备之间的通信会话中可能涉及多于一个网络。与网络250进行连接可能要求计算机执行软件例程，该软件例程例如实现计算机联网的开放系统互连(OSI)模型的七层或无线(蜂窝)电话网络中的等效物。
网络250可以用于实现相对远程的通信，例如，在系统100与计算机设备205之间。网络250可以表示互联网、一个或多个蜂窝网络、局域网(LAN)、无线LAN(WLAN)或包括专有网络和/或企业网络的广域网(WAN)或者其组合。在一些实施例中，网络250可以与拥有或控制提供与网络相关的服务所必需的设备和其他元件(例如，一个或多个基站或接入点，用于路由数字数据或电话呼叫的一个或多个服务器(例如，核心网或骨干网)等)的网络运营商相关联。在一些实施例中，系统100可以是向计算机设备205提供与网络相关的服务的基础设施的一部分。
系统100可以包括一个或多个硬件计算设备，其通过网络(例如，网络250)向用户(例如，计算机设备205)提供一个或多个服务。系统100可以包括一个或多个处理器、一个或多个存储器设备、一个或多个网络接口等。在各种实施例中，系统100可以是服务器(例如，独立式、机架安装式、刀片式等)或网络装置(例如，物理的或虚拟的)。在一些实施例中，系统100可以在网络功能虚拟化(NFV)和/或软件定义的联网(SDN)架构的范围内执行以下网络元件的功能：例如，软件路由器；软件交换机；分布式软件交换机；分布式软件路由器；用于分布式服务的交换结构；用于分布式服务的独立式软件交换机/路由器或下划线结构(underline fabric)。SDN的示例可以包括演进型分组核心(EPC)、第五代(5G)新无线电(NR)核心网等的一个或多个元件或节点。关于图3示出并描述了系统100的示例实现方式。
图3示出了根据各种实施例的系统100的示例实现方式。图3示出了可以存在于系统100中的组件的示例的框图。系统100可以包括图3所示的组件的任何组合；并且可以将组件实现为集成电路(IC)或其部分，分立电子设备，或者在系统100中适配的其他模块、逻辑、硬件、软件、固件、中间件或其组合；或者实现为以其他方式并入较大系统的机箱内的组件。如图3所示，系统100可以包括一个或多个多芯片封装(MCP)101-0至101-N(其中N是数字)、系统存储器104和网络接口控制器(NIC)112，其中的每个可以是经由互连106C或106N(统称为“互连106”、“IX 106”等)耦合。
MCP 101可以包括形成在单个统一基板(例如，单个半导体封装、单个印刷电路板(PCB)等)上的多个集成电路(IC)、芯片或其他相似的半导体器件。每个MCP 101可以包括处理器102和加速器105，其可以协同动作以执行程序代码，以便执行各种任务。以下描述提供为例如将处理器102和加速器105设置在单个MCP 101上；然而，示例实施例不限于此，并且所描述的实施例可以应用于可以受益于本文描述的原理的其他布置，例如，其中处理器102和加速器105驻留在相应芯片或封装上。每个处理器102(也称为“处理器电路102”)可以包括一个或多个处理元件，其被配置为通过执行指令来执行基本的算术运算、逻辑运算和输入/输出操作。处理器电路102可以是一个或多个微处理器、一个或多个单核心或多核心处理器、一个或多个多线程处理器、一个或多个图形处理单元(GPU)、一个或多个超低电压处理器和/或或其他处理器或处理/控制电路。作为示例，处理器电路102可以包括一个或多个Intel或处理器；Advanced Micro Devices(AMD)加速处理单元(APU)、或处理器；等等。
加速器105可以是执行可以从相关联的处理器102卸载的各种功能的硬件设备。例如，加速器105可以用于执行各种图形、加密、分组处理功能等，这取决于系统100的用途和实现方式。在系统100用于数据中心、云计算和/或网络/通信服务的一些实施例中，加速器105可以执行虚拟联网基础设施应用，例如，开放虚拟交换(OVS)等。
在各种实施例中，每个加速器105可以包括以下电路：例如但不限于一个或多个现场可编程设备(FPD)，例如，现场可编程门阵列(FPGA)；可编程逻辑器件(PLD)，例如，复杂PLD(CPLD)、高容量PLD(HCPLD)等；专用集成电路(ASIC)，例如，结构化ASIC等；可编程芯片上系统(PSoC)等。在一些实现方式中，加速器105中的一个或多个加速器可以是FPGA映像，其出于功率和效率目的被转换为芯片(例如，ASIC)。加速器105的电路可以包括比特流、逻辑块或逻辑结构、存储器单元、输入/输出(I/O)块以及可以被编程为执行各种功能的其他互连资源。存储器单元可以用于在查找表(LUT)中存储数据，并且可以预先配置有适当的逻辑块/结构以便执行某个(某些)功能。存储器单元可以包括各种级别的存储器/存储装置的任何组合，包括但不限于可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪速存储器、静态随机存取存储器(SRAM)、反熔丝等。
存储器104(也称为“存储器电路104”等)可以是被配置为存储用于对系统100进行操作的数据、程序代码或逻辑的电路。存储器电路104可以包括多个存储器设备，其可以用于提供给定量的系统存储器。作为示例，存储器电路104可以是可以以已知的任何合适的实现方式配置的任何合适类型、数量的易失性存储器设备(例如，随机存取存储器(RAM)、动态RAM(DRAM)、SRAM等)和/或非易失性存储器设备(例如，只读存储器(ROM)、EPROM、EEPROM、闪速存储器、反熔丝等)和/或其组合。在各种实现方式中，个体存储器设备可以由任何数量的不同封装类型形成，例如，单管芯封装(SDP)、双管芯封装(DDP)或四管芯封装(Q17P)、双列直插式存储器模块(DIMM)(例如，microDIMM或MiniDIMM)和/或任何其他相似的存储设备。为了提供对诸如数据、应用、操作系统等之类的信息的持久存储，存储器电路104可以包括一个或多个大容量存储设备，例如，固态硬盘驱动器(SSDD)；诸如SD卡、microSD卡、xD图片卡等之类的闪速存储器卡，以及USB闪存驱动器；与处理器电路102相关联的管芯上存储器或寄存器(例如，在低功率实现方式中)；微硬盘驱动器(HDD)；和等的三维交叉点(3D XPOINT)存储器。
IX 106C和106N可以包括用于在处理器102之间(例如，在处理器102-0与处理器102-N之间)以及在处理器102与相关联的加速器105之间(例如，在处理器102-0与加速器105-0之间)传达数据的任何数量的互连和/或总线技术(或其组合)。IX 106C可以表示相干IX，并且IX 106N可以表示非相干IX。如本文所使用的，“相干”IX可以是用于维持高速缓存相干性或传达最终存储在多个本地高速缓存中的共享资源数据的互连技术。例如，相干IX106C可以包括超路径接口(UPI)、加速器链路(IAL)、公共应用编程接口(CAPI)、快速路径互连(QPI)等。相反，“非相干”IX可以是可以在不考虑高速缓存相干性的情况下使用的IX技术。非相干互连106N的示例可以包括外围组件互连(PCI)、快速PCI(PCIe)、PCI扩展(PCIx)或类似协议。UPI和PCIe在整个本公开中用作示例，但是本文的实施例不应被解释为限于使用这样的技术。
可以包括网络接口控制器(NIC)112以提供到网络250和/或其他设备的有线通信链路。NIC 112可以包括连接器和一个或多个专用处理器和/或FPD，以通过有线连接进行通信。有线连接可以是以太网连接、令牌环、光纤分布式数据接口(FDDI)等。连接器可以包括端口、槽、插座等，其被配置为接收绳或线的模块化连接器。在一些实施例中，可以包括多个NIC112以允许系统100连接到附加的网络(未示出)或其他设备。在一些实现方式中，NIC112可以是用于将系统100连接到路由或交换设备的高速串行接口(HSSI)NIC。
虽然未示出，但是各种其他设备可以存在于系统100内或连接到系统100。例如，系统100还可以包括输入/输出(I/O)接口电路，例如，外部扩展总线(例如，通用串行总线(USB)、FireWire、Thunderbolt等)，用于将系统100与外部(外围)组件/设备进行连接。该电路可以包括任何合适的接口控制器和连接器，以将系统100与外部组件/设备耦合。在另一示例中，诸如显示器、触摸屏或小键盘之类的I/O设备可以连接到系统100以接受输入和显示输出。
图4示出了根据各种实施例的MCP 101的示例组件。如先前讨论的，MCP 101可以包括处理器102和加速器105。处理器102可以包括核心403和最后一级高速缓存(LLC)404。加速器105可以包括设备接口单元(DIU)415和加速器功能单元(AFU)420-0和420-1(统称为“多个AFU 420”或“AFU 420”)。在加速器105是FPD或FPGA设备的实施例中，DIU 415可以被称为“FPD接口单元”、“FPGA接口单元”、“FIU”等。DIU 415可以包括相干高速缓存416C、非相干高速缓存控制器416N、结构418、可编程核心高速缓存接口(CCI-P)414和输入输出存储器管理单元(IOMMU)419。
参考处理器102，核心403中的每个可以是包括读取和执行程序代码的两个或更多个处理单元的组件。每个核心403可以包括用于取出并解码指令、调度用于执行的指令、执行指令、取出用于指令执行的数据以及存储通过执行指令而产生的数据的硬件组件。LLC404可以体现为一种类型的高速缓冲存储器，处理器102可以比存储器104更快地对该高速缓冲存储器进行存取以用于存储用于执行的指令和/或数据。LLC 404可以是在对存储器104进行存取之前调用的最高级高速缓存。在一些实施例中，LLC 404可以是管芯上高速缓存，而在其他实施例中，LLC 404可以是驻留在与处理器102相同的IC或SoC上的管芯外高速缓存。虽然未示出，但是处理器电路102还可以包括级别(L)1、L2或L3。
参考加速器105，DIU 415可以是在引导时配置的设备和/或平台代码，并且其保留在存储器中以管理系统总线，而AFU 420可以是可以在启动后的任何时间更新的部分配置区域(例如，实时系统)。DIU 415可以实现加速器105的部署和可管理性所要求的各种特征，包括用于处理器102与加速器105之间的链路的接口协议。DIU 415还可以提供平台能力，例如，虚拟技术(VT)，其用于定向I/O(VT-d)、安全性、错误监测、性能监测、功率和热管理、AFU的部分重新配置等。
DIU 415经由物理相干IX 106C(例如，UPI)和物理非相干IX 106N耦合到处理器102。在示例中，相干IX 106C可以是UPI互连，并且非相干IX 106N可以是PCIe互连。DIU 415还将相干性域从处理器102扩展到加速器105以创建包括加速器高速缓存416C、处理器102高速缓存(包括LLC 404)和系统存储器104的相干性域(CD)410(由图4中的虚线多边形表示)。
DIU 415还实现高速缓存控制器416N和相干缓存代理(CA)(也由图4中的项416C表示)。CA可以向相干系统存储器104发出读取请求和写入请求，并且可以向加速器高速缓存416C提供侦听请求。高速缓存控制器416N可以是执行IO事务的设备，例如，经由CCI-P 414将通过IX 106N获得的数据、程序代码等提供给适当的AFU 420，并且通过适当的IX 106N将通过CCI-P 414获得的数据、程序代码等提供给适当的应用功能。在IX 106N是PCIe互连的实施例中，高速缓存控制器416N可以是PCIe端点(EP)设备。DIU 415还包括结构418，其可以是允许其他逻辑块彼此互连的可编程逻辑块。在各种实现方式中，结构418可以包括允许高速缓存控制器416C/N和CCI-P 414交换数据、程序代码等的逻辑块。
CCI-P 414是(多个)AFU 420与DIU 415之间的硬件侧信令接口。CCI-P 414对到处理器102的物理链路106C、106N进行抽象化，并且向(多个)AFU 420提供简单的加载/存储语义以用于对系统存储器104进行存取。CCI-P 414使用具有多达多个高速缓存行的数据有效载荷。CCI-P 414提供对两种类型的存储器——主存储器104和输入/输出(I/O)存储器(未示出)的存取。主存储器104是附接到处理器102并且暴露给操作系统并且可直接从AFU 420存取的存储器，而I/O存储器请求源自使用如由CCI-P 414定义的IOMMU 419的(多个)AFU420。IOMMU 419可以通过将I/O虚拟地址转换成物理地址以与处理器102的存储器管理单元(MMU)(未示出)相同或类似的方式代表I/O设备来代理直接存储器存取(DMA)请求。
物理相干IX 106C和非相干IX 106N作为一组虚拟信道(VC)在CCI-P接口414上被复用。物理链路在CCI-P接口414上呈现为虚拟信道。另外，VC被称为虚拟自动信道(VAC)是DIU 415组合或映射加速请求以使用所有物理总线来针对带宽进行优化的情况。VAC信道针对最大工作负载带宽进行优化。当选择VAC时，DIU 415VC指引机制基于VAC标准来确定要使用哪些物理IX。VAC标准可以包括(多个)缓存提示、数据有效载荷大小和链路利用率。缓存提示和可缓存的请求将偏向于相干(例如，UPI)IX 106C。数据有效载荷大小为64B的请求也可能偏向于相干IX 106C。在一些实现方式中，高速缓存行可以是64字节，并且多高速缓存行读/写可以不在多个VC之间分割，因此保证由单个物理链路/IX 106进行处理。链路利用率可以用于跨所有相干VC和非相干VC对负载进行均衡。
AFU 420可以是加速器105的可部分(重新)配置的部分。AFU 420可以访问具有多个VC和统一存储器地址空间(UAS)的统一接口。UAS可以耦合到物理相干IX 106C和物理非相干IX 106N。每个AFU 420可以维持系统地址空间的单个视图。例如，对地址X的写入可以到达系统存储器104中的相同高速缓存行，而不管它是否穿过物理相干IX 106C和/或物理非相干IX 106N。
图5示出了根据各种实施例的MCP 101的示例组件。在图4的示例中处理器102包括十个核心403(例如，核心0-9)，其中核心0 503实现或操作VM_0 505，并且核心6 403实现/操作VM_6 505。VM_0 505经由相干VC 506C与加速器映像_0 520耦合，并且VM_6 505经由非相干VC 506N与加速器映像_1 520耦合。在该示例中，相干VC 506C对应于物理相干IX106C，并且非相干VC 506N对应于非相干IX 106N中的一个。
如图5所示，加速器映像_0 520可以由AFU_0 420实现，并且加速器映像_1 520可以由AFU_1 420实现。加速器映像520可以是可以加载到AFU中以提供针对各种功能工作负载的加速的可执行代码或文件。例如，当由处理器102的核心403操作时，通过提供开发环境、AFU仿真/模拟环境、库、驱动程序、应用编程接口(API)等，AFU引擎或开发者实用程序(未示出)可以允许用户或操作者配置AFU 420，以帮助开发加速程序。AFU引擎/实用程序还可以基于所开发的加速程序生成可加载加速器映像520，并且将可加载加速器映像520供应到AFU 420中。该供应可以包括将被加载的可加载加速器映像520加载到加速器105的存储器单元中。
可加载加速器映像520可以包括比特流、逻辑块、逻辑结构等，以及相关联的元数据。比特流、逻辑块、逻辑结构等可以是已开发加速程序的编译版本。元数据可以指示关于AFU 420特性和操作参数的信息，并且可以以单独的可扩展标记语言(XML)、JavaScript对象表示法(JSON)或其他合适的文件来定义。作为示例，可以使用以下硬件描述语言(HDL)来开发或以其他方式定义加速程序：例如，寄存器传送逻辑(RTL)、超高速集成电路(VHSIC)HDL(VHDL)、Verilog等。作为示例，当处理器102是处理器时，AFU引擎/开发环境可以是开放可编程加速引擎(OPAE)。
VM 505中的每个可以是模拟或模仿提供特定服务的专用硬件设备的应用环境。例如，VM 505可以实现虚拟演进型分组核心(vEPC)、虚拟客户驻地设备(vCPE)、虚拟宽带远程访问服务器(vBRAS)、虚拟IP多媒体子系统(vIMS)等。在各种实施例中，VM 505中的一个或多个可以是虚拟网络功能(VNF)，其中多个VNF可以链式连接或链接在一起以形成可以对相同数据(例如，相干存储器)进行操作的多步骤应用服务。
VM 505中的每个可以包括相应的虚拟I/O端口(vIO或VirtIO)，包括vIO输入或接收(Rx)端口507和vIO输出或发送(Tx)端口507。根据各种实施例，VirtIO Rx/Tx端口507可以绑定到特定的IX类型，使得由相同的MCP 101实现的VM 505可以对不同层的硬件加速具有访问权。如本文所使用的，术语“绑定”、“绑定到”等可以指代两个或更多个相关的元件或对象在指定时间量内的关联。在实施例中，绑定可以允许功能工作负载从VM 505发送并且由加速映像520接收以用于对这些功能工作负载进行加速。
可以基于如由工作负载特性策略定义的、特定功能或工作负载的工作负载特性来分配或建立绑定。在实施例中，当初始化VM 505(或工作负载)时，可以设置IX类型并将其绑定到特定VM 505(或工作负载)。在这样的实施例中，可以基于预期工作负载特性来分配或建立绑定。在一些实施例中，IX类型可以由选择模块设置并绑定到特定VM 505(或工作负载)。在这样的实施例中，选择模块可以确定VM 505处或应用启动时的预期工作负载特性，并且可以基于在执行应用功能期间识别/确定的工作负载特性来调整IX类型绑定。
在实施例中，可以根据工作负载特性策略将VirtIO Rx/Tx端口507绑定到特定硬件加速IX类型(例如，相干、非相干)。特别地，VirtIO Rx/Tx端口507中的每个可以创建绑定或变得绑定到用于发送和接收针对物理硬件加速资源(例如，加速映像520)的请求的特定IX类型(例如，相干、非相干或相干和非相干)的队列。例如，VM_0 505可以是评价确定性的图像处理VM应用。在该示例中，VM_0 505的VirtIO端口507可以绑定到或分配给VC 506C，其对应于相干IX 106C。在另一示例中，VM_6 505可以包括加密静止数据的VM应用，其典型地不具有确定性要求。这样，至少对于由VM_6 505实现的加密应用，VM_6 505的VirtIO端口507可以分配给或绑定到对应于非相干IX 106N的VC 506N。术语“确定性”可以指代在给定特定输入的情况下产生特定输出的要求，其可以包括底层模块和/或机器总是通过相同的状态序列。以这种方式，用于媒体处理应用的VM和用于静止数据应用的VM两者可以使用不同的加速映像共存于同一服务器上。
在各种实施例中，可以根据加速器IX分配(AIXA)过程将VM 505分配给或绑定到特定加速器IX。这样的AIXA过程可以包括(1)为新的VM 505供应一组VirtIO端口507；(2)根据具有预确定的一组工作负载标准(例如，时延、抖动、确定性、吞吐量、响应时间和/或其他相似的工作负载标准)的工作负载特性策略将VirtIO端口507分配给特定IX类型，其中IX类型可以提供相干和/或非相干能力；(3)监测已分配IX的用途；以及(4)在已分配IX未充分利用或过度利用的情况下，将新的IX类型重新分配给VirtIO端口507。关于下面的图6-7讨论了AIXA过程的附加示例。
图6示出了根据各种实施例的示例加速器映像520。在图6中，加速器映像520可以用于加速虚拟交换机数据平面卸载应用的个体功能、子功能、任务等(下文中称为“(多个)功能”或“功能”)。为了加速应用，可以将个体功能传送到特定的加速器映像520。可以取决于特定功能的各种工作负载特性(例如，分组(有效载荷)大小、缓存提示、IX链路利用率、响应要求、时延、吞吐量、确定性要求等)将功能和/或加速器映像520分配给不同的IX 106。在示例中，虚拟交换机应用可以是Open vSwitch(OVS)，其是为VM和物理设备提供网络交换功能的虚拟多层交换机(MLS)。另外，虚拟交换机应用可以支持OpenFlow协议来确定分组的数据路径，并且可以支持OVS-数据平面开发工具包(OVS-DPDK)栈以进一步优化性能。
在图6的示例中，虚拟交换机应用可以在VM 505的环境内操作。虚拟交换机应用的计算密集型功能/工作负载可以被卸载到加速平台(例如，AFU 420)，其在处理器102与加速器105之间具有低时延和高带宽IX 106，如先前讨论的。可以在AFU 420内配置或供应加速映像520(图5中未示出)。由于虚拟交换机应用的计算复杂性，加速映像520可以用于加速分组处理。加速映像520可以包括一组加速器功能，其中每个加速器功能耦合到VC 506以针对应用的对应功能(或其一部分)提供最佳性能。另外，加速映像520可以向虚拟交换机应用递送硬件接口以与其他虚拟交换机功能耦合，使得加速映像520的每个加速器功能可以与虚拟交换机应用相结合以处理相关分组。如图5所示，应用映像520的该组加速器功能可以包括直接存储器存取(DMA)601、vIO Tx 602、10千兆以太网(xGE)Tx 603、分组基础设施604、分类器605、转发信息基站(FIB)查找606、交换机607、隧道608、QoS 609、xGE Rx 610以及vIO Rx 611。
加速映像520的组件(加速器功能)可以实现在VirtIO队列(RX/TX)与虚拟交换机应用之间来回传输数据分组的加速。例如，VM_0 505可以在输出(Tx)端口507处将完整分组帧传送到加速器，并且可以从输出(Tx)端口507向DMA 601提供分组。DMA 601可以经由vIOTx 602端口将分组放入分组基础设施604的接收缓冲区。为此，应用映像520可以提供配置接口以指定VirtIO队列的地址和包含分组缓冲区的存储器区域的映射表。另外，DMA 601可以经由CCI-P接口414存取并解析系统存储器104中的VirtIO队列(TX/RX)数据结构。
分组基础设施604是公共分组缓存块，其他块/功能与其交互以获得并操纵分组内容。可以将接收缓冲区中的分组提供给分类器605，分类器605可以是OpenFlow元组解析器减去IPv6扩展报头和提供商桥接骨干。分类器605将每个分组匹配到流表中的流条目。流条目包含或指示动作集，动作集应用于FIB/动作606处的所有匹配分组。FIB 606可以是流查找表，其包括用于被操纵的分组的路由信息。路由信息可以包括例如目的地节点标识符(ID)、目的地端口ID、组ID等。在一些实现方式中，FIB 606可以存储流ID到输出目的地端口ID等的映射。动作606控制如何处理分组，包括丢弃、修改、排队、转发或用于操纵分组的其他相似的动作。除了要应用于分组的设置动作之外，动作集还包括关于分组的信息，例如，到达端口、元数据等。上述表可以是使用任何合适的散列方案构建的散列表，例如，布谷鸟散列函数、jHash函数等。
交换机607实体可以将来自OVS控制器的命令转换为用于数据平面的指令，以及将内部数据平面通知提供给OVS控制器。交换机607实体还可以基于数据平面配置来执行一些分组处理操作。隧道608可以根据以下隧道化协议来封装分组：例如，虚拟可扩展局域网(VxLAN)、通用路由封装(GRE)、使用GRE的网络虚拟化(NVGRE)、无状态传输隧道化(STT)、通用网络虚拟化封装(GENEVE)等。要使用的特定隧道化协议可以由数据平面配置来定义。
QoS 609实体可以执行流量整形功能，例如，监管(例如，丢弃在超过配置速率情况下接收到的分组)。QoS 609实体还可以执行计量，计量可以包括在输出之前监视流量，并且基于针对流定义的入口速率对分组执行一些操作。在流量整形操作或计量操作之后，可以将分组提供给vIO Rx(输出)端口611以经由DMA 601传送到另一VM 505，或者可以将分组提供给xGe Rx(输出)端口以提供给NIC 112以供通过网络250进行传输。另外，可以将由NIC112从其他远程设备获得的分组传递到分组基础设施604，其可以被传递到xGe Tx(输入)端口603，并且然后如先前讨论的进行处理。
在实施例中，当读取/写入大小是单个高速缓存行、时延敏感的或者数据因为高空间局部性或时间局部性(例如，小分组或流查找)被有意地保留在高速缓存404中时，底层选择模块(例如，关于图1讨论的IX选择器114)可能倾向于相干链路106C传输。当读取大缓冲区或从外部以太网接口向VM RX端口发送大分组时，选择模块可能倾向于经由非相干链路106N进行发送，因为它可以支持突发事务，并且时延要求不如小分组那么高。选择模块还可以监视每个链路106的使用情况，并且可以在流量满足或超过链路容量时将流量分派到另一链路106以实现更高的带宽。
图7示出了根据各种实施例的用于选择和分配IX的过程700。出于说明性目的，过程700的操作被描述为由图1的IX选择器114执行；然而，其他实体、模块、组件、设备(或其组件)可以在多种实现方式、布置和/或环境中操作过程700。另外，过程700可以实现为程序代码，该程序代码当由处理器102执行时，使计算机系统100执行过程700的各种操作。尽管图7示出了特定的示例和操作顺序，但是在各种实施例中，这些操作可以被重新排序、分成附加操作、组合或完全省略。
参见图7，过程700可以在操作705处开始，其中IX选择器114可以识别要执行的应用的WCP。在操作710处，在应用执行期间，IX选择器114可以针对加速器映像与应用功能之间的链路(例如，VC 506)应用初始IX分配，如由WCP针对VM/应用功能的预期工作负载需求定义的。在实施例中，预期工作负载需求可以基于各种预定义的应用要求。
在开环框715处，IX选择器114可以处理、分析或以其他方式确定应用的每个功能的工作负荷。在操作720处，IX选择器114可以确定当前分析的功能的所确定的工作负载是否超过由WCP针对当前分析的功能定义的工作负载标准。
如果在操作720处IX选择器114确定对于当前分析的功能而言未超过工作负载标准，则IX选择器114可以前进到操作730以迭代回到开环框715以处理/分析下一功能(如果有的话)。如果在操作720处IX选择器114确定对于当前分析的功能而言超过工作负载标准，则IX选择器114可以前进到操作725以根据WCP来修改IX分配。在操作725之后，IX选择器114可以前进到闭环操作730以迭代回到开环框715以处理/分析下一功能(如果有的话)。
一旦处理/分析所有功能，则IX选择器114可以前进到操作735以确定应用是否仍在运行/执行。如果在操作735处IX选择器114确定应用仍在运行/执行，则IX选择器114可以返回到操作715以针对工作负载特性重新分析/处理应用功能。如果在操作735处IX选择器114确定应用不再运行/执行，则IX选择器114可以前进到操作740以结束或重复过程700。
一些非限制性示例如下。以下示例涉及另外的实施例，并且示例中的细节可以在先前讨论的一个或多个实施例中的任何地方使用。以下示例中的任一个可以与任何其他示例或本文讨论的任何实施例组合。
示例1可以包括一种在计算机系统中采用的多芯片封装(MCP)，该MCP包括：多核心处理器电路，其包括多个处理核心，其中，多个处理核心中的一个或多个处理核心用于实现虚拟机(VM)；以及硬件加速器电路，其经由一个或多个相干互连(IX)和一个或多个非相干IX与多核心处理器电路耦合，其中，基于要在个体VM中执行的应用的应用功能的工作负载特性，一个或多个相干IX中的个体相干IX和一个或多个非相干IX中的个体非相干IX被绑定到个体VM。
示例2可以包括示例1和/或本文的一些其他示例的MCP，其中，该计算机系统包括：系统存储器电路，其与多核心处理器电路耦合；以及相干性域，其中，相干性域包括系统存储器、多核心处理器电路的最后一级高速缓存(LLC)电路、一个或多个相干IX以及硬件加速器电路的高速缓存电路。
示例3可以包括示例1-2和/或本文的一些其他示例的MCP，其中，个体VM包括一组虚拟输入/输出(vIO)端口，其中，该组vIO端口中的每个vIO端口根据工作负载特性策略被绑定到一个或多个相干IX中的相干IX或一个或多个非相干IX中的非相干IX，其中，工作负载特性策略用于针对应用的个体应用功能定义一组工作负载标准。
示例4可以包括示例3和/或本文的一些其他示例的MCP，其中，硬件加速器电路包括：设备接口单元(DIU)电路；以及加速功能单元(AFU)电路，其经由可编程核心高速缓存接口(CCI-P)电路与DIU电路耦合，其中，AFU电路包括加载有多个加速器映像中的加速器映像的一个或多个存储器单元。
示例5可以包括示例4和/或本文的一些其他示例的MCP，其中，CCI-P电路用于将一个或多个相干IX和一个或多个非相干IX抽象化为个体虚拟信道(VC)，其中，个体VC用于将个体应用功能通信地耦合到多个加速器功能中的个体加速器功能。
示例6可以包括示例5和/或本文的一些其他示例的MCP，其中，多个处理核心中的个体处理核心用于实现IX选择模块，以用于：选择要绑定到个体VM中的对应VM的个体相干IX和个体非相干IX，其中，为了选择个体相干IX或个体非相干IX，IX选择模块用于：基于当前工作负载特性和工作负载特性策略，将一个或多个相干IX和一个或多个非相干IX分配给个体VC中的对应VC。
示例7可以包括示例1-6和/或本文的一些其他示例的MCP，其中，为了选择个体相干IX或个体非相干IX，IX选择模块用于：在执行应用的应用功能之前，基于应用功能的预期工作负载来选择个体相干IX或个体非相干IX中的一个作为初始IX，其中，预期工作负载是基于应用要求的；以及当应用功能的当前工作负载特性超过由应用要求定义的阈值时，选择一个或多个相干IX或一个或多个非相干IX中的另一IX。
示例8可以包括示例4-7和/或本文的一些其他示例的MCP，其中，DIU电路用于：实现用于一个或多个相干IX和一个或多个非相干IX的接口协议；以及在操作者平台与AFU电路之间交换信息，其中，信息包括安全性信息、错误监测信息、性能监测信息、功率和热管理信息以及AFU配置信息。
示例9可以包括示例4-8和/或本文的一些其他示例的MCP，其中，DIU电路包括：DIU高速缓存；与一个或多个非相干IX相对应的一个或多个非相干高速缓存控制器；与一个或多个相干IX相对应的一个或多个相干高速缓存控制器，并且其中，一个或多个相干高速缓存控制器用于向计算机系统的相干系统存储器发出读取请求和写入请求，并且对DIU高速缓存执行总线侦听操作。
示例10可以包括示例1-9和/或本文的一些其他示例的MCP，其中：一个或多个相干IX是超路径接口(UPI)IX、加速器链路(IAL)IX或公共应用编程接口(CAPI)IX；一个或多个非相干IX是快速外围组件互连(PCIe)IX；并且硬件加速器电路是现场可编程门阵列(FPGA)。
示例11可以包括一种计算机系统，包括：一个或多个网络接口控制器(NIC)；系统存储器电路；以及一个或多个多芯片封装(MCP)，其彼此通信地耦合并且与系统存储器电路通信地耦合，其中，一个或多个MCP中的至少一个MCP与一个或多个NIC通信地耦合，并且其中，一个或多个MCP中的每个MCP包括：多核心处理器电路，其包括多个处理核心，其中，多个处理核心中的一个或多个处理核心用于实现个体虚拟机(VM)；硬件加速器电路，其经由一个或多个相干互连(IX)和一个或多个非相干IX与多核心处理器电路耦合；以及相干性域，其中，相干性域包括系统存储器、多核心处理器电路的最后一级高速缓存(LLC)电路、一个或多个相干IX以及硬件加速器电路的高速缓存电路，并且其中，基于要在个体VM中执行的应用的应用功能的工作负载特性，一个或多个相干IX中的个体相干IX和一个或多个非相干IX中的个体非相干IX被绑定到个体VM。
示例12可以包括示例11和/或本文的一些其他示例的计算机系统，其中，个体VM包括一组虚拟输入/输出(vIO)端口，其中，该组vIO端口中的每个vIO端口根据工作负载特性策略被绑定到一个或多个相干IX中的相干IX或一个或多个非相干IX中的非相干IX，其中，工作负载特性策略用于针对应用的个体应用功能定义一组工作负载标准。
示例13可以包括示例12和/或本文的一些其他示例的计算机系统，其中，硬件加速器电路包括：设备接口单元(DIU)电路；以及加速功能单元(AFU)电路，其经由可编程核心高速缓存接口(CCI-P)电路与DIU电路耦合，其中，AFU电路包括加载有多个加速器映像中的加速器映像的一个或多个存储器单元。
示例14可以包括示例13和/或本文的一些其他示例的计算机系统，其其中，多个处理核心中的个体处理核心用于实现IX选择模块，以用于：选择要绑定到个体VM中的对应VM的个体相干IX和个体非相干IX。
示例15可以包括示例14和/或本文的一些其他示例的计算机系统，其中，CCI-P电路用于将一个或多个相干IX和一个或多个非相干IX抽象化为个体虚拟信道(VC)，其中，个体VC用于将个体应用功能通信地耦合到多个加速器功能中的个体加速器功能。
示例16可以包括示例15和/或本文的一些其他示例的计算机系统，其中，为了选择个体相干IX和个体非相干IX，IX选择模块用于：基于当前工作负载特性和工作负载特性策略，将一个或多个相干IX和一个或多个非相干IX分配给个体VC中的对应VC。
示例17可以包括示例15-16和/或本文的一些其他示例的计算机系统，其中，为了选择个体相干IX和个体非相干IX，IX选择模块用于：在执行应用的应用功能之前，基于应用功能的预期工作负载来选择个体相干IX或个体非相干IX中的一个作为初始IX，其中，预期工作负载是基于应用要求的；以及当应用功能的当前工作负载特性超过由应用要求定义的阈值时，选择一个或多个相干IX或一个或多个非相干IX中的另一IX。
示例18可以包括示例13-17和/或本文的一些其他示例的计算机系统，其中，DIU电路用于：实现用于一个或多个相干IX和一个或多个非相干IX的接口协议；以及在操作者平台与AFU电路之间交换信息，其中，信息包括安全性信息、错误监测信息、性能监测信息、功率和热管理信息以及AFU配置信息。
示例19可以包括示例13-18的计算机系统，其中，DIU电路包括：DIU高速缓存；与一个或多个非相干IX相对应的一个或多个非相干高速缓存控制器；与一个或多个相干IX相对应的一个或多个相干高速缓存控制器，并且其中，一个或多个相干高速缓存控制器用于向计算机系统的相干系统存储器发出读取请求和写入请求，并且对DIU高速缓存执行总线侦听操作。
示例20可以包括示例11-19和/或本文的一些其他示例的计算机系统，其中：一个或多个相干IX是超路径接口(UPI)IX、加速器链路(IAL)IX或公共应用编程接口(CAPI)IX；一个或多个非相干IX是快速外围组件互连(PCIe)IX；并且硬件加速器电路是现场可编程门阵列(FPGA)。
示例21可以包括一种或多种计算机可读介质(CRM)，其包括指令，该指令当由多核心处理器的一个或多个处理器核心执行时，使多核心处理器：控制个体虚拟机(VM)的操作，其中，一个或多个应用在个体VM中被执行；以及确定互连(IX)分配，IX分配用于指示工作负载通过其被传送的一个或多个相干IX和一个或多个非相干IX，并且其中，一个或多个相干IX和一个或多个非相关IX用于将多核心处理器与硬件加速器通信地耦合，并且针对一个或多个应用的每个应用功能：识别应用功能的工作负载，通过由IX分配指示的已分配IX，将应用功能的程序代码或数据发送到硬件加速器的一个或多个加速功能单元(AFU)，并且通过已分配IX获得由一个或多个AFU基于程序代码或数据的执行而产生的输出。
示例22可以包括示例21和/或本文的一些其他示例的一种或多种CRM，其中，为了确定IX分配，指令的执行使多核心处理器：控制IX选择模块的操作以选择一个或多个相干IX中的个体相干IX或一个或多个非相干IX中的个体非相干IX。
示例23可以包括示例22和/或本文的一些其他示例的一种或多种CRM，其中，为了选择个体相干IX或个体非相干IX，指令的执行使多核心处理器控制IX选择模块的操作以用于：识别与一个或多个应用中的个体应用相关联的工作负载特性策略(WCP)，其中，WCP用于针对个体应用的应用功能定义一组工作负载标准；以及在执行个体应用之前，针对个体应用的每个应用功能，选择具有与应用功能的预期工作负载特性相对应的工作负载标准的个体相干IX或个体非相干IX。
示例24可以包括示例23和/或本文的一些其他示例的一种或多种CRM，其中，指令的执行使多核心处理器控制IX选择模块的操作以用于：在当前工作负载特性超出如由WCP指示的、当前分配的IX的工作负载标准时，在执行个体应用期间针对个体应用的每个应用功能，选择具有与当前工作负载特性相对应的工作负载标准的另一个体相干IX或另一个体非相干IX。
示例25可以包括示例21-24和/或本文的一些其他示例的一种或多种CRM，其中，IX分配是基于与一个或多个相干IX和一个或多个非相干IX相对应的虚拟信道(VC)的，其中，个体VC用于将个体应用功能通信地耦合到由硬件加速实现的多个加速器功能中的个体加速器功能。
示例26可以包括示例25和/或本文的一些其他示例的一种或多种CRM，其中，硬件加速器包括：设备接口单元(DIU)；以及一个或多个加速功能单元(AFU)，其经由可编程核心高速缓存接口(CCI-P)与DIU耦合，其中，一个或多个AFU包括加载有多个加速器映像中的加速器映像的一个或多个存储器单元，并且其中，CCI-P电路用于将一个或多个相干IX和一个或多个非相干IX抽象化为个体VC。
示例27可以包括示例26和/或本文的一些其他示例的一种或多种CRM，其中，指令的执行使多核心处理器控制IX选择模块的操作以用于：基于当前工作负载特性和WCP将一个或多个相干IX和一个或多个非相干IX分配给个体VC中的对应VC。
示例28可以包括示例26-27和/或本文的一些其他示例的一种或多种CRM，其中，DIU用于：实现用于一个或多个相干IX和一个或多个非相干IX的接口协议；在操作者平台与AFU之间交换信息，其中，信息包括安全性信息、错误监测信息、性能监测信息、功率和热管理信息以及AFU配置信息。
示例29可以包括示例26-28和/或本文的一些其他示例的一种或多种CRM，其中，DIU电路包括：DIU高速缓存；与一个或多个非相干IX相对应的一个或多个非相干高速缓存控制器；与一个或多个相干IX相对应的一个或多个相干高速缓存控制器，并且其中，一个或多个相干高速缓存控制器用于向相干系统存储器发出读取请求和写入请求，并且对DIU高速缓存执行总线侦听操作。
示例30可以包括示例21-29和/或本文的一些其他示例的一种或多种CRM，其中：一个或多个相干IX是超路径接口(UPI)IX、加速器链路(IAL)IX或公共应用编程接口(CAPI)IX；一个或多个非相干IX是快速外围组件互连(PCIe)IX；并且硬件加速器是现场可编程门阵列(FPGA)。
示例31可以包括一种在计算机系统中采用的装置，该装置包括：处理单元，其经由一个或多个相干互连(IX)和一个或多个非相干IX与硬件加速单元通信地耦合，其中，处理单元包括：虚拟机(VM)单元，其用于操作个体VM，其中，一个或多个应用在个体VM中被执行；IX选择单元，其用于确定IX分配，IX分配用于指示工作负载通过其被传送的一个或多个相干IX和一个或多个非相干IX，并且针对一个或多个应用的每个应用功能识别应用功能的工作负载；以及IX传送单元，其用于通过由IX分配指示的已分配IX，将应用功能的程序代码或数据发送到硬件加速器的一个或多个加速功能单元(AFU)，并且用于通过已分配IX获得由一个或多个AFU基于程序代码或数据的执行而产生的输出。
示例32可以包括示例31和/或本文的一些其他示例的装置，其中，IX选择单元用于选择一个或多个相干IX中的个体相干IX或一个或多个非相干IX中的个体非相干IX。
示例33可以包括示例32和/或本文的一些其他示例的装置，其中，为了选择个体相干IX或个体非相干IX，IX选择单元用于：识别与一个或多个应用中的个体应用相关联的工作负载特性策略(WCP)，其中，WCP用于针对个体应用的应用功能定义一组工作负载标准；以及在执行个体应用之前，针对个体应用的每个应用功能，选择具有与应用功能的预期工作负载特性相对应的工作负载标准的个体相干IX或个体非相干IX。
示例34可以包括示例33和/或本文的一些其他示例的装置，其中，IX选择单元用于：在当前工作负载特性超出如由WCP指示的、当前分配的IX的工作负载标准时，在执行个体应用期间针对个体应用的每个应用功能，选择具有与当前工作负载特性相对应的工作负载标准的另一个体相干IX或另一个体非相干IX。
示例35可以包括示例31-34和/或本文的一些其他示例的装置，其中，IX分配是基于与一个或多个相干IX和一个或多个非相干IX相对应的虚拟信道(VC)的，其中，个体VC用于将个体应用功能通信地耦合到由硬件加速单元实现的多个加速器功能中的个体加速器功能。
示例36可以包括示例35和/或本文的一些其他示例的装置，其中，硬件加速单元包括：设备接口单元，其用于在处理单元与硬件加速单元之间传达程序代码和数据；以及加速功能单元，其经由核心高速缓存接口单元与设备接口单元耦合，其中，加速功能单元包括用于存储多个加速映像中的加速映像的存储单元，并且其中，核心高速缓存接口单元用于将一个或多个相干IX和一个或多个非相干IX抽象化为个体VC。
示例37可以包括示例36和/或本文的一些其他示例的装置，其中，IX选择单元用于基于当前工作负载特性和WCP将一个或多个相干IX和一个或多个非相干IX分配给个体VC中的对应VC。
示例38可以包括示例36-37和/或本文的一些其他示例的装置，其中，设备接口单元用于：实现用于一个或多个相干IX和一个或多个非相干IX的接口协议；以及在操作者平台与加速功能单元之间交换信息，其中，要交换的信息包括安全性信息、错误监测信息、性能监测信息、电源和热管理信息以及AFU配置信息。
示例39可以包括示例36-38和/或本文的一些其他示例的装置，其中，设备接口单元包括：与一个或多个非相干IX相对应的非相干高速缓存控制单元；以及与一个或多个相干IX相对应的相干高速缓存控制单元，其中，相干高速缓存控制单元用于向相干系统存储单元发出读取请求和写入请求，并且用于对设备接口缓存单元执行总线侦听操作。
示例40可以包括示例31-39和/或本文的一些其他示例的装置，还包括：相干性域单元，其包括系统存储器单元、处理单元的最后一级高速缓存(LLC)单元、一个或多个相干IX以及硬件加速单元的高速缓存单元；以及网络通信单元，其与硬件加速单元通信地耦合，网络通信单元用于通过网络传达数据，并且其中，一个或多个相干IX是超路径接口(UPI)IX、加速器链路(IAL)IX或公共应用编程接口(CAPI)IX；一个或多个非相干IX是快速外围组件互连(PCIe)IX；并且硬件加速单元是现场可编程门阵列(FPGA)。
示例41可以包括一种在计算机系统中采用的装置，该装置包括：多核心处理器电路，其包括多个处理核心，其中，多个处理核心中的一个或多个处理核心用于实现虚拟机(VM)；以及硬件加速器电路，其经由一个或多个相干互连(IX)和一个或多个非相干IX与多核心处理器电路耦合，其中，基于要在个体VM中执行的应用的应用功能的工作负载特性，一个或多个相干IX中的个体相干IX和一个或多个非相干IX中的个体非相干IX被绑定到个体VM，并且其中，多核心处理器电路和硬件加速器电路被实现为单个半导体封装，或者多核心处理器电路和硬件加速器电路被实现为单独的半导体封装。
示例42可以包括示例41和/或本文的一些其他示例的装置，其中，该计算机系统包括：与多核心处理器电路耦合的系统存储器电路；相干性域，其中，相干性域包括系统存储器、多核心处理器电路的最后一级高速缓存(LLC)电路、一个或多个相干IX以及硬件加速器电路的高速缓存电路；以及与硬件加速器电路通信地耦合的一个或多个网络接口控制器(NIC)。
示例43可以包括示例41-42和/或本文的一些其他示例的装置，其中，个体VM包括一组虚拟输入/输出(vIO)端口，其中，该组vIO端口中的每个vIO端口根据工作负载特性策略被绑定到一个或多个相干IX中的相干IX或一个或多个非相干IX中的非相干IX，其中，工作负载特性策略用于针对应用的个体应用功能定义一组工作负载标准。
示例44可以包括示例43和/或本文的一些其他示例的装置，其中，硬件加速器电路包括：设备接口单元(DIU)电路；以及加速功能单元(AFU)电路，其经由可编程核心高速缓存接口(CCI-P)电路与DIU电路耦合，其中，AFU电路包括加载有多个加速器映像中的加速器映像的一个或多个存储器单元。
示例45可以包括示例44和/或本文的一些其他示例的装置，其中，CCI-P电路用于将一个或多个相干IX和一个或多个非相干IX抽象化为个体虚拟信道(VC)，其中，个体VC用于将个体应用功能通信地耦合到多个加速器功能中的个体加速器功能。
示例46可以包括示例45和/或本文的一些其他示例的装置，其中，多个处理核心中的个体处理核心用于实现IX选择模块，以用于：选择要绑定到个体VM中的对应VM的个体相干IX和个体非相干IX，其中，为了选择个体相干IX或个体非相干IX，IX选择模块用于：基于当前工作负载特性和工作负载特性策略，将一个或多个相干IX和一个或多个非相干IX分配给个体VC中的对应VC。
示例47可以包括示例41-46和/或本文的一些其他示例的装置，其中，为了选择个体相干IX或个体非相干IX，IX选择模块用于：在执行应用的应用功能之前，基于应用功能的预期工作负载来选择个体相干IX或个体非相干IX中的一个作为初始IX，其中，预期工作负载是基于应用要求的；以及当应用功能的当前工作负载特性超过由应用要求定义的阈值时，选择一个或多个相干IX或一个或多个非相干IX中的另一IX。
示例48可以包括示例44-47和/或本文的一些其他示例的装置，其中，DIU电路用于：实现用于一个或多个相干IX和一个或多个非相干IX的接口协议；以及在操作者平台与AFU电路之间交换信息，其中，信息包括安全性信息、错误监测信息、性能监测信息、功率和热管理信息以及AFU配置信息。
示例49可以包括示例44-48和/或本文的一些其他示例的装置，其中，DIU电路包括：DIU高速缓存；与一个或多个非相干IX相对应的一个或多个非相干高速缓存控制器；与一个或多个相干IX相对应的一个或多个相干高速缓存控制器，并且其中，一个或多个相干高速缓存控制器用于向计算机系统的相干系统存储器发出读取请求和写入请求，并且对DIU高速缓存执行总线侦听操作。
示例50可以包括示例41-49和/或本文的一些其他示例的装置，其中：一个或多个相干IX是超路径接口(UPI)IX、加速器链路(IAL)IX或公共应用编程接口(CAPI)IX；一个或多个非相干IX是快速外围组件互连(PCIe)IX；并且硬件加速器电路是现场可编程门阵列(FPGA)。
示例51可以包括一种装置，包括：处理器单元，其用于操作一个或多个虚拟机(VM)；加速单元，其经由相干连接单元(CCM)和非相干连接单元(NCM)与处理器单元耦合，其中，基于要在个体VM中执行的应用的应用功能的工作负载特性，CCM和NCM被绑定到个体VM；以及系统存储器单元，其与处理器单元耦合，系统存储器单元用于存储系统数据；相干性域单元，其包括系统存储器单元、处理器单元的最后一级高速缓存(LLC)单元、CCM以及加速单元的缓存单元；以及网络通信单元，其与加速单元通信地耦合，其中，网络通信单元用于通过网络传达数据。
示例52可以包括示例51和/或本文的一些其他示例的装置，其中，处理器单元和加速单元被设置在单个半导体封装中或单个半导体封装上，或者处理器单元和加速单元被设置在单独的半导体封装中或单独的半导体封装上。
示例53可以包括示例51-52和/或本文的一些其他示例的装置，其中，个体VM包括一组虚拟输入/输出(vIO)端口，其中，该组vIO端口中的每个vIO端口根据工作负载特性策略被绑定到CCM或NCM，其中，工作负载特性策略用于针对应用的个体应用功能定义一组工作负载标准。
示例54可以包括示例53和/或本文的一些其他示例的装置，其中，加速单元包括：设备接口单元(DIM)；以及加速功能单元(AFM)，其经由核心高速缓存接口单元(CCIM)与DIM耦合，其中，AFM包括用于加载有多个加速器映像中的加速器映像的一个或多个存储单元。
示例55可以包括示例54和/或本文的一些其他示例的装置，其中，CCIM用于将CCM和NCM抽象化为个体虚拟信道(VC)，其中，个体VC用于将个体应用功能通信地耦合到多个加速器功能中的个体加速器功能。
示例56可以包括示例55和/或本文的一些其他示例的装置，其中，处理器单元包括互连选择单元，用于：选择要绑定到个体VM中的对应VM的CCM或NCM，其中，选择CCM或NCM，互连选择单元用于：基于当前工作负载特性和工作负载特性策略将CCM或NCM分配给个体VC中的对应VC。
示例57可以包括示例51-56和/或本文的一些其他示例的装置，其中，选择CCM或NCM，互连选择单元用于：在执行应用的应用功能之前，基于应用功能的预期工作负载来选择CCM或NCM作为初始互连，其中，预期工作负载是基于应用要求的；以及当应用功能的当前工作负载特性超过由应用要求定义的阈值时，选择另一CCM或另一NCM。
示例58可以包括示例54-57和/或本文的一些其他示例的装置，其中，DIM用于：实现用于一个或多个CCM和一个或多个NCM的接口协议；以及在操作者平台与AFM之间交换信息，其中，信息包括安全性信息、错误监测信息、性能监测信息、电源和热管理信息以及AFM配置信息。
示例59可以包括示例54-58和/或本文的一些其他示例的装置，其中，DIM包括：DIM缓存单元；与一个或多个NCM相对应的非相干高速缓存控制单元；与一个或多个CCM相对应的相干高速缓存控制单元，并且其中，相干高速缓存控制单元用于向计算机系统的相干系统存储器发出读取请求和写入请求，并且用于对DIM缓存单元执行总线侦听操作。
示例60可以包括示例51-59和/或本文的一些其他示例的装置，其中：CCM是超路径接口(UPI)、加速器链路(IAL)或公共应用编程接口(CAPI)；NCM是快速外围组件互连(PCIe)；并且加速单元是现场可编程门阵列(FPGA)。
对于本领域技术人员显而易见的是，在不脱离本公开的精神或范围的情况下，可以在所公开的设备和相关联的方法的所公开的实施例中进行各种修改和变化。因此，本公开旨在覆盖上文公开的实施例的修改和变化，只要这些修改和变化落入任何权利要求及其等同物的范围内。

Claims (25)

1.一种在计算机系统中采用的多芯片封装(MCP)，所述MCP包括：
多核心处理器电路，其包括多个处理核心，其中，所述多个处理核心中的一个或多个处理核心用于实现虚拟机(VM)；以及
硬件加速器电路，其经由一个或多个相干互连(IX)和一个或多个非相干IX与所述多核心处理器电路耦合，
其中，基于要在个体VM中执行的应用的应用功能的工作负载特性，所述一个或多个相干IX中的个体相干IX和所述一个或多个非相干IX中的个体非相干IX被绑定到所述个体VM。
2.根据权利要求1所述的MCP，其中，所述计算机系统包括：
系统存储器电路，其与所述多核心处理器电路耦合；以及
相干性域，其中，所述相干性域包括所述系统存储器、所述多核心处理器电路的最后一级高速缓存(LLC)电路、所述一个或多个相干IX以及所述硬件加速器电路的高速缓存电路。
3.根据权利要求1所述的MCP，其中，所述个体VM包括一组虚拟输入/输出(vIO)端口，其中，所述一组vIO端口中的每个vIO端口根据工作负载特性策略(WCP)被绑定到所述一个或多个相干IX中的相干IX或所述一个或多个非相干IX中的非相干IX，其中，所述WCP用于针对所述应用的个体应用功能定义一组工作负载标准。
4.根据权利要求3所述的MCP，其中，所述硬件加速器电路包括：
设备接口单元(DIU)电路；以及
加速功能单元(AFU)电路，其经由可编程核心高速缓存接口(CCI-P)电路与所述DIU电路耦合，其中，所述AFU电路包括被配置为加载有多个加速器映像中的加速器映像的一个或多个存储器单元。
5.根据权利要求4所述的MCP，其中，所述CCI-P电路用于将所述一个或多个相干IX和所述一个或多个非相干IX抽象化为个体虚拟信道(VC)，其中，所述个体VC用于将所述个体应用功能通信地耦合到多个加速器功能中的个体加速器功能。
6.根据权利要求5所述的MCP，其中，所述多个处理核心中的个体处理核心被配置为实现IX选择模块，以用于：
选择要绑定到所述个体VM中的对应VM的个体相干IX和个体非相干IX，其中，为了选择所述个体相干IX或所述个体非相干IX，所述IX选择模块用于：
基于当前工作负载特性和所述WCP，将所述一个或多个相干IX和所述一个或多个非相干IX分配给所述个体VC中的对应VC。
7.根据权利要求6所述的MCP，其中，为了选择个体相干IX或个体非相干IX，所述IX选择模块用于：
在执行所述应用的应用功能之前，基于所述应用功能的预期工作负载来选择所述个体相干IX或所述个体非相干IX中的一个作为初始IX，其中，所述预期工作负载是基于应用要求的；以及
当所述应用功能的当前工作负载特性超过由所述应用要求定义的阈值时，选择所述一个或多个相干IX或所述一个或多个非相干IX中的另一IX。
8.根据权利要求4所述的MCP，其中，所述DIU电路被配置为：
实现用于所述一个或多个相干IX和所述一个或多个非相干IX的接口协议；以及
在操作者平台与所述AFU电路之间交换信息，其中，所述信息包括安全性信息、错误监测信息、性能监测信息、功率和热管理信息以及AFU配置信息。
9.根据权利要求4所述的MCP，其中，所述DIU电路包括：
DIU高速缓存；
与所述一个或多个非相干IX相对应的一个或多个非相干高速缓存控制器；
与所述一个或多个相干IX相对应的一个或多个相干高速缓存控制器，并且
其中，所述一个或多个相干高速缓存控制器被配置为向所述计算机系统的相干系统存储器发出读取请求和写入请求，并且对所述DIU高速缓存执行总线侦听操作。
10.根据权利要求1-9中任一项所述的MCP，其中：
所述一个或多个相干IX是超路径接口(UPI)IX、加速器链路(IAL)IX或公共应用编程接口(CAPI)IX；
所述一个或多个非相干IX是快速外围组件互连(PCIe)IX；并且
所述硬件加速器电路是现场可编程门阵列(FPGA)。
11.一种计算机系统，包括：
一个或多个网络接口控制器(NIC)；
系统存储器电路；以及
一个或多个多芯片封装(MCP)，其彼此通信地耦合并且与所述系统存储器电路通信地耦合，其中，所述一个或多个MCP中的至少一个MCP与所述一个或多个NIC通信地耦合，并且其中，所述一个或多个MCP中的每个MCP包括：
多核心处理器电路，其包括多个处理核心，其中，所述多个处理核心中的一个或多个处理核心被配置为实现个体虚拟机(VM)；
硬件加速器电路，其经由一个或多个相干互连(IX)和一个或多个非相干IX与所述多核心处理器电路耦合；以及
相干性域，其中，所述相干性域包括所述系统存储器、所述多核心处理器电路的最后一级高速缓存(LLC)电路、所述一个或多个相干IX以及所述硬件加速器电路的高速缓存电路，并且
其中，基于要在个体VM中执行的应用的应用功能的工作负载特性，所述一个或多个相干IX中的个体相干IX和所述一个或多个非相干IX中的个体非相干IX被绑定到所述个体VM。
12.根据权利要求11所述的计算机系统，其中，所述个体VM包括一组虚拟输入/输出(vIO)端口，其中，所述一组vIO端口中的每个vIO端口根据工作负载特性策略(WCP)被绑定到所述一个或多个相干IX中的相干IX或所述一个或多个非相干IX中的非相干IX，其中，所述WCP用于针对所述应用的个体应用功能定义一组工作负载标准。
13.根据权利要求12所述的计算机系统，其中，所述硬件加速器电路包括：
设备接口单元(DIU)电路；以及
加速功能单元(AFU)电路，其经由可编程核心高速缓存接口(CCI-P)电路与所述DIU电路耦合，其中，所述AFU电路包括加载有多个加速器映像中的加速器映像的一个或多个存储器单元。
14.根据权利要求13所述的计算机系统，其中，所述多个处理核心中的个体处理核心被配置为实现IX选择模块，以用于：
选择要绑定到所述个体VM中的对应VM的个体相干IX和个体非相干IX。
15.根据权利要求14所述的计算机系统，其中，所述CCI-P电路用于将所述一个或多个相干IX和所述一个或多个非相干IX抽象化为个体虚拟信道(VC)，其中，所述个体VC用于将所述个体应用功能通信地耦合到多个加速器功能中的个体加速器功能。
16.根据权利要求15所述的计算机系统，其中，为了选择个体相干IX和个体非相干IX，所述IX选择模块用于：
基于当前工作负载特性和所述WCP，将所述一个或多个相干IX和所述一个或多个非相干IX分配给所述个体VC中的对应VC。
17.根据权利要求15所述的计算机系统，其中，为了选择个体相干IX和个体非相干IX，所述IX选择模块用于：
在执行所述应用的应用功能之前，基于所述应用功能的预期工作负载来选择所述个体相干IX或所述个体非相干IX中的一个作为初始IX，其中，所述预期工作负载是基于应用要求的；以及
当所述应用功能的当前工作负载特性超过由所述应用要求定义的阈值时，选择所述一个或多个相干IX或所述一个或多个非相干IX中的另一IX。
18.根据权利要求13所述的计算机系统，其中，所述DIU电路用于：
实现用于所述一个或多个相干IX和所述一个或多个非相干IX的接口协议；以及
在操作者平台与所述AFU电路之间交换信息，其中，所述信息包括安全性信息、错误监测信息、性能监测信息、功率和热管理信息以及AFU配置信息。
19.根据权利要求13所述的计算机系统，其中，所述DIU电路包括：
DIU高速缓存；
与所述一个或多个非相干IX相对应的一个或多个非相干高速缓存控制器；
与所述一个或多个相干IX相对应的一个或多个相干高速缓存控制器，并且
其中，所述一个或多个相干高速缓存控制器用于向所述计算机系统的相干系统存储器发出读取请求和写入请求，并且对所述DIU高速缓存执行总线侦听操作。
20.根据权利要求11-19中任一项所述的计算机系统，其中：
所述一个或多个相干IX是超路径接口(UPI)IX、加速器链路(IAL)IX或公共应用编程接口(CAPI)IX；
所述一个或多个非相干IX是快速外围组件互连(PCIe)IX；并且
所述硬件加速器电路是现场可编程门阵列(FPGA)。
21.一种在计算机系统中采用的装置，所述装置包括：
处理单元，其经由一个或多个相干互连(IX)和一个或多个非相干IX与硬件加速单元通信地耦合，其中，所述处理单元包括：用于操作个体VM的虚拟机(VM)单元，其中，一个或多个应用在所述个体VM中被执行；
IX选择单元，用于确定IX分配，所述IX分配用于指示工作负载通过其被传送的一个或多个相干IX和一个或多个非相干IX，并且针对所述一个或多个应用的每个应用功能识别应用功能的工作负载；以及
IX传送单元，用于通过由所述IX分配指示的已分配IX，将所述应用功能的程序代码或数据发送到硬件加速器的一个或多个加速功能单元(AFU)，并且用于通过所述已分配IX获得由所述一个或多个AFU基于所述程序代码或所述数据的执行而产生的输出。
22.根据权利要求21所述的装置，其中，所述IX选择单元用于选择所述一个或多个相干IX中的个体相干IX或所述一个或多个非相干IX中的个体非相干IX。
23.根据权利要求22所述的装置，其中，为了选择所述个体相干IX或所述个体非相干IX，所述IX选择单元用于：
识别与所述一个或多个应用中的个体应用相关联的工作负载特性策略(WCP)，其中，所述WCP用于针对所述个体应用的应用功能定义一组工作负载标准；以及
在执行所述个体应用之前，针对所述个体应用的每个应用功能，选择具有与所述应用功能的预期工作负载特性相对应的工作负载标准的所述个体相干IX或所述个体非相干IX。
24.根据权利要求23所述的装置，其中，所述IX选择单元用于：在当前工作负载特性超出如由所述WCP指示的、当前分配的IX的工作负载标准时，在执行所述个体应用期间针对所述个体应用的每个应用功能，选择具有与所述当前工作负载特性相对应的工作负载标准的另一个体相干IX或另一个体非相干IX。
25.根据权利要求21-24中任一项所述的装置，其中，所述IX分配是基于与所述一个或多个相干IX和所述一个或多个非相干IX相对应的虚拟信道(VC)的，其中，个体VC用于将个体应用功能通信地耦合到由所述硬件加速单元实现的多个加速器功能中的个体加速器功能。
CN201810863042.6A 2017-09-01 2018-08-01 针对虚拟环境的加速器互连分配 Pending CN109426549A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762553608P 2017-09-01 2017-09-01
US62/553,608 2017-09-01
US15/853,670 2017-12-22
US15/853,670 US11249779B2 (en) 2017-09-01 2017-12-22 Accelerator interconnect assignments for virtual environments

Publications (1)

Publication Number Publication Date
CN109426549A true CN109426549A (zh) 2019-03-05

Family

ID=65037990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810863042.6A Pending CN109426549A (zh) 2017-09-01 2018-08-01 针对虚拟环境的加速器互连分配

Country Status (2)

Country Link
US (3) US11249779B2 (zh)
CN (1) CN109426549A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109947682A (zh) * 2019-03-21 2019-06-28 浪潮商用机器有限公司 一种服务器主板及服务器
CN111045964A (zh) * 2019-12-06 2020-04-21 思尔芯(上海)信息科技有限公司 一种基于pcie接口高速传输方法、存储介质及终端
WO2020215455A1 (zh) * 2019-04-24 2020-10-29 厦门网宿有限公司 一种基于Virtio端口传输数据的方法和系统
CN112486142A (zh) * 2020-11-26 2021-03-12 北京经纬恒润科技股份有限公司 将虚拟化io架构和汽车应用集成在ecu的方法及系统
CN113434252A (zh) * 2021-06-28 2021-09-24 电子科技大学 面向5g网络功能虚拟化的自定义vnf部署系统及方法
CN113553169A (zh) * 2020-04-02 2021-10-26 美光科技公司 硬件装置当中的工作负载分配
CN113597601A (zh) * 2019-03-07 2021-11-02 雷神公司 可重新配置的计算装置
CN113767375A (zh) * 2019-04-26 2021-12-07 赛灵思公司 对ml加速器的机器学习模型更新
CN114281426A (zh) * 2021-12-21 2022-04-05 中国联合网络通信集团有限公司 任务卸载方法、装置、电子设备及可读存储介质
US11467836B2 (en) 2020-02-07 2022-10-11 Alibaba Group Holding Limited Executing cross-core copy instructions in an accelerator to temporarily store an operand that cannot be accommodated by on-chip memory of a primary core into a secondary core
WO2022235217A1 (zh) * 2021-05-07 2022-11-10 脸萌有限公司 集成电路、数据处理装置和方法
TWI827034B (zh) * 2022-05-03 2023-12-21 開曼群島商臉萌有限公司 積體電路、資料處理裝置和方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10261817B2 (en) * 2014-07-29 2019-04-16 Nxp Usa, Inc. System on a chip and method for a controller supported virtual machine monitor
US11888683B2 (en) * 2015-03-13 2024-01-30 Koninklijke Kpn N.V. Method and control system for controlling provisioning of a service in a network
WO2018183553A1 (en) 2017-03-29 2018-10-04 Fungible, Inc. Non-blocking any-to-any data center network having multiplexed packet spraying within access node groups
US10686729B2 (en) 2017-03-29 2020-06-16 Fungible, Inc. Non-blocking any-to-any data center network with packet spraying over multiple alternate data paths
CN110710139A (zh) 2017-03-29 2020-01-17 芬基波尔有限责任公司 具有光置换器的无阻塞全网状数据中心网络
CN117971715A (zh) 2017-04-10 2024-05-03 微软技术许可有限责任公司 多处理器系统中的中继一致存储器管理
WO2019014268A1 (en) 2017-07-10 2019-01-17 Fungible, Inc. DATA PROCESSING UNIT FOR FLOW PROCESSING
WO2019014265A1 (en) 2017-07-10 2019-01-17 Fungible, Inc. DATA PROCESSING UNIT FOR CALCULATION NODES AND STORAGE NODES
US11249779B2 (en) * 2017-09-01 2022-02-15 Intel Corporation Accelerator interconnect assignments for virtual environments
US10965586B2 (en) 2017-09-29 2021-03-30 Fungible, Inc. Resilient network communication using selective multipath packet flow spraying
US11178262B2 (en) 2017-09-29 2021-11-16 Fungible, Inc. Fabric control protocol for data center networks with packet spraying over multiple alternate data paths
US10719474B2 (en) 2017-10-11 2020-07-21 Samsung Electronics Co., Ltd. System and method for providing in-storage acceleration (ISA) in data storage devices
WO2019104090A1 (en) 2017-11-21 2019-05-31 Fungible, Inc. Work unit stack data structures in multiple core processor system for stream data processing
US20190220294A1 (en) * 2018-01-17 2019-07-18 International Business Machines Corporation Using lightweight jit compilation for short-lived jvms on parallel distributing computing framework
WO2019152063A1 (en) 2018-02-02 2019-08-08 Fungible, Inc. Efficient work unit processing in a multicore system
JP6777662B2 (ja) * 2018-02-16 2020-10-28 日本電信電話株式会社 機能管理装置、機能管理方法及び通信システム
WO2019227483A1 (en) * 2018-06-01 2019-12-05 Huawei Technologies Co., Ltd. Multiple server-architecture cluster for providing a virtual network function
US10489341B1 (en) * 2018-06-25 2019-11-26 Quanta Computer Inc. Flexible interconnect port connection
US11563668B1 (en) * 2018-06-27 2023-01-24 Amazon Technologies, Inc. Network devices using probes to test forwarding rules
US11030102B2 (en) * 2018-09-07 2021-06-08 Apple Inc. Reducing memory cache control command hops on a fabric
US10929175B2 (en) 2018-11-21 2021-02-23 Fungible, Inc. Service chaining hardware accelerators within a data stream processing integrated circuit
US10592447B1 (en) * 2018-12-28 2020-03-17 EMC IP Holding Company LLC Accelerated data handling in cloud data storage system
US11301407B2 (en) * 2019-01-08 2022-04-12 Intel Corporation Technologies for accelerator fabric protocol multipathing
US10884949B2 (en) * 2019-04-05 2021-01-05 International Business Machines Corporation On-chip logic accelerator
US10698842B1 (en) * 2019-04-10 2020-06-30 Xilinx, Inc. Domain assist processor-peer for coherent acceleration
US11388054B2 (en) 2019-04-30 2022-07-12 Intel Corporation Modular I/O configurations for edge computing using disaggregated chiplets
US11449347B1 (en) * 2019-05-23 2022-09-20 Xilinx, Inc. Time-multiplexed implementation of hardware accelerated functions in a programmable integrated circuit
US11586369B2 (en) 2019-05-29 2023-02-21 Xilinx, Inc. Hybrid hardware-software coherent framework
US11809899B2 (en) * 2019-06-28 2023-11-07 Intel Corporation Methods and apparatus for accelerating virtual machine migration
US11074208B1 (en) 2019-07-24 2021-07-27 Xilinx, Inc. Routing network using global address map with adaptive main memory expansion for a plurality of home agents
US11416435B2 (en) * 2019-09-03 2022-08-16 Pensando Systems Inc. Flexible datapath offload chaining
US11474871B1 (en) 2019-09-25 2022-10-18 Xilinx, Inc. Cache coherent acceleration function virtualization
US11416628B2 (en) 2019-09-27 2022-08-16 Amazon Technologies, Inc. User-specific data manipulation system for object storage service based on user-submitted code
US11250007B1 (en) 2019-09-27 2022-02-15 Amazon Technologies, Inc. On-demand execution of object combination code in output path of object storage service
US11656892B1 (en) 2019-09-27 2023-05-23 Amazon Technologies, Inc. Sequential execution of user-submitted code and native functions
US11394761B1 (en) 2019-09-27 2022-07-19 Amazon Technologies, Inc. Execution of user-submitted code on a stream of data
US10996961B2 (en) 2019-09-27 2021-05-04 Amazon Technologies, Inc. On-demand indexing of data in input path of object storage service
US11055112B2 (en) 2019-09-27 2021-07-06 Amazon Technologies, Inc. Inserting executions of owner-specified code into input/output path of object storage service
US11263220B2 (en) * 2019-09-27 2022-03-01 Amazon Technologies, Inc. On-demand execution of object transformation code in output path of object storage service
US11106477B2 (en) 2019-09-27 2021-08-31 Amazon Technologies, Inc. Execution of owner-specified code during input/output path to object storage service
US11360948B2 (en) 2019-09-27 2022-06-14 Amazon Technologies, Inc. Inserting owner-specified data processing pipelines into input/output path of object storage service
US11023311B2 (en) 2019-09-27 2021-06-01 Amazon Technologies, Inc. On-demand code execution in input path of data uploaded to storage service in multiple data portions
US11023416B2 (en) 2019-09-27 2021-06-01 Amazon Technologies, Inc. Data access control system for object storage service based on owner-defined code
US11386230B2 (en) 2019-09-27 2022-07-12 Amazon Technologies, Inc. On-demand code obfuscation of data in input path of object storage service
US10908927B1 (en) * 2019-09-27 2021-02-02 Amazon Technologies, Inc. On-demand execution of object filter code in output path of object storage service
US11550944B2 (en) 2019-09-27 2023-01-10 Amazon Technologies, Inc. Code execution environment customization system for object storage service
US11714763B2 (en) * 2019-10-16 2023-08-01 Intel Corporation Configuration interface to offload capabilities to a network interface
US11375050B1 (en) 2020-09-11 2022-06-28 Xilinx, Inc. Multiple protocol layer conversion
US10997106B1 (en) 2020-09-22 2021-05-04 Pensando Sytems Inc. Inter-smartNIC virtual-link for control and datapath connectivity
US11556344B2 (en) 2020-09-28 2023-01-17 Xilinx, Inc. Hardware coherent computational expansion memory
US11714775B2 (en) 2021-05-10 2023-08-01 Zenlayer Innovation LLC Peripheral component interconnect (PCI) hosting device
US20220374262A1 (en) * 2021-05-18 2022-11-24 Microsoft Technology Licensing, Llc Methods for Offloading A Task From A Processor to Heterogeneous Accelerators
US20230037780A1 (en) * 2021-07-21 2023-02-09 Azimuth Technology, Llc Computing device with one or more hardware accelerators directly coupled with cluster of processors
US20230035610A1 (en) * 2021-07-29 2023-02-02 Saratoga Milkyway Inc. Hybrid system fabric for enabling host operating system and real-time operating system within chiplet system-on-chip
US11836103B1 (en) 2021-11-16 2023-12-05 Amazon Technologies, Inc. Traffic separation in a multi-chip system
US11880327B1 (en) * 2021-12-07 2024-01-23 Amazon Technologies, Inc. Non-coherent and coherent connections in a multi-chip system
US20230289500A1 (en) * 2022-03-11 2023-09-14 Xilinx, Inc. Method and system for building hardware images from heterogeneous designs for eletronic systems

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85101171A (zh) * 1985-04-01 1987-02-11 株式会社日立制作所 虚拟机系统及其计算机系统的输入/输出执行方法
US20030187904A1 (en) * 2002-04-01 2003-10-02 Bennett Joseph A. Device virtualization and assignment of interconnect devices
US20050183066A1 (en) * 2004-02-17 2005-08-18 Jabori Monji G. Correlating debugger
US20060179168A1 (en) * 2005-02-03 2006-08-10 Clark Scott D System and method for flexible multiple protocols
CN101095123A (zh) * 2003-10-10 2007-12-26 诺基亚公司 一种片上系统(SoC)的微控制体系结构
EP2439637A1 (en) * 2010-10-07 2012-04-11 Deutsche Telekom AG Method and system of providing access to a virtual machine distributed in a hybrid cloud network
CN104380274A (zh) * 2012-05-22 2015-02-25 英特尔公司 优化的链路训练及管理机制
CN104954275A (zh) * 2014-03-30 2015-09-30 瞻博网络公司 用于多路径负载平衡的系统和方法
CN104954356A (zh) * 2014-03-27 2015-09-30 英特尔公司 保护共享的互连以用于虚拟机
CN105184113A (zh) * 2014-03-27 2015-12-23 英特尔公司 用于实现安全视频输出路径的硬件辅助虚拟化
US20160057074A1 (en) * 2014-08-21 2016-02-25 International Business Machines Corporation Combining blade servers based on workload characteristics
CN105765544A (zh) * 2013-12-26 2016-07-13 英特尔公司 多芯片封装链路
CN107111579A (zh) * 2014-12-19 2017-08-29 亚马逊技术股份有限公司 包括用于多个计算子系统的可重新配置的资源的片上系统
CN107111585A (zh) * 2014-12-19 2017-08-29 亚马逊技术股份有限公司 包括多个计算子系统的片上系统
US20180198840A1 (en) * 2017-01-08 2018-07-12 International Business Machines Corporation Address space management with respect to a coherent accelerator processor interface architecture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9921989B2 (en) * 2014-07-14 2018-03-20 Intel Corporation Method, apparatus and system for modular on-die coherent interconnect for packetized communication
US9971589B2 (en) * 2016-10-10 2018-05-15 International Business Machines Corporation Upgrade management for a shared pool of configurable computing resources
US11249779B2 (en) * 2017-09-01 2022-02-15 Intel Corporation Accelerator interconnect assignments for virtual environments
US20200281231A1 (en) * 2019-03-06 2020-09-10 Pepsico, Inc. Dairy minerals as a mouthfeel enhancer and flavor modifer

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85101171A (zh) * 1985-04-01 1987-02-11 株式会社日立制作所 虚拟机系统及其计算机系统的输入/输出执行方法
US20030187904A1 (en) * 2002-04-01 2003-10-02 Bennett Joseph A. Device virtualization and assignment of interconnect devices
CN101095123A (zh) * 2003-10-10 2007-12-26 诺基亚公司 一种片上系统(SoC)的微控制体系结构
US20050183066A1 (en) * 2004-02-17 2005-08-18 Jabori Monji G. Correlating debugger
US20060179168A1 (en) * 2005-02-03 2006-08-10 Clark Scott D System and method for flexible multiple protocols
EP2439637A1 (en) * 2010-10-07 2012-04-11 Deutsche Telekom AG Method and system of providing access to a virtual machine distributed in a hybrid cloud network
CN104380274A (zh) * 2012-05-22 2015-02-25 英特尔公司 优化的链路训练及管理机制
CN105765544A (zh) * 2013-12-26 2016-07-13 英特尔公司 多芯片封装链路
CN104954356A (zh) * 2014-03-27 2015-09-30 英特尔公司 保护共享的互连以用于虚拟机
CN105184113A (zh) * 2014-03-27 2015-12-23 英特尔公司 用于实现安全视频输出路径的硬件辅助虚拟化
CN104954275A (zh) * 2014-03-30 2015-09-30 瞻博网络公司 用于多路径负载平衡的系统和方法
US20160057074A1 (en) * 2014-08-21 2016-02-25 International Business Machines Corporation Combining blade servers based on workload characteristics
CN107111579A (zh) * 2014-12-19 2017-08-29 亚马逊技术股份有限公司 包括用于多个计算子系统的可重新配置的资源的片上系统
CN107111585A (zh) * 2014-12-19 2017-08-29 亚马逊技术股份有限公司 包括多个计算子系统的片上系统
US20180198840A1 (en) * 2017-01-08 2018-07-12 International Business Machines Corporation Address space management with respect to a coherent accelerator processor interface architecture

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JACKSON KONG 等: "Electrical design optimization for high-bandwidth die-to-die interconnection in a MCP package", 《INTERNATIONAL CONFERENCE ON ELECTRONICS PACKAGING (ICEP)》, pages 1 - 6 *
刘畅: "基于多模芯片的TD-SCDMA系统Turbo码内交织器设计", 《河南科技》, pages 13 - 14 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113597601A (zh) * 2019-03-07 2021-11-02 雷神公司 可重新配置的计算装置
CN109947682A (zh) * 2019-03-21 2019-06-28 浪潮商用机器有限公司 一种服务器主板及服务器
CN111865801B (zh) * 2019-04-24 2021-10-22 厦门网宿有限公司 一种基于Virtio端口传输数据的方法和系统
US11206214B2 (en) 2019-04-24 2021-12-21 Xiamen Wangsu Co., Ltd. Virtio port-based data transmission method and system
WO2020215455A1 (zh) * 2019-04-24 2020-10-29 厦门网宿有限公司 一种基于Virtio端口传输数据的方法和系统
CN111865801A (zh) * 2019-04-24 2020-10-30 厦门网宿有限公司 一种基于Virtio端口传输数据的方法和系统
CN113767375A (zh) * 2019-04-26 2021-12-07 赛灵思公司 对ml加速器的机器学习模型更新
CN111045964B (zh) * 2019-12-06 2021-07-20 上海国微思尔芯技术股份有限公司 一种基于pcie接口高速传输方法、存储介质及终端
CN111045964A (zh) * 2019-12-06 2020-04-21 思尔芯(上海)信息科技有限公司 一种基于pcie接口高速传输方法、存储介质及终端
US11467836B2 (en) 2020-02-07 2022-10-11 Alibaba Group Holding Limited Executing cross-core copy instructions in an accelerator to temporarily store an operand that cannot be accommodated by on-chip memory of a primary core into a secondary core
CN113553169A (zh) * 2020-04-02 2021-10-26 美光科技公司 硬件装置当中的工作负载分配
CN112486142A (zh) * 2020-11-26 2021-03-12 北京经纬恒润科技股份有限公司 将虚拟化io架构和汽车应用集成在ecu的方法及系统
CN112486142B (zh) * 2020-11-26 2022-01-28 北京经纬恒润科技股份有限公司 将虚拟化io架构和汽车应用集成在ecu的方法及系统
WO2022235217A1 (zh) * 2021-05-07 2022-11-10 脸萌有限公司 集成电路、数据处理装置和方法
US12013804B2 (en) 2021-05-07 2024-06-18 Lemon Inc. Integrated circuit, data processing device and method
CN113434252A (zh) * 2021-06-28 2021-09-24 电子科技大学 面向5g网络功能虚拟化的自定义vnf部署系统及方法
CN113434252B (zh) * 2021-06-28 2023-04-07 电子科技大学 面向5g网络功能虚拟化的自定义vnf部署系统及方法
CN114281426A (zh) * 2021-12-21 2022-04-05 中国联合网络通信集团有限公司 任务卸载方法、装置、电子设备及可读存储介质
CN114281426B (zh) * 2021-12-21 2023-05-16 中国联合网络通信集团有限公司 任务卸载方法、装置、电子设备及可读存储介质
TWI827034B (zh) * 2022-05-03 2023-12-21 開曼群島商臉萌有限公司 積體電路、資料處理裝置和方法

Also Published As

Publication number Publication date
US20190034363A1 (en) 2019-01-31
US20220197685A1 (en) 2022-06-23
US11249779B2 (en) 2022-02-15
US20190042292A1 (en) 2019-02-07
US11086650B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
CN109426549A (zh) 针对虚拟环境的加速器互连分配
Meng et al. Dedas: Online task dispatching and scheduling with bandwidth constraint in edge computing
US11748178B2 (en) Scalable and accelerated function as a service calling architecture
US11296956B2 (en) Oversubscribable resource allocation
CN105550576B (zh) 容器间通信的方法与装置
CN110324396A (zh) 用于加速边缘设备工作负载的技术
Marotta et al. A fast robust optimization-based heuristic for the deployment of green virtual network functions
JP5671150B2 (ja) 電気通信ネットワーク・アプリケーションのためのロックレス・バッファ管理スキーム
CN112866059B (zh) 一种基于人工智能应用的无损网络性能测试方法和装置
CN106850565A (zh) 一种高速的网络数据传输方法
CN105335211B (zh) 一种基于Xen虚拟化集群的FPGA加速器调度系统及方法
CN103747107B (zh) 一种兼容式云操作平台及其实现方法
CN108270813A (zh) 一种异构多协议栈方法、装置及系统
US11907751B2 (en) Resource fairness enforcement in shared IO interfaces
CN110214436A (zh) 一种多核无锁速率限制装置和方法
CN108984327A (zh) 报文转发方法、多核cpu及网络设备
US20230100935A1 (en) Microservice deployments using accelerators
CN107003947A (zh) 产生用于共享高速缓冲存储器系统的近似使用测量
Eran et al. Flexdriver: A network driver for your accelerator
US20240195749A1 (en) Path selection for packet transmission
Jang et al. A low-overhead networking mechanism for virtualized high-performance computing systems
US20220166718A1 (en) Systems and methods to prevent packet reordering when establishing a flow entry
CN109978129A (zh) 调度方法及相关装置
CN107920035A (zh) 被设计用于确定性交换式以太网的处理器
CN114500400A (zh) 基于容器技术的大规模网络实时仿真方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination