CN109411383A - 一种测试结构及一种后段金属互连可靠性的测试方法 - Google Patents

一种测试结构及一种后段金属互连可靠性的测试方法 Download PDF

Info

Publication number
CN109411383A
CN109411383A CN201811502538.7A CN201811502538A CN109411383A CN 109411383 A CN109411383 A CN 109411383A CN 201811502538 A CN201811502538 A CN 201811502538A CN 109411383 A CN109411383 A CN 109411383A
Authority
CN
China
Prior art keywords
test
tcr
temperature
resistance
beol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811502538.7A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengyi Integrated Circuit (shanghai) Co Ltd
Original Assignee
Zhengyi Integrated Circuit (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengyi Integrated Circuit (shanghai) Co Ltd filed Critical Zhengyi Integrated Circuit (shanghai) Co Ltd
Priority to CN201811502538.7A priority Critical patent/CN109411383A/zh
Publication of CN109411383A publication Critical patent/CN109411383A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供了一种基于多晶硅加热的测试结构以及一种金属互连工艺的可靠性测试方法，采用监测电阻温度系数来替代传统后段金属互连可靠性的测试方法，通过采用局部多晶硅加热方式实现了晶圆级测试和实时在线监测，避免了整片晶圆因烘烤而报废，相比传统测试时间缩短了2个数量级时间。最后结合一套优异的数据分析手段实现了线上金属互连可靠性快速异常诊断和监测，有效地增强了制程开发，产品量产，线上监测等工艺流程。

Description

一种测试结构及一种后段金属互连可靠性的测试方法
技术领域
本发明涉及半导体技术领域，特别涉及一种测试结构及一种后段金属互连可靠性测试方法。
背景技术
从20世纪90年代以来，集成电路技术得到了快速发展。集成电路的特征尺寸不断缩小，集成度和性能不断提高。为了减小成本，提高性能，集成电路技术中引入大量新材料、新工艺和新的器件结构。这些发展都给集成电路可靠性保证和提高带来了巨大挑战。
金属化是集成电路芯片制造过程中在绝缘介质薄膜上沉积金属薄膜以及随后刻印图形以便形成互联金属线和集成电路的孔填充塞的过程。由于超大规模集成电路组件的密度增加，互连电阻和寄生电容也随之增加，降低了信号的传播速度，这对集成电路互连技术提出了关键的挑战。现有技术主要从以下两方面着手应对：一方面，通过使用铜取代铝作为基本的导电金属而实现减小金属互连的电阻率；另一方面，通过使用低k层间介质(interlayer dielectric，ILD)来降低介电常数以减少寄生电容。
后段(Back end of line,BEOL)金属互连工艺的可靠性问题主要有电迁移(Electromigration，EM)和应力迁移(Stress Migration，SM)两种。EM是指在金属互连的系统中，金属线和通孔受到电流中电子的碰撞，产生能量交换，使晶格离子获得能量离开原来的位置，并在沿着电子运动方向漂移。由于金属结构中存在着缺陷或晶界交叉点，金属原子空位容易在这些地方聚集，随着时间的推移，空位容易成长为空洞，宏观上可以看见金属线条或通孔变得不连续，甚至断裂，造成电流的阻断。发生电迁移的地方电阻升高，在器件工作过程时造成局部过热，从而使器件失效。随着器件的等比例缩小，互连线的尺寸也相应减小，因此增加了电流密度和功率密度，EM效应更为严重。SM效应是由于互连金属与层间介质材料的热膨胀系数不同，当金属互连从较高的制造工艺温度降低到室温时，会在系统中产生残余热应力。该应力只有通过金属原子的迁移、空洞的形成和生长才能被释放出来。残余应力促使空位产生，并使其沿着应力梯度方向移动，即应力梯度成为空洞移动的驱动力，使空位聚集形成空洞或使空位在早先存在的空洞处积累，从而使其逐渐增大，最终导致金属互连开路。随着大规模集成电路技术的不断发展，特征尺寸减小，互连层数增多，集成度增加，导致互连电容电阻延迟上升，功耗增大，串扰效应加剧。新的互连工艺采用低介电常数材料和铜镶嵌工艺来改善以上问题。但低k介电材料也存在硬度小、密度低、粘附性差等缺点，而且低k材料与刻蚀停止层和阻挡层材料的热膨胀系数及弹性模量相差很多，这些特性所引起的工艺问题更有可能加剧空洞的产生和生长。
然而常规的EM测试(参考图1)一般需要经过切割晶圆(wafer saw)，在划割道上拾取测试结构，将它们固定在特殊的载体上(通常称作“陶瓷封装”)，并将陶瓷封装好的样品置于高温和电压应力下的特殊烘箱中，再经历几十到数百小时的测试，监测其电阻偏移超过预定的阀值(如10％)时的时间。总之，整个测试流程不仅过程十分繁琐，耗时长久，而且需要晶圆破片，整体成本非常高昂。对于常规SM测试来说(参考图2)，首先需要测试测试结构在常温下的初始电阻，然后将整片晶圆放置在高温(200C-250C)下烘烤数百的时间(通常为168/500/1000小时)后冷却到室温下在测试当前测试结构的电阻，在与初始电阻比对相对电阻变化率。一方面，整个测试过程耗时巨大；另一方面，由于需要整片晶圆放在烘箱中烘烤，使得整个晶圆上所有芯片包括其他可靠性测试结构都受到长时间热应力而无法继续工作。总之，传统后段金属可靠性测试都需要耗费成百上千小时的测试周期和浪费较多晶圆的测试成本，显然对于快速在线可靠性检测来说无法接受。特别是近年来集成电路产品的生命周期愈发短暂，竞争又十分激烈，整个集成电路行业迫切需要一种快速有效的方法来评估后段金属可靠性的风险。
发明内容
本发明提供了一种基于多晶硅加热的测试结构以及一种金属互连工艺的可靠性测试方法，采用监测电阻温度系数(temperature coefficient of resistance，TCR)来替代传统后段金属互连可靠性的测试方法，通过采用局部多晶硅加热方式实现了晶圆级测试和实时在线监测，避免了整片晶圆因烘烤而报废，相比传统测试时间缩短了2个数量级时间。最后结合一套优异的数据分析手段实现了线上金属互连可靠性快速异常诊断和监测，有效地增强了制程开发，产品量产，线上监测等工艺流程。
本发明提供了一种基于多晶硅加热的测试结构，用于测量电阻温度系数TCR，其特征在于，包括多晶硅加热器，P4为电流流入端，P8为电流流出端，通电后多晶硅发热升温；热电阻，由线宽大于1微米的金属线组成，所述金属线缠绕贴附在多晶硅表面，所述热电阻用来、监测所述多晶硅加热器的温度，所述热电阻的测试结构等同于开尔文四端法电阻，P1为电流流入端，P8为电流流出端，P2和P3为电压监测端；后段BEOL测试结构，紧密贴附在多晶硅加热器上，所述BEOL测试结构采用开尔文四端法接入，P5为电流流入端，P8为电流流出端，P6和P7为电压监测端。
进一步地，所述热电阻被用来监测多晶硅加热器升温获得的温度TT，可由以下公式计算得到：
其中，TT代表当前测试的温度，TA为环境温度，RTT为当前测试时热电阻的阻值，RTA为环境温度下热电阻的阻值，TCRTA为热电阻的常温下TCR值。
进一步地，所述BEOL测试结构的常温下的TCR值由以下公式得到：
其中，TCRRA为所述BEOL测试结构的常温下TCR值，RRT为当前测试时BEOL测试结构的阻值，RRA为环境温度下所述BEOL测试结构的阻值，TCRTA为所述热电阻的常温下TCR值。
本发明还提供了一种后段金属互连可靠性的测试方法，包括上述基于多晶硅加热的测试结构，还包括以下步骤：
S1，检查测试部件完整性：在开启测试前，通过对各个部件单独通小电流，监测电压降来判断完好性，并记录当前环境温度TA、热电阻RTA和当前环境温度下BEOL测试结构的初始阻值RRA；
S2，创建程式开始升温：监测当前热电阻阻值RTT，根据公式推算出当前测试的温度TT；
S3，持续烘烤，记录数据：保持当前测试温度TT持续烘烤一定时间，然后记录当前测试温度下BEOL测试结构电阻RRT和热电阻阻值RTT；
S4，数据分析：重复步骤S2和S3，记录多组热电阻值，根据公式 计算出多组BEOL测试结构的TCRRA的值，并绘制所述多组TCRRA随时间变化的偏移率，根据一定时间内TCRRA偏移率的值是否超过预定规格来判断所述BEOL测试结构是否通过可靠性测试。
本发明采用监测电阻温度系数TCR来替代传统后段金属互连可靠性的测试方法，通过采用局部多晶硅加热方式实现了晶圆级测试和实时在线监测，避免了整片晶圆因烘烤而报废，相比传统测试时间缩短了2个数量级时间。最后结合一套优异的数据分析手段实现了线上金属互连可靠性快速异常诊断和监测，有效地增强了制程开发，产品量产，线上监测等工艺流程。
附图说明
图1为传统电迁移EM测试流程图；
图2为传统应力迁移SM测试流程图；
图3为Cu工艺不同制程节点的TCR比较；
图4为本发明提出的基于多晶硅加热的测试结构的示意图；
图5为本发明提出的基于多晶硅加热的测试结构的等效的电路示意图；
图6为本发明提出的BEOL测试结构中电迁移EM测试结构的示意图；
图7为本发明提出的BEOL测试结构中应力迁移SM测试结构的示意图；
图8为TCR的偏移率图；
具体实施方式
下面结合附图与和具体实施例，对本发明的技术方案做进一步详细说明。
电阻温度系数(temperature coefficient of resistance，TCR)是一个与金属的微观结构密切相关的一个参数，其主要受到平均晶粒尺寸和晶格缺陷的影响。有研究表明当金属互连线宽小于1微米后，TCR值随着线宽变窄而急剧减小，而当线宽在1微米以上时，其TCR等同于体块TCRp；随着晶格缺陷密度的增加，TCR值也显著减小，在没有任何缺陷的情况下，它具有理论上的最大值TCRp。从TCR定义上来看，其表示电阻当温度改变单位温度时，电阻值的相对变化率。可有如下公式表示：
对于一个具有纯粹的晶体结构的理想金属来说，它的电阻率ρp来自于电子在晶格结构中的散射，与温度具有很强的相关性。实际的金属由于工艺的影响，造成它的晶格结构不再完整，例如界面、晶胞边界、缺陷、杂质的存在，电子在他们上面的散射形成的电阻率ρr是一个与温度无关的量。依据电阻定律(Raw of Resistance)有
ρ0＝ρp+ρr
于是TCR的公式可转换成
从这里也能看出TCR本身的大小主要受到ρr的影响，与常规后段金属可靠性测试监测电阻偏移有异曲同工之妙，因此也就在一定程度上表征了金属工艺的性能。总之，测量TCR可以揭示由于工艺相关影响导致的譬如平均晶粒尺寸/缺陷密度等微观结构的显著差异，表征金属工艺性能。因此，在新技术工艺的研发过程或在线监测中，本发明利用TCR对金属的可靠性进行早期监测与快速评估。
如前所述，TCR是一个与温度相关的参数，测量TCR值时的温度范围往往不能与产品实际所能承受的温度相兼容，为了不损伤其他芯片以及不影响接下来其他可靠性测试项目。因而TCR测量时温度变化必须是在很小的区域内，而绝非整个晶圆；另外为了节省测试时间，局部区域升温速度要快。为此，本发明设计了一种基于多晶硅加热的测试结构，其示意图如图4-5所示，包括：
多晶硅加热器，多晶硅因其高热阻、快响应、效率高，常备选作为晶圆局部加热器。如图5中P4为电流流入端，P8为电流流出端，通电后多晶硅发热升温。
热电阻，宽度足够的金属线缠绕贴附在多晶硅表面用作热电阻(Thermometer)来监测多晶硅加热器的温度，测试结构可等同于为开尔文四端法电阻，P1为电流流入端，P8为电流流出端，P2和P3为电压监测端。如前所述，当金属线宽度足够(大于1微米)时，金属线TCR值接近体状TCRp值(常数)，即可利用电阻值随温度变化这一特性来测量此时多晶硅加热器的温度。
BEOL测试结构(如图6电迁移EM测试结构和图7应力迁移SM测试结构,其中，F1电流流入端，F2为电流流出端，S1、S2为电压监测端)同样也采用开尔文四端法接入，其中P5为电流流入端，P8为电流流出端，P6和P7为电压监测端。被测结构紧密贴附在多晶硅加热器上，以保证两者温度一致。
环境温度下BEOL测试结构的TCR值能够通过直接测量热电阻和测试结构的电阻推算得到。理论推算如下：
热电阻被用来监测加热器升温获得的温度TT，可由下面公式(1)计算得到。
其中，TT代表当前测试的温度，TA为环境温度，RTT为当前测试时热电阻的阻值，RTA为环境温度下热电阻的阻值，TCRTA为热电阻的常温下TCR值(已知确定的值)。
根据TCR定义，环境温度下BEOL测试结构TCR可由如下公式(2)得到：
其中，TT代表当前测试的温度，TA为环境温度，RRT为当前测试时BEOL测试结构的阻值，RRA为环境温度下BEOL测试结构的阻值，TCRRA为BEOL测试结构的常温下TCR值。
结合以上两个公式，可得到公式(3)：
其中，TT代表当前测试的温度，TA为环境温度，RRT为当前测试时BEOL测试结构的阻值，RRA为环境温度下BEOL测试结构的阻值，TCRRA为BEOL测试结构的常温下TCR值，TCRTA为热电阻的常温下TCR值(已知确定的值)。
由此可见，TCRRA可以直接由电阻测量后推算得到。
本发明还提供了一种采用上述基于多晶硅加热的测试结构的完备的后段金属互连可靠性测试方法，包括以下步骤：
S1，检查测试部件完整性：在开启测试前，需要检查多晶硅加热器、热电阻、和测试结构的完好。通过对各个部件单独通小电流，监测电压降来判断完好性，并记录当前环境温度(TA)、热电阻(RTA)和BEOL测试结构(RRA)当前初始阻值。
S2，创建程式开始升温：监测当前热电阻阻值RTT，根据上述公式(1)推算出当前测试的温度TT；
S3，持续烘烤，记录数据：保持当前测试温度TT持续烘烤一定时间(如10分钟)，然后记录当前测试温度下BEOL测试结构电阻RRT和热电阻阻值RTT；
S4，数据分析：重复步骤S2和S3，记录多组热电阻值，根据上述公式(3)计算出多组BEOL测试结构的TCRRA的值，并绘制所述多组TCRRA随时间变化的偏移率，根据一定时间内TCRRA偏移率的值是否超过预定的规格(SPEC)来判断所述BEOL测试结构是否通过可靠性测试。SPEC是预定的规格，对于Cu制程SPEC一般设定为10％，对于Al制程SPEC一般设定为20％。如图8所示，重复步骤2-3五次，并得出五组TCRRA，绘制出其随时间变化的偏移率，其中t为TCR偏移率的线与spec的交点，tSPEC为预先设定的时间，由于t<tSPEC，则该次测试通过。
显然，本领域的技术人员可以对本发明进行各种改动而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (4)

1.一种基于多晶硅加热的测试结构，用于测量电阻温度系数TCR，其特征在于，包括多晶硅加热器，P4为电流流入端，P8为电流流出端，通电后多晶硅发热升温；热电阻，由线宽大于1微米的金属线组成，所述金属线缠绕贴附在多晶硅表面，所述热电阻用来、监测所述多晶硅加热器的温度，所述热电阻的测试结构等同于开尔文四端法电阻，P1为电流流入端，P8为电流流出端，P2和P3为电压监测端；后段BEOL测试结构，紧密贴附在多晶硅加热器上，所述BEOL测试结构采用开尔文四端法接入，P5为电流流入端，P8为电流流出端，P6和P7为电压监测端。
2.如权利要求1所述的一种基于多晶硅加热的测试结构，其特征在于，所述热电阻被用来监测多晶硅加热器升温获得的温度TT，可由以下公式(1)计算得到：
其中，TT代表当前测试的温度，TA为环境温度，RTT为当前测试时热电阻的阻值，RTA为环境温度下热电阻的阻值，TCRTA为热电阻的常温下TCR值。
3.如权利要求2所述的一种基于多晶硅加热的测试结构，其特征在于，所述BEOL测试结构的常温下的TCR值由以下公式(2)得到：
其中，TCRRA为所述BEOL测试结构的常温下TCR值，RRT为当前测试时BEOL测试结构的阻值，RRA为环境温度下所述BEOL测试结构的阻值，TCRTA为所述热电阻的常温下TCR值。
4.一种包括如权利要求3所述的多晶硅加热测试结构的后段金属互连可靠性测试方法，其特征在于，包括以下步骤：
S1，检查测试部件完整性：在开启测试前，通过对各个部件单独通小电流，监测电压降来判断完好性，并记录当前环境温度TA、热电阻RTA和当前环境温度下BEOL测试结构的初始阻值RRA；
S2，创建程式开始升温：监测当前热电阻阻值RTT，根据上述公式(1)推算出当前测试的温度TT；
S3，持续烘烤，记录数据：保持当前测试温度TT持续烘烤一定时间，然后记录当前测试温度下BEOL测试结构电阻RRT和热电阻阻值RTT；
S4，数据分析：重复步骤S2和S3，记录多组热电阻值，根据上述公式(2)计算出多组BEOL测试结构的TCRRA的值，并绘制所述多组TCRRA随时间变化的偏移率，根据一定时间内TCRRA偏移率的值是否超过预定规格来判断所述BEOL测试结构是否通过可靠性测试。
CN201811502538.7A 2018-12-09 2018-12-09 一种测试结构及一种后段金属互连可靠性的测试方法 Pending CN109411383A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811502538.7A CN109411383A (zh) 2018-12-09 2018-12-09 一种测试结构及一种后段金属互连可靠性的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811502538.7A CN109411383A (zh) 2018-12-09 2018-12-09 一种测试结构及一种后段金属互连可靠性的测试方法

Publications (1)

Publication Number Publication Date
CN109411383A true CN109411383A (zh) 2019-03-01

Family

ID=65458095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811502538.7A Pending CN109411383A (zh) 2018-12-09 2018-12-09 一种测试结构及一种后段金属互连可靠性的测试方法

Country Status (1)

Country Link
CN (1) CN109411383A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111142009A (zh) * 2020-01-24 2020-05-12 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法和装置
CN111142010A (zh) * 2020-01-24 2020-05-12 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法和装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111142009A (zh) * 2020-01-24 2020-05-12 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法和装置
CN111142010A (zh) * 2020-01-24 2020-05-12 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法和装置
CN111142010B (zh) * 2020-01-24 2022-03-29 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法和装置
CN111142009B (zh) * 2020-01-24 2022-04-08 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法和装置

Similar Documents

Publication Publication Date Title
US8237458B2 (en) Electromigration testing and evaluation apparatus and methods
CN103792476B (zh) 用于半导体器件的热阻测试方法
US20030082836A1 (en) Stress migration test structure and method therefor
CN109411383A (zh) 一种测试结构及一种后段金属互连可靠性的测试方法
KR20040047781A (ko) 반도체 배선의 전자이동특성의 가속화된 결정을 위한 방법및 장치
CN108573890B (zh) 一种铜金属互连电迁移测试结构及其测试方法
CN103884927A (zh) 一种力电热多场耦合下微电子产品可靠性测试方法
US20030080766A1 (en) Integrated circuit having stress migration test structure and method therefor
CN102082107B (zh) 芯片测温方法
US20080185583A1 (en) Structure and method for monitoring and characterizing pattern density dependence on thermal absorption in a semiconductor manufacturing process
Lee et al. Characterization and reliability of TaN thin film resistors
US6770847B2 (en) Method and system for Joule heating characterization
Alers et al. Stress migration and the mechanical properties of copper
Passage et al. Stress migration followed by electromigration reliability testing
Pierce et al. Wafer-level pulsed-DC electromigration response at very high frequencies
Lee et al. Comparison of isothermal, constant current and SWEAT wafer level EM testing methods
Pande et al. Electromigration-induced bit-error-rate degradation of interconnect signal paths characterized from a 16nm test chip
Ring et al. Reliability Evaluations of SiCr Resistors in BCD IC Technologies
Pande et al. A 16nm all-digital hardware monitor for evaluating electromigration effects in signal interconnects through bit-error-rate tracking
Shaviv et al. Electromigration of Cu interconnects under AC, pulsed-DC and DC test conditions
Alers et al. Improved thermal stability of copper vias using a cyclical stress test
Frankovic et al. Temperature dependence of electromigration threshold in Cu
CN118114438A (zh) 一种热电半导体器件寿命预测方法
Oates On the dispersion of electromigration failure times of Al alloy contacts to silicon
Anata et al. Temperature-controlled wafer level Joule-heated constant-current EM tests of W/AlCuSi/W wires

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190301