CN109359357A - 基于gm/ID查表的集成电路设计方法及系统 - Google Patents
基于gm/ID查表的集成电路设计方法及系统 Download PDFInfo
- Publication number
- CN109359357A CN109359357A CN201811146809.XA CN201811146809A CN109359357A CN 109359357 A CN109359357 A CN 109359357A CN 201811146809 A CN201811146809 A CN 201811146809A CN 109359357 A CN109359357 A CN 109359357A
- Authority
- CN
- China
- Prior art keywords
- parameters
- integrated circuit
- emulation data
- data
- emulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000013461 design Methods 0.000 claims abstract description 41
- 230000006870 function Effects 0.000 claims description 30
- 238000012545 processing Methods 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 11
- 230000008676 import Effects 0.000 claims description 5
- 230000008901 benefit Effects 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 238000012938 design process Methods 0.000 abstract description 3
- 238000004088 simulation Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种基于gm/ID查表的集成电路设计方法及系统，包括：步骤1，通过仿真工具获取集成电路运行的各项参数的仿真数据；步骤2，处理所述各项参数的仿真数据，获取所述各项参数之间的关系，并将所述仿真数据导入一具有查找功能的表格；步骤3，通过所述具有查找功能的表格的查表方法制作模拟电路设计表格，并根据所述模拟电路设计表格中的数据生成集成电路。本发明所提供基于gm/ID查表的集成电路设计方法及系统利用gm/ID方法对数据进行处理，建立查找表格，制作各种模拟电路的设计表格，输入目标参数即可得到设计结果，在设计过程中不需要进行电路仿真，大大提高了效率，节省了时间和精力，可以广泛适用工业设计。
Description
技术领域
本发明涉及集成电路设计领域，特别涉及一种基于gm/ID查表的集成电路设计方法及系统。
背景技术
F.Silveira,D.Flandre和P.G.A.Jespers在1996年JSSC上发表了gm/ID方法，利用gm/ID方法进行设计是一种较精确的方法，斯坦福大学和加州大学伯克利分校一直以来有采用该方法进行教学与研究。gm/ID方法不仅兼顾了不同晶体管尺寸测定中的小信号参量和大信号参量，而且允许在所有的晶体管工作区域内，用统一综合的研究方法，帮助简化模拟电路的设计过程。
被作为设计参数时gm/ID比VOV使用起来更方便。首先gm/ID直接关系到电路的性能参数，如增益、截止频率、速度、功耗、电压余度等，gm/ID可以更好的表征这些关系。其次gm/ID能比较容易的从仿真中获得，从而能利用模拟仿真进行分析。
发明内容
本发明提供了一种基于gm/ID查表的集成电路设计方法及系统，其目的是为了解决依靠大量仿真和计算的方法得到集成电路参数过于复杂的问题。
为了达到上述目的，本发明的实施例提供了一种基于gm/ID查表的集成电路设计方法，包括：
步骤1，通过仿真工具获取集成电路运行的各项参数的仿真数据；
步骤2，处理所述各项参数的仿真数据，获取所述各项参数之间的关系，并将所述仿真数据导入一具有查找功能的表格；
步骤3，通过所述具有查找功能的表格的查表方法制作模拟电路设计表格，并根据所述模拟电路设计表格中的数据生成集成电路。
其中，所述各项参数为FT、gm/gds、Cdd/Cgg和Cgd/Cgg。
其中，在所述步骤1之后，所述方法还包括：
打开所述各项参数的仿真数据，读取所有的仿真数据，利用strcat函数进行连接，并利用loadsig函数载入波形提取信号。
其中，所述处理所述各项参数的仿真数据，获取所述各项参数之间的关系的步骤包括：
提取各项参数的仿真数据，组成一个三维矩阵，第一维参数为mos管栅电压vg，第二维参数为mos管衬底电压vb，第三维参数为mos管的长length；
对所述各项参数的仿真数据进行插值处理，得到在对应的gm/ID值下的各项参数的值。
本发明的实施例还提供了一种基于gm/ID查表的集成电路设计系统，包括：
获取模块，用于通过仿真工具获取集成电路运行的各项参数的仿真数据；
处理模块，用于处理所述各项参数的仿真数据，获取所述各项参数之间的关系，并将所述仿真数据导入一具有查找功能的表格；
设计输出模块，用于通过所述具有查找功能的表格的查表方法制作模拟电路设计表格，并根据所述模拟电路设计表格中的数据生成集成电路。
其中，所述系统还包括：
读取模块，用于打开所述各项参数的仿真数据，读取所有的仿真数据，利用strcat函数进行连接，并利用loadsig函数载入波形提取信号。
其中，所述处理模块包括：
提取单元，用于提取各项参数的仿真数据，组成一个三维矩阵，第一维参数为mos管栅电压vg，第二维参数为mos管衬底电压vb，第三维参数为mos管的长length；
插值处理单元，用于对所述各项参数的仿真数据进行插值处理，得到在对应的gm/ID值下的各项参数的值。
本发明的实施例还提供了一种基于gm/ID查表的集成电路设计设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述实施例所述的基于gm/ID查表的集成电路设计方法的步骤。
本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述实施例所述的基于gm/ID查表的集成电路设计方法的步骤。
本发明的上述方案有如下的有益效果：
本发明的上述实施例所述的基于gm/ID查表的集成电路设计方法及系统利用gm/ID方法对数据进行处理，避免了gm/ID公式的复杂，将gm/ID与VGS等参数的关系通过查表来获得，并且基于该查表方法建立各种模拟电路的设计表格，输入需要满足的电路性能参数即可得到所有MOS管的W和L，不需要依赖仿真，也不需要大量的手工计算，但是其电路的公式原理在电路设计表格中将全部体现，大大提高了效率，节省了时间和精力，可以广泛适用工业设计。
附图说明
图1为本发明的基于gm/ID查表的集成电路设计方法的流程图；
图2为本发明的基于gm/ID查表的集成电路设计系统的结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明针对现有的依靠大量仿真和计算的方法得到集成电路参数过于复杂的问题，提供了一种基于gm/ID查表的集成电路设计方法及系统。
如图1所示，本发明的实施例提供了一种基于gm/ID查表的集成电路设计方法，包括：
步骤1，通过仿真工具获取集成电路运行的各项参数的仿真数据；
步骤2，处理所述各项参数的仿真数据，获取所述各项参数之间的关系，并将所述仿真数据导入一具有查找功能的表格；
步骤3，通过所述具有查找功能的表格的查表方法制作模拟电路设计表格，并根据所述模拟电路设计表格中的数据生成集成电路。
其中，所述各项参数为FT、gm/gds、Cdd/Cgg和Cgd/Cgg。
本发明的上述实施例所述的基于gm/ID查表的集成电路设计方法通过仿真得到在不同VBS和Length下，FT、gm/gds、Cdd/Cgg、Cgd/Cgg的仿真数据；DC扫描VGS，从0V至1.2V，以10mV为步进，Length从最小值至10um，根据需要可增大Length值，例如设计过程中可能用到20um，那么最大值应当覆盖20um；利用MATLAB处理仿真数据，得到FT、gm/gds、Cdd/Cgg、Cgd/Cgg和gm/ID之间的关系，并且生成excel表格并导入数据，通过excel自带的函数进行查找；通过excel查表方法制作各种模拟电路设计表格，在所述模拟电路设计表格输入目标参数，即可得到所有管子的尺寸参数；其中，采用HSPICE仿真基本的NMOS和PMOS，得到一系列的数据，其中NMOS和PMOS的仿真方法类似，以下以NMOS为例。定义一个待仿真的NMOS，NMOS管的length＝0.28um，width＝10um，sd_metal_width＝210nm，可以得到ad＝'(sd_metal_width+230n)*width'，as＝'(sd_metal_width+230n)*width'，pd＝'((sd_metal_width+230n)+width)*2'，ps＝'((sd_metal_width+230n)+width)*2'，以上定义了一个NMOS管的器件尺寸；NMOS管漏端、栅端、源端和衬底对地电压分别为vd、vg、vs和vb，并且初始定义vd＝0.9V，vg＝0，vb＝0，vs＝0，定义数组h_vb＝[0-0.1-0.2-0.3-0.4-0.5-0.6]；以10mV为步进，vg从0.3V至1.2V进行仿真，并且扫描数组h_vb；利用hspice函数得到所需要的仿真数据并且打印出来，打印结果在.sw*文件中，保存所有的.sw*文件，供第二步数据处理。
其中，在所述步骤1之后，所述方法还包括：
打开所述各项参数的仿真数据，读取所有的仿真数据，利用strcat函数进行连接，并利用loadsig函数载入波形提取信号。
本发明的上述实施例所述的方法包括数据处理过程中需要用到工具HspiceToolbox，利用addpath('HspiceToolbox')将其添加。定义MOS管的长，为一数组L＝[0.3:0.1:10]，NMOS管的宽W＝10e-6um，并且数组L的长度Ln＝length(L)。打开第一步得到的.sw*文件，即fpre＝'*.sw'，用一个循环语句for i＝1:Ln读取所有的.sw*文件，利用strcat函数进行连接，即f(i)＝strcat(fpre,{int2str(i-1)})。利用loadsig函数载入波形提取信号，即h＝loadsig(f{i})。
其中，所述处理所述各项参数的仿真数据，获取所述各项参数之间的关系的步骤包括：
提取各项参数的仿真数据，组成一个三维矩阵，第一维参数为mos管栅电压vg，第二维参数为mos管衬底电压vb，第三维参数为mos管的长length；
对所述各项参数的仿真数据进行插值处理，得到在对应的gm/ID值下的各项参数的值。
本发明的上述实施例所述的步骤2具体包括：提取数据：利用evalsig数据将第一步的各项数据提取，组成一个三维矩阵，第一维参数为mos管栅电压vg，第二维参数为mos管衬底电压vb，第三维为mos管的长length；
处理数据：定义一个数组Xgmid＝linspace(5,20,151)，该数组是长度151个点，这些点的间距为(20-5)/(151-1)＝0.1，此值即是我们在电路设计时给定的输入值，即gm/ID，范围通常为5～20。定义两个变量i＝1:Ln和j＝1:length(vb(i,:))，长度分别为Ln和vb，其中vb是hspice仿真的衬底电压的数组。由于是个确定的栅电压和衬底电压仿真得到一个gm_id值，而该值是一个无限小数，在进行电路设计查找时，gm/ID通常是给定一个整数或者一位小数的数值，所以要对我们需要的参数(如idw、ft、gm_gds、cgd_cgg和cdd_cgg)进行插值处理，即
Yidw(:,j,i)＝interp1(gm_id(:,j,i),idw(:,j,i),Xgmid,'cubic')，
Yft(:,j,i)＝interp1(gm_id(:,j,i),ft(:,j,i),Xgmid,'cubic')，
Ygm_gds(:,j,i)＝interp1(gm_id(:,j,i),gm_gds(:,j,i),Xgmid,'cubic')，
Ycgd_cgg(:,j,i)＝interp1(gm_id(:,j,i),cgd_cgg(:,j,i),Xgmid,'cubic')，
Ycdd_cgg(:,j,i)＝interp1(gm_id(:,j,i),cdd_cgg(:,j,i),Xgmid,'cubic')；
通过这样的插值，可以得到在对应的gm_id值下的idw、ft、gm_gds、cgd_cgg和cdd_cgg值；
查找不同衬底电压下的参数值：定义变量i＝1:Ln，假设我们要得到衬底电压为零时的各项参数，通常在电压设计时，我们都以衬底电压为零进行计算。查找赋值操作为GM_ID(:,i)＝gm_id(:,1,i)，ID_W(:,i)＝Yidw(:,1,i)，FT(:,i)＝Yft(:,1,i)，GM_GDS(:,i)＝Ygm_gds(:,1,i)，CGD_CGG(:,i)＝Ycgd_cgg(:,1,i)，CDD_CGG(:,i)＝Ycdd_cgg(:,1,i)；即将衬底为零时的各项参数进行了赋值。
结果输出：通过MATLAB的函数xlswrite来生成一个excel表格，并将所有的数据导入其中，然后制作一个sheet，运用excel表格的查找函数进行自动查找，生成的excel给定一个gm/ID，即可得到需要的参数。
如图2所示，本发明的实施例还提供了一种基于gm/ID查表的集成电路设计系统，包括：获取模块，用于通过仿真工具获取集成电路运行的各项参数的仿真数据；处理模块，用于处理所述各项参数的仿真数据，获取所述各项参数之间的关系，并将所述仿真数据导入一具有查找功能的表格；设计输出模块，用于通过所述具有查找功能的表格的查表方法制作模拟电路设计表格，并根据所述模拟电路设计表格中的数据生成集成电路。
其中，所述系统还包括：读取模块，用于打开所述各项参数的仿真数据，读取所有的仿真数据，利用strcat函数进行连接，并利用loadsig函数载入波形提取信号。
其中，所述处理模块包括：提取单元，用于提取各项参数的仿真数据，组成一个三维矩阵，第一维参数为mos管栅电压vg，第二维参数为mos管衬底电压vb，第三维参数为mos管的长length；插值处理单元，用于对所述各项参数的仿真数据进行插值处理，得到在对应的gm/ID值下的各项参数的值。
本发明的实施例还提供了一种基于gm/ID查表的集成电路设计设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述实施例所述的基于gm/ID查表的集成电路设计方法的步骤。
本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述实施例所述的基于gm/ID查表的集成电路设计方法的步骤。
本发明的上述实施例所述的基于gm/ID查表的集成电路设计方法及系统利用gm/ID方法对数据进行处理，避免了gm/ID公式的复杂，将gm/ID与VGS等参数的关系通过查表来获得，并且基于该查表方法建立各种模拟电路的设计表格，输入需要满足的电路性能参数即可得到所有MOS管的W和L，不需要依赖仿真，也不需要大量的手工计算，但是其电路的公式原理在电路设计表格中将全部体现，大大提高了效率，节省了时间和精力，可以广泛适用工业设计。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种基于gm/ID查表的集成电路设计方法，其特征在于，包括：
步骤1，通过仿真工具获取集成电路运行的各项参数的仿真数据；
步骤2，处理所述各项参数的仿真数据，获取所述各项参数之间的关系，并将所述仿真数据导入一具有查找功能的表格；
步骤3，通过所述具有查找功能的表格的查表方法制作模拟电路设计表格，并根据所述模拟电路设计表格中的数据生成集成电路。
2.根据权利要求1所述的基于gm/ID查表的集成电路设计方法，其特征在于，所述各项参数为FT、gm/gds、Cdd/Cgg和Cgd/Cgg。
3.根据权利要求2所述的基于gm/ID查表的集成电路设计方法，其特征在于，在所述步骤1之后，所述方法还包括：
打开所述各项参数的仿真数据，读取所有的仿真数据，利用strcat函数进行连接，并利用loadsig函数载入波形提取信号。
4.根据权利要求3所述的基于gm/ID查表的集成电路设计方法，其特征在于，所述处理所述各项参数的仿真数据，获取所述各项参数之间的关系的步骤包括：
提取各项参数的仿真数据，组成一个三维矩阵，第一维参数为mos管栅电压vg，第二维参数为mos管衬底电压vb，第三维参数为mos管的长length；
对所述各项参数的仿真数据进行插值处理，得到在对应的gm/ID值下的各项参数的值。
5.一种基于gm/ID查表的集成电路设计系统，其特征在于，包括：
获取模块，用于通过仿真工具获取集成电路运行的各项参数的仿真数据；
处理模块，用于处理所述各项参数的仿真数据，获取所述各项参数之间的关系，并将所述仿真数据导入一具有查找功能的表格；
设计输出模块，用于通过所述具有查找功能的表格的查表方法制作模拟电路设计表格，并根据所述模拟电路设计表格中的数据生成集成电路。
6.根据权利要求5所述的基于gm/ID查表的集成电路设计系统，其特征在于，所述系统还包括：
读取模块，用于打开所述各项参数的仿真数据，读取所有的仿真数据，利用strcat函数进行连接，并利用loadsig函数载入波形提取信号。
7.根据权利要求6所述的基于gm/ID查表的集成电路设计系统，其特征在于，所述处理模块包括：
提取单元，用于提取各项参数的仿真数据，组成一个三维矩阵，第一维参数为mos管栅电压vg，第二维参数为mos管衬底电压vb，第三维参数为mos管的长length；
插值处理单元，用于对所述各项参数的仿真数据进行插值处理，得到在对应的gm/ID值下的各项参数的值。
8.一种基于gm/ID查表的集成电路设计设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至4任一项所述的基于gm/ID查表的集成电路设计方法的步骤。
9.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述的基于gm/ID查表的集成电路设计方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811146809.XA CN109359357A (zh) | 2018-09-29 | 2018-09-29 | 基于gm/ID查表的集成电路设计方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811146809.XA CN109359357A (zh) | 2018-09-29 | 2018-09-29 | 基于gm/ID查表的集成电路设计方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109359357A true CN109359357A (zh) | 2019-02-19 |
Family
ID=65347931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811146809.XA Pending CN109359357A (zh) | 2018-09-29 | 2018-09-29 | 基于gm/ID查表的集成电路设计方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109359357A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100088083A1 (en) * | 2008-10-08 | 2010-04-08 | Vns Portfolio Llc | Method and Apparatus for Circuit Simulation |
| CN101833606A (zh) * | 2010-03-30 | 2010-09-15 | 连志斌 | 一种集成电路设计验证方法 |
| CN101866380A (zh) * | 2009-04-09 | 2010-10-20 | 国际商业机器公司 | 对集成电路建模的方法和系统 |
| CN104376026A (zh) * | 2013-08-18 | 2015-02-25 | 复旦大学 | 基于网格和多维树混合结构的表格查找方法 |
| CN104978447A (zh) * | 2014-04-14 | 2015-10-14 | 复旦大学 | 晶体管精确近似表格查找模型的建模和估值方法 |
-
2018
- 2018-09-29 CN CN201811146809.XA patent/CN109359357A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100088083A1 (en) * | 2008-10-08 | 2010-04-08 | Vns Portfolio Llc | Method and Apparatus for Circuit Simulation |
| CN101866380A (zh) * | 2009-04-09 | 2010-10-20 | 国际商业机器公司 | 对集成电路建模的方法和系统 |
| CN101833606A (zh) * | 2010-03-30 | 2010-09-15 | 连志斌 | 一种集成电路设计验证方法 |
| CN104376026A (zh) * | 2013-08-18 | 2015-02-25 | 复旦大学 | 基于网格和多维树混合结构的表格查找方法 |
| CN104978447A (zh) * | 2014-04-14 | 2015-10-14 | 复旦大学 | 晶体管精确近似表格查找模型的建模和估值方法 |
Non-Patent Citations (1)
| Title |
|---|
| EE_ZORO: "《百度》", 30 January 2017 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ricco et al. | FPGA-based implementation of dual Kalman filter for PV MPPT applications | |
| CN102024067B (zh) | 一种模拟电路工艺移植的方法 | |
| Górecki et al. | Methods of fast analysis of DC–DC converters—A review | |
| Brachtendorf et al. | Homotopy method for finding the steady states of oscillators | |
| Zheng et al. | An event-driven real-time simulation for power electronics systems based on discrete hybrid time-step algorithm | |
| CN101719177B (zh) | 片上系统建模和仿真的方法及装置 | |
| Sankar et al. | FPGA-Based Cost-Effective and Resource Optimized Solution of Predictive Direct Current Control for Power Converters | |
| Vatsa | Computation of sensitivity derivatives of Navier–Stokes equations using complex variables | |
| CN106844900B (zh) | 电磁暂态仿真系统的搭设方法 | |
| CN102915385B (zh) | 一种基于时域梯形法差分的互连线模型降阶方法 | |
| Mazouz et al. | Automated CNN back-propagation pipeline generation for FPGA online training | |
| CN103944538B (zh) | 一种任意波形发生装置 | |
| CN109359357A (zh) | 基于gm/ID查表的集成电路设计方法及系统 | |
| Dautbegovic et al. | An efficient nonlinear circuit simulation technique | |
| Zhang et al. | Dynamic-state analysis of inverter based on cascode GaN HEMTs for PV application | |
| Pilipenko et al. | Development and testing of high accuracy hybrid methods for time-domain simulation of electronic circuits and systems | |
| Wu et al. | Bifurcation behavior of SPICE simulations of switching converters: A systematic analysis of erroneous results | |
| CN102375808B (zh) | 一种汉语框架网标注时框架排歧方法及装置 | |
| Xue et al. | Towards real application: A development in Cadence design environment for evolutionary analog integrated circuit design | |
| Cao | Implementation and Research of Vivado HLS’s Function on FPGA | |
| Wang | Exploration of the Application of Electronic Circuit Simulation Technology in Integrated Circuit Design | |
| Bandler et al. | Integrated harmonic balance and electromagnetic optimization with geometry capture | |
| CN103177153A (zh) | 一种有限元温度场结果的映射方法 | |
| Oliveira et al. | A new mixed time-frequency simulation method for nonlinear heterogeneous multirate RF circuits | |
| Duan et al. | An efficient and robust method for ring-oscillator simulation using the harmonic-balance method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190219 |