CN109284176A - 中断响应方法、装置及计算机可读存储介质 - Google Patents
中断响应方法、装置及计算机可读存储介质 Download PDFInfo
- Publication number
- CN109284176A CN109284176A CN201710594076.5A CN201710594076A CN109284176A CN 109284176 A CN109284176 A CN 109284176A CN 201710594076 A CN201710594076 A CN 201710594076A CN 109284176 A CN109284176 A CN 109284176A
- Authority
- CN
- China
- Prior art keywords
- instruction
- memory access
- grade
- processor
- effective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本申请提供一种中断响应方法、装置及计算机可读存储介质，其中，该方法包括：在获取到中断源发出的中断请求时，依次在处理器流水线中的访存级、访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令，在该目标有效指令上标记上述中断请求对应的中断标识，记录目标有效指令的程序计数器值，将标记有中断标识的目标有效指令传递至提交级报出，以使处理器响应上述中断请求。该技术方案中，处理器在获取到中断源发出的中断请求后，可以快速进行响应，大大提升了处理器的实时性和可靠性。
Description
技术领域
本申请涉及计算机技术领域，尤其涉及一种中断响应方法、装置及计算机可读存储介质。
背景技术
现有计算机系统中，处理器作为系统控制中心，需要对系统中的多个硬件设备进行管理。例如，当处理器正常执行系统中的某个程序时，可能会被外部事件打断，产生中断。理论上来说，一旦产生中断，处理器应该立即进行响应，打断正常执行的程序，而跳到规定的入口地址去取指执行中断处理程序。
通常来说，系统中正常执行的程序是可以被中断所打断的，但是当处理器正在执行一条非回滚指令或者处理器流水线中的中断采样处不存在有效指令时，处理器便无法对其立即作出响应，需要等到非回滚指令执行完毕或者有效指令到达中断采样处时才能作出响应，这使得中断响应的时间是不确定的，可能会很长，影响了中断响应的及时性。
综上所述，现有的中断响应方法中中断响应延迟的时间可能会很长，致使处理器的实时性和可靠性低。
发明内容
本申请提供一种中断响应方法、装置及计算机可读存储介质，以解决现有中断响应方法中处理器的实时性和可靠性低的问题。
本申请第一方面提供的一种中断响应方法，包括：
在获取到中断源发出的中断请求时，依次在处理器流水线中的访存级、所述访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令；
在所述目标有效指令上标记所述中断请求对应的中断标识，并记录所述目标有效指令的程序计数器值，所述程序计数器值用于指示所述中断请求对应中断发生处的指令地址；
将标记有所述中断标识的所述目标有效指令传递至提交级报出，以使处理器响应所述中断请求。
可选的，所述依次在处理器流水线中的访存级、所述访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令，包括：
判断所述处理器流水线中的访存级中是否存在有效指令；
在所述访存级不存在有效指令时，从所述访存级开始，向前索引流水级中的有效指令，并在所述访存级之前的流水级中存在有效指令时，将在所述流水级中索引到的第一条有效指令作为目标有效指令；
在所述访存级不存在有效指令、且所述访存级之前的流水级中均不存在有效指令时，将所述取指级处程序计数器值对应的指令作为目标有效指令；
在所述访存级存在有效指令时，将所述访存级的有效指令作为目标有效指令。
可选的，所述访存级不存在有效指令，包括：所述访存级的指令为非回滚指令，所述非回滚指令包括：已发出请求的存储指令和非缓存加载指令；
所述方法还包括：确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理。
可选的，所述确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理，包括：
在所述非回滚指令为已发出访存请求的存储指令时，确定所述访存请求被压入处理器中的存储缓存器中，且由所述存储缓存器执行所述访存请求对应的存储操作。
可选的，所述确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理，包括：
在所述非回滚指令为已发出访存请求的非缓存加载指令时，控制所述处理器中的非缓存加载重命名模块维持所述访存请求对应的地址传输；
记录所述非缓存加载指令的目的寄存器编号，并在寄存器堆中所述目的寄存器编号对应的寄存器上标记无效标识；
在所述非缓存加载指令对应的数据加载完毕后，将加载的数据写入所述寄存器堆中所述目的寄存器编号对应的寄存器中，并取消所述目的寄存器编号对应的寄存器上的所述无效标识。
本申请第二方面提供一种中断响应装置，包括：
索引模块，用于在获取到中断源发出的中断请求时，依次在处理器流水线中的访存级、所述访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令；
处理模块，用于在所述索引模块索引到的所述目标有效指令上标记所述中断请求对应的中断标识，并记录所述目标有效指令的程序计数器值，所述程序计数器值用于指示所述中断请求对应中断发生处的指令地址；
响应模块，用于将标记有所述中断标识的所述目标有效指令传递至提交级报出，以使处理器响应所述中断请求。
可选的，所述获取模块，包括：判断单元、处理单元；
所述判断单元，用于判断所述处理器流水线中的访存级中是否存在有效指令；
所述处理单元，用于在所述访存级不存在有效指令时，从所述访存级开始，向前索引流水级中的有效指令，并在所述访存级之前的流水级中存在有效指令时，将在所述流水级中索引到的第一条有效指令作为目标有效指令，在所述访存级不存在有效指令、且所述访存级之前的流水级中均不存在有效指令时，将所述取指级处程序计数器值对应的指令作为目标有效指令，以及在所述访存级存在有效指令时，将所述访存级的有效指令作为目标有效指令。
可选的，所述访存级不存在有效指令，包括：所述访存级的指令为非回滚指令，所述非回滚指令包括：已发出请求的存储指令和非缓存加载指令；
所述处理单元，还用于确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理。
可选的，所述处理单元，还用于确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理，具体为：
所述处理单元，还具体用于在所述非回滚指令为已发出访存请求的存储指令时，确定所述访存请求被压入处理器中的存储缓存器中，且由所述存储缓存器执行所述访存请求对应的存储操作。
可选的，所述处理单元，还用于确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理，具体为：
所述处理单元，还具体用于在所述非回滚指令为已发出访存请求的非缓存加载指令时，控制所述处理器中的非缓存加载重命名模块维持所述访存请求对应的地址传输，记录所述非缓存加载指令的目的寄存器编号，并在寄存器堆中所述目的寄存器编号对应的寄存器上标记无效标识，在所述非缓存加载指令对应的数据加载完毕后，将加载的数据写入所述寄存器堆中所述目的寄存器编号对应的寄存器中，并取消所述目的寄存器编号对应的寄存器上的所述无效标识。
本申请第三方面提供一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现如上述第一方面所述的方法。
本申请实施例提供的中断响应方法、装置及计算机可读存储介质，通过在获取到中断源发出的中断请求时，依次在处理器流水线中的访存级、所述访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令，然后在目标有效指令上标记中断请求对应的中断标识，并记录目标有效指令的程序计数器值，最后将标记有上述中断标识的目标有效指令传递至提交级报出，以使处理器响应上述中断请求。该技术方案中，解决了存储系统对中断响应延迟的问题，使得处理器在获取到中断源发出的中断请求后，可以在确定的短时间内进行响应，大大提升了处理器的实时性和可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为发出访存请求的非缓存加载指令阻塞中断响应的信号示意图；
图2为本申请实施例提供的中断响应方法实施例一的流程示意图；
图3为本申请实施例提供的中断响应方法实施例二的流程示意图；
图4为本申请实施例中根据索引有效指令机制确定目标有效指令的示意图；
图5为本申请实施例中根据访存无等待机制确定目标有效指令的示意图；
图6为本申请实施例提供的中断响应方法实施例三的流程示意图；
图7为本申请实施例提供的中断响应方法的信号流向示意图；
图8为图1对应的避免非缓存加载指令阻塞中断响应的信号示意图；
图9为本申请实施例提供的中断响应装置实施例一的结构示意图；
图10为本申请实施例提供的中断响应装置实施例二的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
现阶段，处理器在程序正常执行时，经常会被外部事件所打断，称为中断(Interrupt)。一旦产生中断，处理器大多数时候必须进行响应，打断正常的程序执行流，并跳到规定的入口地址去取指并执行中断处理程序。通常情况下，正常的程序执行流可以被中断打断，但是如果处理器正在执行一条非回滚指令，则不允许被打断，中断也就无法被立即响应。
值得说明的是，若中断产生时，处理器正在执行一条非回滚指令，通常情况下，需要等待其执行完成，才能开始响应中断。在某些情况下，作为访存指令的非回滚指令(比如发出访存请求的非缓存加载uncache-load指令)，其执行延迟受限于存储系统，具体值是不确定的，可能会很长。
例如，图1为发出访存请求的非缓存加载指令阻塞中断响应的信号示意图。在图1所示的示意图中，以存储接口为高级高性能总线(Advanced High Performance Bus，AHB)协议、访存级(即中断采样处)后续只有一个提交级进行举例说明。如图1所示，在应用中，时钟信号可以用CLK表示，地址信号即非缓存加载指令对应的地址信号，可以用HADDRS表示，握手信号即处理器与存储系统的握手信号，可以用HREADY表示，数据信号即非缓存加载指令对应的数据加载完成并读回来的数据信号，可以用HRDATA表示。中断请求信号可以用INT_req表示，取指级即是取指级信号。参照图1可以看出，在中断请求发出时，若处理器正在执行非缓存加载指令的访存操作，那么只有等到非缓存加载指令获得数据，并写回寄存器堆后才能响应中断，这便出现了中断阻塞现象。
值得说明的是，处理器在执行已发出请求的非回滚指令时不能立即响应中断请求是访存级不存在有效指令的一种情况，其还可以是处理器流水线中访存级(中断采样处)不存在指令，此时，中断标识也由于无法被标在有效指令上无法被响应，必须等待指令到达中断采样处才能响应中断。因而最差的情况是，下一条有效指令尚在取回的路上，此时中断响应延迟也同样受限于存储系统，具体值是不确定的，可能会很长。
综上所述，处理器在执行非回滚指令或者访存级不存在指令时，均会导致中断请求的响应时间不确定，有时可能会很长，这就会影响中断响应的及时性，并延长中断处理时间。
然而，很多应用场景对中断响应延迟的确定性有着很高的要求。比如，在实时操作系统中，要求处理器在接收到外部设备发出的中断请求时能快速响应并处理，以在规定的时间来控制生产过程或对处理系统做出快速响应。由于及时性和可靠性是实时操作系统的主要特点，因此，不定延迟的中断响应时间会大大降低实时操作系统的及时性和可靠性。
另外，在嵌入式微控制器中，由于更加强调其控制性，处理器会接受很多种不同种类的中断，要求能进行快速处理，因而对中断处理带宽需求很高。过长的中断响应时间会降低其中断处理带宽。
针对现有中断响应方法中中断响应延迟的时间可能会很长，致使处理器的实时性和可靠性低的问题，本申请基于当前微处理器系统结构技术的发展和应用对中断响应延迟确定性的需求，提出了一种中断响应方法、装置及计算机可读存储介质，使得处理器在接收到中断源发出的中断请求后，可以在确定的短时间内进行响应，并转到中断处理器程序去执行，大大提升了处理器的实时性和可靠性。
在本申请的实施例中，主要针对处理器中的访存级不存在指令或者存在的指令是非回滚指令时致使处理器无法立即对中断请求进行响应的问题。下面，通过具体实施例对本申请的技术方案进行详细说明。
需要说明的是，下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。
图2为本申请实施例提供的中断响应方法实施例一的流程示意图。本申请实施例主要以处理器作为执行主体进行说明。如图2所示，本申请实施例提供的中断响应方法，可以包括如下步骤：
步骤21、在获取到中断源发出的中断请求时，依次在处理器流水线中的访存级、访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令。可选的，处理器流水线包括：取指级、译码级、执行级/访存级、提交级(也称为写回级)。取指级是也称取指令阶段，即处理器执行程序的周期内，从存储器取出待执行指令的过程。译码级是指处理器对待执行指令进行解析或译码，从中译出所要执行的指令的功能并识别出所需的资源的阶段。执行级/访存级主要用于完成指令的功能。写回级是在指令执行完成后用来将执行结果或存储器读出的数据写入寄存器。
可选的，当中断源需要处理器来执行某些操作时，中断源便会向处理器发出中断请求，因而，处理器可获取(例如，接收)到中断源发出的中断请求。在处理器获取到该中断请求时，索引处理器所属的流水线中有效指令确定出目标有效指令。
具体的，处理器首先在中断采样处即访存级处进行索引，判断访存级是否存在能够标记中断标识的有效指令(有效指令，即回滚指令，该回滚指令包括：未发出请求的存储指令和非缓存加载指令)，当存在时，将该有效指令作为目标有效指令，否则依次索引访存级之前的流水级中的有效指令，在获取到访存级之前的流水级中的第一条有效指令时，将其作为目标有效指令，而当访存级之前的流水级中均不存在有效指令时，获取取指级处程序计数器值对应的指令，将其作为目标有效指令。
即本实施例提供的方案中，在遇到中断请求后，并非直接响应该中断请求，而是首先执行索引出目标有效指令的步骤，上述目标有效指令也就是访存级的有效指令、所述访存级之前的流水级中的第一条有效指令或者取指级处程序计数器值对应的有效指令中的一种，随后再响应中断请求；而并非现有技术中的在遇到中断请求后，直接进行中断响应，并在中断响应结束后才得到的可用来进行执行的指令。
步骤22、在目标有效指令上标记出中断请求对应的中断标识，并记录目标有效指令的程序计数器值。
其中，该程序计数器值用于指示上述中断请求对应中断发生处的指令地址。
在本申请实施例中，由于中断请求发出时需要明确指出正常执行程序流被打断的地方，因此，需要在上述步骤中确定的目标有效指令上标记出中断请求对应的中断标记，以记录被标记上中断标识的目标有效指令的程序计数器(program counter，PC)值，以使处理器可以根据该PC值确定出中断请求对应中断发生处的指令地址，以使处理器在执行完中断请求对应的中断后可以返回继续执行正常程序流。
步骤23、将标记有上述中断标识的目标有效指令传递至提交级报出，以使处理器响应上述中断请求。
当中断请求对应的中断标识被标记在目标有效指令上之后，利用中断传递机制将该标记有中断标识的目标有效指令传递至提交级，然后报出中断请求，以使处理器及时对上述中断请求进行响应，并执行中断请求对应的中断。对于中断传递机制的具体实现方式属于现有技术，本实施例中不对其进行详细阐述。
在本申请的实施例中，访存级后续流水级的长度决定了被标记有中断标识的目标有效指令传递路径的长度，当处理器结构确定后，该传递路径的长度具有确定的值，因此，中断请求发出后的中断响应时间为一确定的值，这样避免了存储系统对中断响应延迟的影响。
值得说明的是，在访存级(即执行级)之后便是提交级(即写回级)，因此，被标记有中断标识的目标有效指令的传递路径的长度通常为1个时钟节拍，即中断响应延迟的时间也为1个时钟节拍。
可选的，该时钟节拍是处理器的工作时钟节拍。假设处理器的工作频率为1GHz，那么1个时钟节拍等于1ns。
在本申请实施例提供的中断响应方法可以消除处理器访存级不存在有效指令等情况导致的中断响应延迟不确定性的所有情况。在微处理器中，基于本申请实现的中断响应系统中中断响应延迟为一个确定的值，具体大小取决于后续的中断传递路径的长度，通常可确保为1个时钟节拍。
本申请实施例提供的中断响应方法，通过在获取到中断源发出的中断请求时，依次在处理器流水线中的访存级、访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令，然后在目标有效指令上标记出中断请求对应的中断标识，并记录目标有效指令的程序计数器值，最后将标记有上述中断标识的目标有效指令传递至提交级报出，以使处理器响应上述中断请求。该技术方案中，解决了存储系统对中断响应延迟的问题，使得处理器在获取到中断源发出的中断请求后，可以在确定的短时间内进行响应，大大提升了处理器的实时性和可靠性。
作为一种示例，图3为本申请实施例提供的中断响应方法实施例二的流程示意图。本申请实施例是在上述实施例的基础上，对上述步骤21的详细介绍。如图3所示，在本申请实施例中，上述步骤21中，依次在处理器流水线中的访存级、访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令可以包括如下步骤：
步骤31、判断处理器流水线中的访存级中是否存在有效指令，若是，执行步骤32，若否，执行步骤33。
在本申请实施例中，处理器在获取到中断源发出的中断请求后，需要将中断请求对应的中断标识标记在有效指令上，以使处理器明确被正常执行流打断的地方，即确定出被标上中断标识的有效指令的PC值。
可选的，首先在访存级(中断采样处)索引是否存在有效指令，若访存级存在有效指令，则转到步骤32，将该有效指令作为目标有效指令，否则，转到步骤33，索引访存级之前的流水级中的有效指令或取指级的有效指令。
可选的，在本申请的实施例中，访存级存在的有效指令为回滚指令，其包括未发出请求的存储指令和非缓存加载指令，而非回滚指令，例如：已经发出请求的存储指令和非缓存加载指令不能作为有效指令，这是由于处理器取消当前执行的回滚指令转去执行中断请求对应的中断时，在中断执行完后还可以返回来重新执行该回滚指令，但非回滚指令一旦开始执行则不能被停止，否则可能会导致处理器行为异常(例如，出现数据丢失、外设行为与预定行为不一致等情况)，因此，通常在非回滚指令执行完成后才能开始对中断请求进行响应。
步骤32、将该访存级的有效指令作为目标有效指令。
当处理器判断出访存级存在有效指令，即访存级处的指令为回滚指令时，处理器可以直接在该有效指令上标记上中断请求对应的中断标识，所以，此时可以将访存级的有效指令作为目标有效指令。
步骤33、从访存级开始，向前索引流水级中的有效指令，并在该访存级之前的流水级中存在有效指令时，将在流水级中索引到的第一条有效指令作为目标有效指令。
本实施例中采用索引有效指令机制确定处理器流水线上的有效指令。当访存级不存在有效指令时，处理器则从访存级(中断采样处)向前索引流水级(执行流)中的下一条可以标上中断的指令，即索引访存级之前流水级中的有效指令。若访存级之前的流水级中存在有效指令，则将索引到的第一条有效指令作为目标有效指令，否则，从访存级开始依次向前索引，直到索引到取指级结束。
步骤34、在访存级不存在有效指令、且访存级之前的流水级中均不存在有效指令时，将取指级处程序计数器值对应的指令作为目标有效指令。
当处理器从访存级开始依次向前索引，直到索引到取指级也未索引到有效指令，那么则将取指级的有效指令作为目标有效指令。值得说明的是，如果取指级的指令尚在回来的路上，则此时程序计数器中保存的为该尚在路上的指令的PC值，也就是取指级处的下一条有效指令的PC值，因而可以直接使用该PC值指示中断发生处的指令地址，而不用等待取指的返回。
在本申请实施例中，索引有效指令机制最后索引到程序计数器时，类似于创造了一条新的指令，该指令的类型不需要关注，其对应的PC值时可以确保是正确的，因而该指令可以被正确标上中断标识并报出。
例如，图4为本申请实施例中根据索引有效指令机制确定目标有效指令的示意图。如图4所示，中断源在访存级发出中断请求，在访存级不存在有效指令时，索引访存级之前的位于取指级与访存级之间的各流水级中的有效指令或者根据取指级处的PC值，获取目标有效指令。
本申请实施例提供的中断响应方法，在获取到中断源发出的中断请求时，首先通过判断访存级是否存在有效指令，一方面在访存级不存在有效指令时，则从访存级开始向前索引流水级中的第一条有效指令，并将其作为目标有效指令，在访存级不存在有效指令、且访存级之前的流水级均不存在有效指令时，将取指级处程序计数器值对应的指令作为目标有效指令，另一方面在访存级存在有效指令时，将该有效指令作为目标有效指令。该技术方案在获取到中断源发出的中断请求时，可直接确定出处理器中的目标有效指令，进而可以使处理器将中断请求对应的中断标识标记在目标有效指令上，并传递到提交级报出，避免了存储系统中可能存在的响应延迟，提高了处理器的中断响应速度，提高了处理器的实时性和可靠性。
可选的，在本申请上述实施例中，上述访存级不存在有效指令，包括：访存级的指令为非回滚指令，该非回滚指令包括：已发出请求的存储指令和非缓存加载指令。
在本实施例中，非回滚指令(即不能被回滚的指令)包括已经发出地址请求的存储(store)指令和非缓存加载(uncache-load)指令。store指令一旦发出了地址请求，存储系统可能就开始接受写内存操作了，处理器状态可能已经被修改了，因此store指令不能被回滚。uncache-load指令是对非缓存属性的地址段进行访问的load类指令，非缓存属性的地址段在被读取一次后，可能数据就丢失了，比如，先进先出队列。因而uncache-load指令在发出地址请求后，存储系统可能就开始接受读内存操作了，并不再保存已被读的值，就修改处理器状态了，因此uncache-load指令也不能被回滚。
相应的，在本申请实施例中，上述方法还包括如下步骤：
确定上述非回滚指令对应的操作由处理器中的无等待处理模块处理。
当处理器判断出访存级不存在有效指令时，即该指令为非回滚指令，例如，该非回滚指令包括已发出请求的存储指令和非缓存加载指令。针对此，本申请实施例为了缩短中断响应时间，首先确定该非回滚指令对应的操作由所述处理器中的无等待处理模块处理。
具体的，处理器的非回滚指令发出访存请求时，处理器采用访存无等待机制便将其压入处理器中的无等待处理模块，使得非回滚指令对应的操作由处理器中的无等待处理模块处理。这样则可说明访存级不存在有效指令，以使得处理器直接到访存级之前的流水级中索引有效指令。
因而，在本申请的实施例中，上述非回滚指令包括的存储指令和非缓存加载指令在发出访存请求时，均可以通过访存无等待机制来解决中断请求的中断响应受限于存储系统延迟的问题。
例如，图5为本申请实施例中根据访存无等待机制确定目标有效指令的示意图。如图5所示，处理器中设置有存储缓存器(store buffer)和非缓存加载重命名模块(uncache-load remap)，该存储缓存器用于负责处理存储指令发出的访存请求，该非缓存加载重命名模块用于负责处理非缓存加载指令发出的访存请求。因此，store buffer和uncache-loadremap结合起来可以实现一个访存无等待机制，以消除访存对中断响应的影响。
下面结合图5的示意图分别对上述确定该非回滚指令对应的操作由处理器中的无等待处理模块处理进行详细说明。
作为一种示例，在上述实施例的基础上，在上述非回滚指令为已发出访存请求的存储指令时，上述确定上述非回滚指令对应的操作由处理器中的无等待处理模块处理，可以通过如下方式实现：
在上述非回滚指令为已发出访存请求的存储指令时，确定该访存请求被压入处理器中的存储缓存器中，且由该存储缓存器执行访存请求对应的存储操作。
具体的，参照图5所示，当处理器中的存储指令发出访存请求时，首先将该访存请求压入处理器中的存储缓存器(store buffer)，由该存储缓存器负责维护向存储系统的存储操作(包括地址传输和数据传输)。因而在流水线中，相当于存储指令一旦发出访存请求就立马完成了，不会堵塞后续指令的执行。在该无等待机制中，可以认为存储指令要么未发出访存请求，显然此时是可以被中断请求无副作用地取消的，要么认为发出的访存请求进入了存储缓存器，此时相当于已经从流水线中排出了，即访存级中不存在有效指令，此时，处理器可以到访存级之前的流水级中索引有效指令，故也不会阻塞中断请求的响应。
作为另一种示例，在上述实施例的基础上，在上述非回滚指令为已发出访存请求的非缓存加载指令时，上述确定上述非回滚指令对应的操作由处理器中的无等待处理模块处理，可以通过如下方式实现，详见图6所示。
图6为本申请实施例提供的中断响应方法实施例三的流程示意图。如图6所示，上述确定上述非回滚指令对应的操作由处理器中的无等待处理模块处理，可以包括如下步骤：
步骤61、在上述非回滚指令为已发出访存请求的非缓存加载指令时，控制处理器中的非缓存加载重命名模块维持访存请求对应的地址传输。
在本申请实施例中，参照如5所示，在非缓存加载指令uncache-load发出访存请求(例如，地址传输)时，处理器收到了中断请求，那么处理器可控制处理器中的非缓存加载重命名模块(uncache-load remap)维护该访存请求对应的地址传输。
步骤62、记录非缓存加载指令的目的寄存器的编号，并在寄存器堆中所述目的寄存器编号对应的寄存器上标记无效标识。
可选的，在uncache-load remap维护访存请求对应的地址传输时，记录下该非缓存加载指令的目的寄存器编号，同时标记寄存器堆中的该目的寄存器编号对应的寄存器上标记无效标识。此时，便可以将非缓存加载指令从流水线中排出了。
步骤63、在非缓存加载指令对应的数据加载完毕后，将加载的数据写入寄存器堆中所述目的寄存器编号对应的寄存器中，并取消该目的寄存器编号对应的寄存器上的所述无效标识。
当非缓存加载指令对应的数据加载完毕后，再将加载的数据写入寄存器堆中，具体的，将加载的数据写入寄存器堆中目的寄存器编号对应的寄存器中，同时取消寄存器堆中目标寄存器编号对应的寄存器上的无效标记。
在该无等待机制中，可以认为一个非缓存加载uncache-load指令要么未发出访存请求，显然此时是可以被中断请求无副作用地取消的，要么非缓存加载指令发出了访存请求，但由非缓存加载重命名模块负责等待加载数据的返回，相当于从流水线中排出了，类似的，可以认为访存级中不存在有效指令，此时处理器可以到访存级之前的流水级中索引有效指令，因此，也不会阻塞中断请求的响应。
本申请实施例提供的中断响应方法，在非回滚指令为已发出访存请求的非缓存加载指令时，控制处理器中的非缓存加载重命名模块维持访存请求对应的地址传输，同时记录非缓存加载指令的目的寄存器编号，并将寄存器堆中所述目的寄存器编号对应的寄存器上标记无效标识，最后在非缓存加载指令对应的数据加载完毕后，将加载的数据写入寄存器堆中目的寄存器编号对应的寄存器中，并取消该目的寄存器编号对应的寄存器上的无效标记。该技术方案消除了访存请求对中断响应的影响，提高了处理器的实时性和可靠性。
进一步的，图7为本申请实施例提供的中断响应方法的信号流向示意图。下面结合图7以及上述各实施例对本申请实施例提供的中断响应方法进行概要说明。
参照图7所示，该中断响应方法主要由索引有效指令机制、无等待访存机制和中断传递机制配合实现，以确保中断源发出的中断请求不会被访存系统所阻塞，从而可以在确定时间内被响应。其中，索引有效指令机制主要负责从访存级之前的流水级获取后续的第一条有效指令；无等待访存机制主要负责后台执行已发出访存请求的存储指令和非缓存加载指令，以避免访存系统阻塞中断的响应；索引有效指令机制和无等待访存机制的配合使用能够在处理器接收到中断请求后获取一条目标有效指令。中断传递机制负责将标记有中断请求对应的中断标识的目标有效指令传递到提交级并报出中断请求，以使处理器根据该中断请求转入中断处理函数去执行。
可选的，如图7所示，在获取到中断源发出的中断请求时，依次在处理器流水线中的访存级、访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令，以及在目标有效指令上标记中断标识的方法如下：
在接收到中断源发出的中断请求时，首先在访存级进行索引，在访存级不存在有效指令时(不存在指令，或者存在的指令为已发出访存请求的存储指令或非缓存加载指令)，通过索引有效指令机制从访存级之前的流水级获取后续的第一条有效指令将其作为目标有效指令，或者在访存级不存在有效指令、且访存级之前的流水级均不存在有效指令时，将取指级处程序计数器值对应的指令作为目标有效指令，因此，此时可以将中断请求对应的中断标识标记在该目标有效指令上。
如果访存级存在有效指令(即回滚指令，包括未发出访存请求的存储指令或非缓存加载指令)，直接将该有效指令作为目标有效指令。
本申请实施例解决了中断响应时间受限于访存系统延时的问题，具体的，本申请解决了由于处理器正在执行已发出访存请求的store或uncache-load，或者处理器中没有指令，需要等待取指的返回，进而使得中断请求无法被及时响应，必须等待访存请求结束或者取指返回后才能被响应的问题，使得本申请的中断响应系统，其响应时间只取决于中断传递机制的长度，有确定的时钟拍数，具体拍数由处理器的流水线划分有关，可选的，该中断传递机制的长度通常为1拍，提升了处理器的实时性和可靠性。
例如，图8为图1对应的避免非缓存加载指令阻塞中断响应的信号示意图。如图8所述，在非缓存加载重命名模块机制下，处理器在获取到中断源发出的中断请求后能够及时获取目标有效指令，并在该目标有效指令上标记上中断标识，并及时在提交级报出中断请求，有效避免了存储系统对中断响应延迟的影响，大大提升了处理器的实时性和可靠性。
下述为本申请装置实施例，可以用于执行本申请方法实施例。对于本申请装置实施例中未披露的细节，请参照本申请方法实施例。
图9为本申请实施例提供的中断响应装置实施例一的结构示意图。如图9所示，本实施例的中断响应装置可以包括：索引模块91、处理模块92和响应模块93。
该索引模块91，用于在获取到中断源发出的中断请求时，依次在处理器流水线中的访存级、所述访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令。
该处理模块92，用于在所述索引模块91索引到的所述目标有效指令上标记所述中断请求对应的中断标识，并记录所述目标有效指令的程序计数器值。
其中，所述程序计数器值用于指示所述中断请求对应中断发生处的指令地址。
该响应模块93，用于将标记有所述中断标识的所述目标有效指令传递至提交级报出，以使处理器响应所述中断请求。
本实施例中的中断响应装置可用于执行图2所示方法实施例的实现方案，具体实现方式和技术效果类似，这里不再赘述。
在上述实施例的基础上，图10为本申请实施例提供的中断响应装置实施例二的结构示意图。如图10所示，在本实施例中，上述索引模块91，包括：判断单元101、处理单元102。
可选的，该判断单元101，用于判断所述处理器流水线中的访存级中是否存在有效指令。
该处理单元102，用于在所述访存级不存在有效指令时，从所述访存级开始，向前索引流水级中的有效指令，并在所述访存级之前的流水级中存在有效指令时，将在所述流水级中索引到的第一条有效指令作为目标有效指令，在所述访存级不存在有效指令、且所述访存级之前的流水级中均不存在有效指令时，将所述取指级处程序计数器值对应的指令作为目标有效指令，以及在所述访存级存在有效指令时，将该访存级的有效指令作为目标有效指令。
本实施例中的中断响应装置可用于执行图3所示方法实施例的实现方案，具体实现方式和技术效果类似，这里不再赘述。
可选的，所述访存级不存在有效指令，包括：所述访存级的指令为非回滚指令，所述非回滚指令包括：已发出请求的存储指令和非缓存加载指令。
相应的，上述处理单元102，还用于确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理。
作为一种示例，在上述实施例中，上述处理单元102，还用于确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理，具体为：
上述处理单元102，还具体用于在所述非回滚指令为已发出访存请求的存储指令时，确定所述访存请求被压入处理器中的存储缓存器中，且由所述存储缓存器执行所述访存请求对应的存储操作。
作为另一种示例，在上述实施例中，所述处理单元102，用于确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理，具体为：
上述处理单元102，还具体用于在所述非回滚指令为已发出访存请求的非缓存加载指令时，控制所述处理器中的非缓存加载重命名模块维持所述访存请求对应的地址传输，记录所述非缓存加载指令的目的寄存器编号，并在寄存器堆中所述目的寄存器编号对应的寄存器上标记无效标识，在所述非缓存加载指令对应的数据加载完毕后，将加载的数据写入所述寄存器堆中所述目的寄存器编号对应的寄存器中，并取消所述目的寄存器编号对应的寄存器上的所述无效标识。
本申请实施例提供一种计算机设备，包括处理器、存储器及存储在所述存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述图2至图8所示实施例的方法。
本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现如上述图2至图8所示实施例的方法。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (11)
1.一种中断响应方法，其特征在于，包括：
在获取到中断源发出的中断请求时，依次在处理器流水线中的访存级、所述访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令；
在所述目标有效指令上标记所述中断请求对应的中断标识，并记录所述目标有效指令的程序计数器值，所述程序计数器值用于指示所述中断请求对应中断发生处的指令地址；
将标记有所述中断标识的所述目标有效指令传递至提交级报出，以使处理器响应所述中断请求。
2.根据权利要求1所述的方法，其特征在于，所述依次在处理器流水线中的访存级、所述访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令，包括：
判断所述处理器流水线中的访存级中是否存在有效指令；
在所述访存级不存在有效指令时，从所述访存级开始，向前索引流水级中的有效指令，并在所述访存级之前的流水级中存在有效指令时，将在所述流水级中索引到的第一条有效指令作为目标有效指令；
在所述访存级不存在有效指令、且所述访存级之前的流水级中均不存在有效指令时，将所述取指级处程序计数器值对应的指令作为目标有效指令；
在所述访存级存在有效指令时，将所述访存级的有效指令作为目标有效指令。
3.根据权利要求2所述的方法，其特征在于，所述访存级不存在有效指令，包括：所述访存级的指令为非回滚指令，所述非回滚指令包括：已发出请求的存储指令和非缓存加载指令；
所述方法还包括：确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理。
4.根据权利要求3所述的方法，其特征在于，所述确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理，包括：
在所述非回滚指令为已发出访存请求的存储指令时，确定所述访存请求被压入处理器中的存储缓存器中，且由所述存储缓存器执行所述访存请求对应的存储操作。
5.根据权利要求3所述的方法，其特征在于，所述确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理，包括：
在所述非回滚指令为已发出访存请求的非缓存加载指令时，控制所述处理器中的非缓存加载重命名模块维持所述访存请求对应的地址传输；
记录所述非缓存加载指令的目的寄存器编号，并在寄存器堆中所述目的寄存器编号对应的寄存器上标记无效标识；
在所述非缓存加载指令对应的数据加载完毕后，将加载的数据写入所述寄存器堆中所述目的寄存器编号对应的寄存器中，并取消所述目的寄存器编号对应的寄存器上的所述无效标识。
6.一种中断响应装置，其特征在于，包括：
索引模块，用于在获取到中断源发出的中断请求时，依次在处理器流水线中的访存级、所述访存级之前的流水级和取指级中索引有效指令，将索引到的第一条有效指令作为目标有效指令；
处理模块，用于在所述索引模块索引到的所述目标有效指令上标记所述中断请求对应的中断标识，并记录所述目标有效指令的程序计数器值，所述程序计数器值用于指示所述中断请求对应中断发生处的指令地址；
响应模块，用于将标记有所述中断标识的所述目标有效指令传递至提交级报出，以使处理器响应所述中断请求。
7.根据权利要求6所述的装置，其特征在于，所述获取模块，包括：判断单元、处理单元；
所述判断单元，用于判断所述处理器流水线中的访存级中是否存在有效指令；
所述处理单元，用于在所述访存级不存在有效指令时，从所述访存级开始，向前索引流水级中的有效指令，并在所述访存级之前的流水级中存在有效指令时，将在所述流水级中索引到的第一条有效指令作为目标有效指令，在所述访存级不存在有效指令、且所述访存级之前的流水级中均不存在有效指令时，将所述取指级处程序计数器值对应的指令作为目标有效指令，以及在所述访存级存在有效指令时，将所述访存级的有效指令作为目标有效指令。
8.根据权利要求7所述的装置，其特征在于，所述访存级不存在有效指令，包括：所述访存级的指令为非回滚指令，所述非回滚指令包括：已发出请求的存储指令和非缓存加载指令；
所述处理单元，还用于确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理。
9.根据权利要求8所述的装置，其特征在于，所述处理单元，还用于确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理，具体为：
所述处理单元，还具体用于在所述非回滚指令为已发出访存请求的存储指令时，确定所述访存请求被压入处理器中的存储缓存器中，且由所述存储缓存器执行所述访存请求对应的存储操作。
10.根据权利要求8所述的装置，其特征在于，所述处理单元，还用于确定所述非回滚指令对应的操作由所述处理器中的无等待处理模块处理，具体为：
所述处理单元，还具体用于在所述非回滚指令为已发出访存请求的非缓存加载指令时，控制所述处理器中的非缓存加载重命名模块维持所述访存请求对应的地址传输，记录所述非缓存加载指令的目的寄存器编号，并在寄存器堆中所述目的寄存器编号对应的寄存器上标记无效标识，在所述非缓存加载指令对应的数据加载完毕后，将加载的数据写入所述寄存器堆中所述目的寄存器编号对应的寄存器中，并取消所述目的寄存器编号对应的寄存器上的所述无效标识。
11.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如上述权利要求1-5任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710594076.5A CN109284176B (zh) | 2017-07-20 | 2017-07-20 | 中断响应方法、装置及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710594076.5A CN109284176B (zh) | 2017-07-20 | 2017-07-20 | 中断响应方法、装置及计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109284176A true CN109284176A (zh) | 2019-01-29 |
| CN109284176B CN109284176B (zh) | 2020-11-03 |
Family
ID=65185179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710594076.5A Active CN109284176B (zh) | 2017-07-20 | 2017-07-20 | 中断响应方法、装置及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109284176B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111221755A (zh) * | 2019-12-28 | 2020-06-02 | 重庆秦嵩科技有限公司 | 一种FPGA2子模块的io中断控制方法 |
| CN111241010A (zh) * | 2020-01-17 | 2020-06-05 | 中国科学院计算技术研究所 | 一种基于缓存划分及回滚的处理器瞬态攻击防御方法 |
| CN114327815A (zh) * | 2021-12-10 | 2022-04-12 | 龙芯中科技术股份有限公司 | 原子性保持方法、处理器及电子设备 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1866200A (zh) * | 2006-05-25 | 2006-11-22 | 西北工业大学 | 嵌入式实时精确异常机制的硬件实现方法 |
| CN101826000A (zh) * | 2010-01-29 | 2010-09-08 | 北京龙芯中科技术服务中心有限公司 | 流水线微处理器的中断响应确定方法、装置及微处理器核 |
| US20140312701A1 (en) * | 2013-04-23 | 2014-10-23 | Samsung Electronics Co., Ltd. | Power supply circuit in electronic device and control method thereof |
| US20150006869A1 (en) * | 2013-07-01 | 2015-01-01 | Freescale Semiconductor, Inc. | Debug method and device for handling exceptions and interrupts |
| CN104932876A (zh) * | 2014-03-20 | 2015-09-23 | 株式会社巨晶片 | 半导体装置及读取指令的控制方法 |
| CN105988865A (zh) * | 2015-03-04 | 2016-10-05 | 阿里巴巴集团控股有限公司 | 回滚处理方法及装置 |
| CN106873946A (zh) * | 2017-01-24 | 2017-06-20 | 青岛朗思信息科技有限公司 | 一种中断处理方法及流水线控制器 |
| CN106909343A (zh) * | 2017-02-23 | 2017-06-30 | 北京中科睿芯科技有限公司 | 一种基于数据流的指令调度方法及装置 |
-
2017
- 2017-07-20 CN CN201710594076.5A patent/CN109284176B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1866200A (zh) * | 2006-05-25 | 2006-11-22 | 西北工业大学 | 嵌入式实时精确异常机制的硬件实现方法 |
| CN101826000A (zh) * | 2010-01-29 | 2010-09-08 | 北京龙芯中科技术服务中心有限公司 | 流水线微处理器的中断响应确定方法、装置及微处理器核 |
| US20140312701A1 (en) * | 2013-04-23 | 2014-10-23 | Samsung Electronics Co., Ltd. | Power supply circuit in electronic device and control method thereof |
| US20150006869A1 (en) * | 2013-07-01 | 2015-01-01 | Freescale Semiconductor, Inc. | Debug method and device for handling exceptions and interrupts |
| CN104932876A (zh) * | 2014-03-20 | 2015-09-23 | 株式会社巨晶片 | 半导体装置及读取指令的控制方法 |
| CN105988865A (zh) * | 2015-03-04 | 2016-10-05 | 阿里巴巴集团控股有限公司 | 回滚处理方法及装置 |
| CN106873946A (zh) * | 2017-01-24 | 2017-06-20 | 青岛朗思信息科技有限公司 | 一种中断处理方法及流水线控制器 |
| CN106909343A (zh) * | 2017-02-23 | 2017-06-30 | 北京中科睿芯科技有限公司 | 一种基于数据流的指令调度方法及装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111221755A (zh) * | 2019-12-28 | 2020-06-02 | 重庆秦嵩科技有限公司 | 一种FPGA2子模块的io中断控制方法 |
| CN111241010A (zh) * | 2020-01-17 | 2020-06-05 | 中国科学院计算技术研究所 | 一种基于缓存划分及回滚的处理器瞬态攻击防御方法 |
| CN111241010B (zh) * | 2020-01-17 | 2022-08-02 | 中国科学院计算技术研究所 | 一种基于缓存划分及回滚的处理器瞬态攻击防御方法 |
| CN114327815A (zh) * | 2021-12-10 | 2022-04-12 | 龙芯中科技术股份有限公司 | 原子性保持方法、处理器及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109284176B (zh) | 2020-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100573446C (zh) | 执行存储器消歧的技术 | |
| KR101148495B1 (ko) | 파이프라인 프로세서에서 조건 명령 실행을 촉진시키기 위해 로컬 조건 코드 레지스터를 이용하기 위한 방법 및 장치 | |
| JP4553936B2 (ja) | アウト・オブ・オーダーのｄｍａコマンドキューにおけるコマンド順序の設定に関する技術 | |
| CN109446112B (zh) | 用于预取流量的改进控制的方法和系统 | |
| TW413787B (en) | An apparatus and method to guarantee forward progress in execution of threads in a multithreaded processor | |
| CN102473169B (zh) | 动态系统重新配置 | |
| CN106371807B (zh) | 一种扩展处理器指令集的方法及装置 | |
| US10956167B2 (en) | Mechanism for instruction fusion using tags | |
| JP3659877B2 (ja) | ライトアフターライトデータハザードにより生じるエラーを効率的に防止するためのスーパースケーラ処理システム及び方法 | |
| KR100407014B1 (ko) | 명령어 히스토리 정보를 갖는 기본 블럭 캐쉬마이크로프로세서 | |
| US10614004B2 (en) | Memory transaction prioritization | |
| US20110252426A1 (en) | Processing batch transactions | |
| CN107003896B (zh) | 具有共享事务处理资源的装置和数据处理方法 | |
| JP2009187223A (ja) | プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム | |
| CN109284176A (zh) | 中断响应方法、装置及计算机可读存储介质 | |
| CN101689124A (zh) | 用于多线程处理器的线程去加重指令 | |
| CN103870240A (zh) | 用于超前运行操作的指令分类 | |
| CN105487989A (zh) | 一种降低响应延时提高系统效率的中断控制器及控制方法 | |
| US6715060B1 (en) | Utilizing a scoreboard with multi-bit registers to indicate a progression status of an instruction that retrieves data | |
| JP4965638B2 (ja) | タスクの切り換えを制御するシステムおよび方法 | |
| CN105912485B (zh) | 一种基于AHB-Lite协议的访存队列设计方法及其装置 | |
| US8719499B2 (en) | Cache-line based notification | |
| CN114816566B (zh) | 一种指令搬移方法、系统、设备以及介质 | |
| KR101087177B1 (ko) | 리퀘스트 순서 제어 시스템, 리퀘스트 순서 제어 방법 및 리퀘스트 순서 제어 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
| US6880067B2 (en) | Retiring instructions that meet the early-retirement criteria to improve computer operation throughput |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd. |