CN109273041A - 一种otp的写入方法 - Google Patents
一种otp的写入方法 Download PDFInfo
- Publication number
- CN109273041A CN109273041A CN201810994285.3A CN201810994285A CN109273041A CN 109273041 A CN109273041 A CN 109273041A CN 201810994285 A CN201810994285 A CN 201810994285A CN 109273041 A CN109273041 A CN 109273041A
- Authority
- CN
- China
- Prior art keywords
- data
- bit
- written
- significance
- significance bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000001514 detection method Methods 0.000 claims abstract description 163
- 238000006073 displacement reaction Methods 0.000 claims description 20
- 230000005055 memory storage Effects 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000011218 segmentation Effects 0.000 description 12
- 230000008901 benefit Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开一种OTP的写入方法,包括以下步骤:根据所述待写入数据的比特数初始化有效位检测数据;其中,有效位检测数据中通过其检测位逐个比特位检测所述待写入数据中各比特数据是否为有效数据,同时控制有效位检测计数器记录有效数据的数量。每次检测完所述待写入数据的一个比特位后,判断所述有效位检测计数器的计数值是否等于预设比特数,是则将所述写寄存器中存储的数据写入OTP,否则控制所述有效位检测数据继续检测所述待写入数据的下一个比特位,并将所述待写入数据中已检测的数据段存储到所述写寄存器内,其中所述预设比特数是一次性写入OTP的有效数据的最大比特数。相对于现有技术,所述写入方法平均提高写入OTP的速度一倍。
Description
技术领域
本发明涉及存储器读写控制的技术领域,尤其涉及一种OTP的写入方法。
背景技术
在集成电路设计中,为了保护芯片中的数据,越来越多的厂商在芯片内部提供了一种特殊的寄存器:OTP 寄存器(One Time Programmable ,一次性编程寄存器)OTP 寄存器是每位信息都是一次性写入,不可重写,掉电不丢失数据,可以反复读出数据。而多数OTP在编程时,通过高压信号将反熔丝结构进行击穿,改变OTP位元的状态,从而进行数据0或1的写入,数据一旦写入该位元将无法再编程,否则将导致位元的损坏。在进行OTP编程时,OTP位元将根据代码的数据值要求进行熔丝,以此存储数据。
如果一次写入过多的有效数据则会有写入失败的可能,所以通常OTP编程时对一次性写入的有效数据的最大比特数有所限制。目前通常的写入方式是简单地将待写入数据分割为多组数据片段,且保证每一组数据片段的比特数不超过一次性写入的有效数据的最大比特数,然后进行OTP写入操作。对于一种确定的OTP而言,基于待写入数据的简单的平均分段处理,不能让每次分段写入的有效数据的比特数等于一次性写入OTP的有效数据的最大比特数,导致分段写入操作次数增加,降低OTP的写入效率。
发明内容
本发明的技术方案提供一种OTP的写入方法,如下:
一种OTP的写入方法,该写入方法由OTP写控制器控制执行,该方法包括以下步骤:步骤1、判断是否存在待写入数据,是则进入步骤2,否则等待写入数据进入所述OTP写控制器;步骤2、根据所述待写入数据的比特数和有效数据,初始化有效位检测数据,同时复位移位计数器,并进入步骤3;其中待写入数据的全部比特数小于或等于有效位检测数据的全部比特数,有效位检测数据中的检测位只有一个比特位,所述检测位用来检测所述待写入数据中的有效数据; 步骤3、复位有效位检测计数器,同时将写寄存器清零,并进入步骤4;步骤4、判断所述有效位检测计数器的计数值是否等于预设比特数,是则进入步骤6,否则进入步骤5;其中,所述预设比特数是一次性写入OTP的有效数据的最大比特数;所述有效位检测计数器用来记录所述待写入数据的中已检测的所述有效数据的比特数;步骤5、控制所述有效位检测数据移位检测所述待写入数据,并将所述待写入数据中已检测的数据段存储到所述写寄存器内;同时使用移位计数器进行计数,当检测到有效数据时使用所述有效位检测计数器进行计数,然后返回步骤4继续进行判断,使得所述待写入数据分成多个数据段;其中,每个数据段中的有效数据的比特数都是所述一次性写入OTP的最大比特数;所述移位计数器用来记录所述有效位检测数据已处理的所述待写入数据的比特数;步骤6、将所述写寄存器中存储的数据写入OTP,并判断所述移位计数器的计数值是否为所述待写入数据的全部比特数,是则返回步骤1,否则返回步骤3;其中,写入OTP的数据是所述待写入数据经过有效数据检测而存储在所述写寄存器中的具有所述最大比特数的有效数据的数据段。
进一步地,所述步骤5中所述控制所述有效位检测数据移位检测的方法包括:将所述有效位检测数据与所述待写入数据进行逻辑位与运算;根据所述有效数据判断所述位与运算结果的全部比特位上是否都为无效数据,是则控制所述有效位检测数据中的所述检测位进行移位,同时控制所述移位计数器进行计数;否则先控制所述有效位检测计数器进行计数,再将所述有效位检测数据中的检测位进行移位,同时控制所述移位计数器进行计数。
进一步地,所述步骤5中将所述待写入数据中已检测的数据段存储到所述写寄存器内的方法包括:控制所述位与运算结果和所述写寄存器内原存储数据作或逻辑运算,并将或逻辑运算结果保存到所述写寄存器内。
进一步地,所述有效数据包括二进制0或二进制1;当所述有效数据为二进制1时,所述有效位检测数据中的检测位为二进制1,而所述待写入数据中的无效数据为二进制0;当所述有效数据为二进制0时,所述有效位检测数据中的检测位也为二进制1,而所述待写入数据中的无效数据为二进制1。
进一步地,所述移位包括所述有效位检测数据中的检测位左移操作或所述有效位检测数据中的检测位右移操作;当在所述有效位检测数据的初始值的最低比特位上设置检测位,而其余的比特位为二进制0时,控制所述有效位检测数据执行左移操作,使得所述检测位每往左移一位则其低位补二进制零;当在所述有效位检测数据的初始值的最高比特位上设置检测位,而其余的比特位为二进制0时,控制所述有效位检测数据执行右移操作,使得所述检测位每往右移一位则其高位补二进制零。
进一步地,当所述有效位检测数据执行左移操作时,所述写寄存器内存储的数据段是对应于所述待写入数据的低位至高位;当所述有效位检测数据执行右移操作时,所述写寄存器内存储的数据段对应于所述待写入数据的高位至低位。
进一步地,所述有效位检测计数器执行的计数操作包括加一计数或减一计数;当所述有效位检测计数器复位得到的计数值设置为0时,控制所述有效位检测计数器执行加一计数操作;当所述有效位检测计数器复位得到的计数值设置为所述预设比特数时,控制所述有效位检测计数器执行减一计数操作。
进一步地,所述移位计数器执行的计数操作包括加一计数或减一计数;当所述移位计数器复位得到的计数值设置为0时,控制所述移位计数器执行加一计数操作;当所述移位计数器复位得到的计数值设置为所述预设比特数时,控制所述移位计数器执行减一计数操作。
进一步地,所述步骤6中还包括,在判断所述移位计数器的计数值之前,需要等待所述写寄存器中存储的数据全部写入OTP内对应的存储区。
相对于现有技术,所述写入方法根据预设比特数将待写入数据动态地分割为相应长度的数据段,使得OTP每次写入的数据段所包含的有效比特位的个数都达到预设比特数,从而平均提高写入OTP的速度一倍。
附图说明
图1为本发明实施例提供一种OTP的写入方法的流程图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明:
本发明实施例提供一种OTP的写入方法,该写入方法由OTP写控制器控制执行,OTP写控制器设置每段数据段写入OTP的有效数据的最大比特数的要求,再通过计数的方式将待写入数据进行动态分段写入OTP对应的存储区,使得写入的每一个数据段中的有效数据都具有满足一次性写入OTP的最大比特数。
在现有技术手段下,设定待写入OTP的数据为32位数据,在基于分段写操作的前提下,OTP控制器配置每次写入数据段的比特数为4比特位,则需要进行8次写操才能将待写入数据完全写入OTP相应的存储区内,而每次写入操作需要等待很长时间,使得整个OTP写入操作的效率不高。本发明实施例提供的所述写入方法减小写入OTP的次数,其步骤主要包括:
一种OTP的写入方法,该写入方法由OTP写控制器控制执行,该方法包括以下步骤:
步骤1、判断是否存在待写入数据,是则进入步骤2,否则等待写入数据进入所述OTP写控制器。
步骤2、根据所述待写入数据的比特数和有效数据,初始化有效位检测数据,同时复位移位计数器,并进入步骤3;其中待写入数据的全部比特数小于或等于有效位检测数据的全部比特数,有效位检测数据中的检测位只有一个比特位,所述检测位用来检测所述待写入数据中的有效数据。
步骤3、复位有效位检测计数器,同时将写寄存器清零,并进入步骤4。
步骤4、判断所述有效位检测计数器的计数值是否等于预设比特数,是则进入步骤6,否则进入步骤5;其中,所述预设比特数是一次性写入OTP的有效数据的最大比特数;所述有效位检测计数器用来记录所述待写入数据的中已检测的所述有效数据的比特数。
步骤5、控制所述有效位检测数据移位检测所述待写入数据,并将所述待写入数据中已检测的数据段存储到所述写寄存器内;同时使用移位计数器进行计数,当检测到有效数据时使用所述有效位检测计数器进行计数,然后返回步骤4继续进行判断,使得所述待写入数据分成多个数据段;其中,每个数据段中的有效数据的比特数都是所述一次性写入OTP的最大比特数;所述移位计数器用来记录所述有效位检测数据已处理的所述待写入数据的比特数。
步骤6、将所述写寄存器中存储的数据写入OTP,并判断所述移位计数器的计数值是否为所述待写入数据的全部比特数,是则返回步骤1,否则返回步骤3;其中,写入OTP的数据是所述待写入数据经过有效数据检测而存储在所述写寄存器中的具有所述最大比特数的有效数据的数据段。
在本发明实施例中,设定所述待写入数据为32位数据32'h78563412,每次分得的数据段中写入的有效数据的最大比特数为4比特位。具体实施说明如下,如图1所示:
步骤S101:OTP控制器复位回到初始状态。
步骤S102(对应所述步骤1):OTP控制器判断是否存在待写入数据,即是否有数据需要写入OTP控制器,是则进入步骤S103(对应所述步骤2);否则停留在步骤S102(对应所述步骤1),等所述待写入数据进入所述OTP写控制器。在本发明实施例中将所述待写入数据32'h78563412保存在临时寄存器中。
步骤S103(对应所述步骤2):根据所述待写入数据的比特数和有效数据,初始化有效位检测数据,同时复位移位计数器,并进入步骤S104(对应所述步骤3);其中,待写入数据的比特数小于或等于有效位检测数据的比特数,则有效位检测数据的比特数可设置为32比特位、64比特位或更大的比特数;有效位检测数据中的检测位只有一个比特位,所述检测位用来检测所述待写入数据中的有效数据。
具体地,所述有效数据包括二进制0或二进制1;当所述有效数据为二进制1时,所述有效位检测数据中的检测位为二进制1,而无效数据为二进制0;当所述有效数据为二进制0时,所述有效位检测数据中的检测位也为二进制1,而无效数据为二进制1。所述有效数据的设置分别有两种实施方式,且其设置的数值都等效地适用于所述写入方法中对所述待写入数据中的所述有效数据的判断。不管所述有效数据是二进制0还是二进制1,都能按照所述步骤5中方法来控制所述有效位检测数据移位检测所述待写入数据,只是所述有效数据与所述无效数据的设置二进制数值是相反,故在本发明实施例中,所述有效位检测数据中的检测位选择为二进制1。
进一步地,当在所述有效位检测数据的初始值的最低比特位上设置检测位,而其余的比特位为二进制0时,所述有效位检测数据执行左移操作,使得所述检测位每往左移一位则其低位补上二进制零;当在所述有效位检测数据的初始值的最高比特位上设置检测位,而其余的比特位为二进制0时,所述有效位检测数据执行右移操作,使得所述检测位每往右移一位则其高位补上二进制零。所述有效位检测数据的初始值的设置分别有两种实施方式,且其设置的数值都适用于所述写入方法。所述有效位检测数据的初始值不管是在最低比特位上设置检测位还是在最高比特位上设置检测位,都能按照所述步骤5中方法来控制所述有效位检测数据移位检测所述待写入数据,只是移位方向相反,故在本发明实施例中,所述有效位检测数据的初始值选择在最高位设置检测位。
故在本发明实施例下,所述步骤S103中,所述有效数据设置为二进制1,则所述有效位检测数据中的检测位设置为二进制1,同时在所述有效位检测数据的初始值的最高比特位上设置检测位,而其余的比特位设置为二进制0。故在本发明实施例中,所述有效位检测数据的初始值设置为32'h80000000,同时复位移位计数器,其中,移位计数器用来计数所述待写入数据中被所述有效位检测数据已处理的比特数。
具体地,所述移位计数器执行的计数操作包括加一计数或减一计数;当所述移位计数器复位得到的计数值设置为0时,所述移位计数器执行加一计数操作;当所述移位计数器复位得到的计数值设置为所述预设比特数时,所述移位计数器执行减一计数操作。由于所述移位计数器的两种实施方式下所述移位计数器都能用来记录所述有效位检测数据已处理的所述待写入数据的比特数。故在本发明实施例下,所述移位计数器复位得到的计数值设置为0,使得所述移位计数器的初始值易于设置。
步骤S104(对应所述步骤3): 复位有效位检测计数器,同时将写寄存器清零,并进入步骤S105 (对应所述步骤4)中。其中,所述有效位检测计数器用于计数所述待写入数据中所包含的有效数据的比特数。
具体地,所述有效位检测计数器执行的计数操作包括加一计数或减一计数;当所述有效位检测计数器复位得到的计数值设置为0时,所述有效位检测计数器执行加一计数操作;当所述有效位检测计数器复位得到的计数值设置为所述预设比特数时,所述有效位检测计数器执行减一计数操作。由于所述有效位检测计数器的两种实施方式下所述有效位检测计数器都能用来记录所述待写入数据的中已检测的所述有效数据的比特数。,故在本发明实施例下,所述有效位检测计数器复位得到的计数值设置为0,使得所述有效位检测计数器的初始值易于设置。
步骤S105(对应所述步骤4): 判断所述有效位检测计数器的计数值是否等于预设比特数,是则进入步骤S110,否则进入步骤S106;其中所述预设比特数是一次性写入OTP的有效数据的最大比特数,在本发明实施例中预设比特数的数值设置为4。
步骤S106(对应所述步骤5):控制所述有效位检测数据与所述待写入数据进行逻辑位与运算,实际上是所述有效位检测数据中所述检测位与所述待写入数据对应比特位上的数据通过逻辑位与运算来检测所述有效数据,再将与运算结果通过与所述写寄存器内原有的数据进行或逻辑运算,从而将所述待写入数据所对应的检测比特位上的数据存储到所述写寄存器内,然后进入步骤S107。
具体地,当所述有效位检测数据执行左移操作时,所述写寄存器内存储的数据段是对应于所述待写入数据的低位至高位;当所述有效位检测数据执行右移操作时,所述写寄存器内存储的数据段对应于所述待写入数据的高位至低位。在本发明实施例中,由于所述有效位检测数据的初始值选择在最高位设置检测位,对应地对所述有效位检测数据执行右移操作。
步骤S107(对应所述步骤5):根据预设的有效数据判断所述位与运算结果的全部比特位是否都为无效数据,是则进入步骤S109,否则进入步骤S108。当所述位与运算结果的一个预设比特位上存在所述有效数据,则所述位与运算结果的全部比特位不都是所述无效数据,如果所述检测位在所述有效位检测数据中的预设比特位上,则所述有效数据位于所述待写入数据中的预设比特位上;当所述位与运算结果的全部比特位都是所述无效数据,则如果所述检测位在所述有效位检测数据中的所述预设比特位上,则所述无效数据位于所述待写入数据中的所述预设比特位上。
步骤S108(对应所述步骤5):控制所述有效位检测计数器进行计数,每当所述有效位检测数据通过所述逻辑位与运算检测到所述待写入数据中的所述有效数据时,所述有效位检测计数器相应地进行一次计数。然后进入步骤S109。
步骤S109(对应所述步骤5):控制所述有效位检测数据进行移位,即控制所述检测位进行移位,从而进行所述待写入数据中下一个比特位上的所述有效数据的检测,同时控制对应的移位计数器进行计数以记录所述待写入数据中已处理的比特数,然后返回步骤S105对所述有效位检测计数器的计数值进行判断,以实现对所述待写入数据中已处理的数据进行分段写入OTP。
步骤S110(对应所述步骤6):当步骤S105判断得出所述有效位检测计数器的计数值等于所述预设比特数时,即所述待写入数据中所包含的有效数据的比特数等于所述预设比特数,则将所述写寄存器内存储的数据写入OTP相应的存储区内。
需要说明的是,步骤S110还包括在判断所述移位计数器的计数值之前,需要等待所述写寄存器中当前存储的数据段全部写入OTP内对应的存储区后,进入步骤S111。
步骤S111(对应所述步骤6):判断所述移位计数器的计数值是否为所述待写入数据的全部比特数,即通过移位计数器的计数值来判断所述有效位检测数据是否移位检测完所述待写入数据的全部比特位,是则返回步骤S102对新进入所述OTP控制器的写入数据进行上述不定长的分段写操作,否则返回步骤S104复位有效位检测计数器,同时将写寄存器清零,从而继续对所述待写入数据中未进行有效数据检测的比特位进行移位检测处理。
为了使本发明的目的、技术方案和优点更加清楚,下面结合具体的32位数据的实施例对本发明作进一步地详细描述。
在本发明实施例中,在移位前,所述有效位检测数据的初始值设置为32'h80000000,所述控制所述有效位检测数据移位检测的方法包括:所述有效位检测数据32'h80000000与所述待写入数据32'h78563412做逻辑位与运算,即可实现对所述待写入数据32'h78563412的最高比特位进行检测。在本发明实施例中,所述有效位检测数据32'h80000000与所述待写入数据32'h78563412的逻辑位与运算结果为32'h00000000。本发明实施例中所述待写入数据32'h78563412中的所述有效数据为二进制1,所述待写入数据32'h78563412中的所述无效数据为二进制0,所以,根据所述有效数据得出所述位与运算结果的所有比特位上都为无效数据。又由于所述有效位检测数据32'h80000000的检测位为二进制1,且该检测位在所述有效位检测数据的最高比特位上,故所述待写入数据32'h78563412的最高比特位上为无效数据,同时所述位与运算结果通过和所述写寄存器内原存储数据作或逻辑运算,从而将所述待写入数据32'h78563412的最高比特位的数据保存在所述写寄存器内。
在本发明实施例中,所述有效位检测数据的初始值32'h80000000的最高比特位上设置检测位二进制1,则控制所述有效位检测数据32'h80000000执行右移一位,相应地控制所述检测位往右移动一位,然后在高位补上二进制0,从而得到新的所述有效位检测数据32'h40000000,再继续进行所述待写入数据32'h78563412中下一个比特位上的所述有效数据的检测,同时控制所述移位计数器加一计数以记录所述待写入数据32'h78563412中已处理的比特数。
接着控制新的所述有效位检测数据32'h40000000与所述待写入数据32'h78563412做逻辑位与运算,以实现对所述待写入数据32'h78563412的次高比特位进行检测,从而得到下一个新的逻辑位与运算结果为32'h40000000。由于所述检测位在所述有效位检测数据的次高比特位上,故所述待写入数据32'h78563412的次高比特位上为所述有效数据,同时所述位与运算结果通过和所述写寄存器内存储数据作或逻辑运算,将所述待写入数据32'h78563412的次高比特位的数据保存在所述写寄存器内。然后,相应的控制所述有效位检测计数器执行加一计数操作,从而计数所述待写入数据32'h78563412中所包含的有效数据的比特数。
然后新的所述有效位检测数据32'h40000000执行右移一位,相应地控制所述检测位往右移动一位,并在高位补上二进制0,从而进行所述待写入数据32'h78563412中下一个比特位上的所述有效数据的检测,同时控制所述移位计数器加一计数以记录所述待写入数据32'h78563412中已处理的比特数。如此迭代检测所述待写入数据中的所述有效数据,当所述有效位检测计数器的计数值等于4时,将所述写寄存器内存储的数据32'h78000000写入OTP相应的存储区内,对应所述待写入数据32'h78563412的高八位中的4比特位的二进制1,从而完成对所述待写入数据32'h78563412的第一次分割。等待所述写寄存器中存储的所述待写入数据32'h78563412第一次分割得到的数据段全部写入OTP内对应的存储区后,由于所述待写入数据32'h78563412仍有未处理的比特位,故在复位所述有效位检测计数器和清零所述写寄存器的基础上,继续控制所述有效位检测数据完成上述对所述待写入数据中相应的比特位上的所述有效数据进行移位检测。
当所述有效位检测计数器的计数值再一次等于4时,将所述写寄存器内存储的数据32'h00560000写入OTP相应的存储区内,对应所述待写入数据32'h78563412中第23比特位与第16比特位之间的4比特位的二进制1,从而完成所述待写入数据32'h78563412的第二次分割。当所述移位计数器的计数值未达到32时,意味着未处理完所述待写入数据32'h78563412中的32个比特位,则继续进行移位检测。依次类推,对所述待写入数据32'h78563412的第三次分割的数据段为32'h00003410,对所述待写入数据32'h78563412的第四次分割的数据段为32'h00000002,其中第三次分割的数据段和第四次分割的数据段的长度不同,且与和第一次分割的长度和第二次分割的长度都不同。而在现有技术手段下,对32比特位的所述待写入数据32'h78563412平均分段则需要写入8次,相对而言OTP每次写入需要等待很长的时间,故在本发明实施例中所述待写入数据32'h78563412移位检测处理后分段写入OTP的次数只需4次,写入OTP的速度平均提高1倍。
需要说明的是,本发明实施例中判断所述待写入数据是否全部都已经写入OTP,需要判断所述移位计数器的计数值是否等于32,是则说明所述待写入数据32'h78563412已经全部处理完且分段写入完毕,相应的所述有效位检测数据已往右移至其最低位上,以完成对所述待写入数据的有效数据的处理。所述有效位检测数据的初始值中所述检测位的数值及其所在的比特位置不影响所述写入方法的写入OTP的速度。
显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用于通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。
以上实施例仅为充分公开而非限制本发明,凡基于本发明的创作主旨、未经创造性劳动的等效技术特征的替换,应当视为本申请揭露的范围。
Claims (9)
1.一种OTP的写入方法,该写入方法由OTP写控制器控制执行,其特征在于,该方法包括以下步骤:
步骤1、判断是否存在待写入数据,是则进入步骤2,否则等待写入数据进入所述OTP写控制器;
步骤2、根据所述待写入数据的比特数和有效数据,初始化有效位检测数据,同时复位移位计数器,并进入步骤3;其中待写入数据的全部比特数小于或等于有效位检测数据的全部比特数,有效位检测数据中的检测位只有一个比特位,所述检测位用来检测所述待写入数据中的有效数据;
步骤3、复位有效位检测计数器,同时将写寄存器清零,并进入步骤4;
步骤4、判断所述有效位检测计数器的计数值是否等于预设比特数,是则进入步骤6,否则进入步骤5;其中,所述预设比特数是一次性写入OTP的有效数据的最大比特数;所述有效位检测计数器用来记录所述待写入数据的中已检测的所述有效数据的比特数;
步骤5、控制所述有效位检测数据移位检测所述待写入数据,并将所述待写入数据中已检测的数据段存储到所述写寄存器内;同时使用移位计数器进行计数,当检测到有效数据时使用所述有效位检测计数器进行计数,然后返回步骤4继续进行判断,使得所述待写入数据分成多个数据段;其中,每个数据段中的有效数据的比特数都是所述一次性写入OTP的最大比特数;所述移位计数器用来记录所述有效位检测数据已处理的所述待写入数据的比特数;
步骤6、将所述写寄存器中存储的数据写入OTP,并判断所述移位计数器的计数值是否为所述待写入数据的全部比特数,是则返回步骤1,否则返回步骤3;其中,写入OTP的数据是所述待写入数据经过有效数据检测而存储在所述写寄存器中的具有所述最大比特数的有效数据的数据段。
2.根据权利要求1所述写入方法,其特征在于,所述步骤5中所述控制所述有效位检测数据移位检测的方法包括:
将所述有效位检测数据与所述待写入数据进行逻辑位与运算;
根据所述有效数据判断所述位与运算结果的全部比特位上是否都为无效数据,是则控制所述有效位检测数据中的所述检测位进行移位,同时控制所述移位计数器进行计数;否则先控制所述有效位检测计数器进行计数,再将所述有效位检测数据中的检测位进行移位,同时控制所述移位计数器进行计数。
3.根据权利要求2所述写入方法,其特征在于,所述步骤5中将所述待写入数据中已检测的数据段存储到所述写寄存器内的方法包括:控制所述位与运算结果和所述写寄存器内原存储数据作或逻辑运算,并将或逻辑运算结果保存到所述写寄存器内。
4.根据权利要求2所述写入方法,其特征在于,所述有效数据包括二进制0或二进制1;
当所述有效数据为二进制1时,所述有效位检测数据中的检测位为二进制1,而所述待写入数据中的无效数据为二进制0;
当所述有效数据为二进制0时,所述有效位检测数据中的检测位也为二进制1,而所述待写入数据中的无效数据为二进制1。
5.根据权利要求4所述写入方法,其特征在于,所述移位包括所述有效位检测数据中的检测位左移操作或所述有效位检测数据中的检测位右移操作;
当在所述有效位检测数据的初始值的最低比特位上设置检测位,而其余的比特位为二进制0时,控制所述有效位检测数据执行左移操作,使得所述检测位每往左移一位则其低位补二进制零;
当在所述有效位检测数据的初始值的最高比特位上设置检测位,而其余的比特位为二进制0时,控制所述有效位检测数据执行右移操作,使得所述检测位每往右移一位则其高位补二进制零。
6.根据权利要求5所述写入方法,其特征在于,当所述有效位检测数据执行左移操作时,所述写寄存器内存储的数据段是对应于所述待写入数据的低位至高位;
当所述有效位检测数据执行右移操作时,所述写寄存器内存储的数据段对应于所述待写入数据的高位至低位。
7.根据权利要求1和权利要求2任一项所述写入方法,其特征在于,所述有效位检测计数器执行的计数操作包括加一计数或减一计数;
当所述有效位检测计数器复位得到的计数值设置为0时,控制所述有效位检测计数器执行加一计数操作;
当所述有效位检测计数器复位得到的计数值设置为所述预设比特数时,控制所述有效位检测计数器执行减一计数操作。
8.根据权利要求1和权利要求2任一项所述写入方法,其特征在于,所述移位计数器执行的计数操作包括加一计数或减一计数;
当所述移位计数器复位得到的计数值设置为0时,控制所述移位计数器执行加一计数操作;
当所述移位计数器复位得到的计数值设置为所述预设比特数时,控制所述移位计数器执行减一计数操作。
9.根据权利要求1所述写入方法,其特征在于,所述步骤6中还包括,在判断所述移位计数器的计数值之前,需要等待所述写寄存器中存储的数据全部写入OTP内对应的存储区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810994285.3A CN109273041B (zh) | 2018-08-29 | 2018-08-29 | 一种otp的写入方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810994285.3A CN109273041B (zh) | 2018-08-29 | 2018-08-29 | 一种otp的写入方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109273041A true CN109273041A (zh) | 2019-01-25 |
CN109273041B CN109273041B (zh) | 2020-09-01 |
Family
ID=65155008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810994285.3A Active CN109273041B (zh) | 2018-08-29 | 2018-08-29 | 一种otp的写入方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109273041B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109902035A (zh) * | 2019-02-03 | 2019-06-18 | 成都皮兆永存科技有限公司 | 复合存储器 |
CN112188203A (zh) * | 2020-09-11 | 2021-01-05 | 烽火通信科技股份有限公司 | 一种高速数据流的快速定帧方法及系统 |
CN113255277A (zh) * | 2021-05-21 | 2021-08-13 | 珠海市一微半导体有限公司 | 一种otp控制器、集成电路及其控制方法 |
CN113255287A (zh) * | 2021-05-21 | 2021-08-13 | 珠海市一微半导体有限公司 | 一种基于ral的otp寄存器验证方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007293576A (ja) * | 2006-04-25 | 2007-11-08 | Megachips Lsi Solutions Inc | 情報処理システム、データ書き込み方法、情報処理装置およびメモリ |
CN101542447A (zh) * | 2006-12-15 | 2009-09-23 | 松下电器产业株式会社 | 一次写入记录装置 |
CN102508732A (zh) * | 2011-10-25 | 2012-06-20 | 深圳芯邦科技股份有限公司 | 改善一次性可编程存储器使用性能的方法及装置 |
US20140071726A1 (en) * | 2012-09-10 | 2014-03-13 | Shine C. Chung | OTP Memories Functioning as an MTP Memory |
-
2018
- 2018-08-29 CN CN201810994285.3A patent/CN109273041B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007293576A (ja) * | 2006-04-25 | 2007-11-08 | Megachips Lsi Solutions Inc | 情報処理システム、データ書き込み方法、情報処理装置およびメモリ |
CN101542447A (zh) * | 2006-12-15 | 2009-09-23 | 松下电器产业株式会社 | 一次写入记录装置 |
CN102508732A (zh) * | 2011-10-25 | 2012-06-20 | 深圳芯邦科技股份有限公司 | 改善一次性可编程存储器使用性能的方法及装置 |
US20140071726A1 (en) * | 2012-09-10 | 2014-03-13 | Shine C. Chung | OTP Memories Functioning as an MTP Memory |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109902035A (zh) * | 2019-02-03 | 2019-06-18 | 成都皮兆永存科技有限公司 | 复合存储器 |
CN109902035B (zh) * | 2019-02-03 | 2023-10-31 | 成都皮兆永存科技有限公司 | 复合存储器 |
CN112188203A (zh) * | 2020-09-11 | 2021-01-05 | 烽火通信科技股份有限公司 | 一种高速数据流的快速定帧方法及系统 |
CN113255277A (zh) * | 2021-05-21 | 2021-08-13 | 珠海市一微半导体有限公司 | 一种otp控制器、集成电路及其控制方法 |
CN113255287A (zh) * | 2021-05-21 | 2021-08-13 | 珠海市一微半导体有限公司 | 一种基于ral的otp寄存器验证方法 |
CN113255287B (zh) * | 2021-05-21 | 2023-03-14 | 珠海一微半导体股份有限公司 | 一种基于ral的otp寄存器验证方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109273041B (zh) | 2020-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109273041A (zh) | 一种otp的写入方法 | |
CN109791794B (zh) | 具有后台参考定位和局部参考定位的方法和装置 | |
US6212112B1 (en) | Method to verify the integrity of the decoding circuits of a memory | |
CN100437827C (zh) | 每单元使用多个状态位以处理写操作期间的电源故障 | |
CN104584135B (zh) | 采用目标读擦洗算法的闪存 | |
KR100611825B1 (ko) | 프로그래밍 방법 및 장치 | |
CN108962314B (zh) | 具有动态允许位写入逻辑的存储器及方法 | |
US11621050B2 (en) | Semiconductor memory devices and repair methods of the semiconductor memory devices | |
US20220122677A1 (en) | Programming A Memory Device | |
CN109426441A (zh) | 数据储存装置以及其操作方法 | |
CN112420115A (zh) | 一种动态随机存取存储器的故障检测方法 | |
US7707380B2 (en) | Memories, method of storing data in memory and method of determining memory cell sector quality | |
CN112000536A (zh) | 一种内存检测方法、系统及相关设备 | |
CN105825884B (zh) | 存储器操作方法及相关的存储器装置 | |
US20170154681A1 (en) | Memory control method and apparatus | |
CN107766174A (zh) | 电子控制装置及其信息存储方法 | |
CN1695206A (zh) | 检测对持久存储器写错的方法与装置 | |
US5774646A (en) | Method for detecting faulty elements of a redundancy semiconductor memory | |
CN109804356A (zh) | 自动学习对数似然比 | |
CN115470052B (zh) | 存储芯片的坏块检测方法、检测装置及存储介质 | |
CN114464242B (zh) | 一种ddr测试方法、装置、控制器及存储介质 | |
US6282622B1 (en) | System, method, and program for detecting and assuring DRAM arrays | |
US6714040B1 (en) | Automated boundary-scan chain composition method using a device database and access mechanism for storing and retrieving situation-dependent operation options | |
EP0469705B1 (en) | High speed testing for programmable logic devices | |
CN108572786A (zh) | 避免读取扰动的数据搬移方法以及使用该方法的装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 519000 2706, No. 3000, Huandao East Road, Hengqin new area, Zhuhai, Guangdong Patentee after: Zhuhai Yiwei Semiconductor Co.,Ltd. Country or region after: China Address before: Room 105-514, No.6 Baohua Road, Hengqin New District, Zhuhai City, Guangdong Province Patentee before: AMICRO SEMICONDUCTOR Co.,Ltd. Country or region before: China |