CN109243650A - 基于fpga的具有组态功能的核电站安全级仪控系统及方法 - Google Patents
基于fpga的具有组态功能的核电站安全级仪控系统及方法 Download PDFInfo
- Publication number
- CN109243650A CN109243650A CN201811233586.0A CN201811233586A CN109243650A CN 109243650 A CN109243650 A CN 109243650A CN 201811233586 A CN201811233586 A CN 201811233586A CN 109243650 A CN109243650 A CN 109243650A
- Authority
- CN
- China
- Prior art keywords
- data
- module
- configuration
- function
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000010586 diagram Methods 0.000 claims abstract description 26
- 230000006870 function Effects 0.000 claims description 106
- 238000013500 data storage Methods 0.000 claims description 41
- 238000004891 communication Methods 0.000 claims description 32
- 210000000352 storage cell Anatomy 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000003993 interaction Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 claims description 6
- 238000012937 correction Methods 0.000 claims description 6
- 238000009432 framing Methods 0.000 claims description 5
- 230000000454 anti-cipatory effect Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000000153 supplemental effect Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 14
- 238000012360 testing method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
- G21D—NUCLEAR POWER PLANT
- G21D3/00—Control of nuclear power plant
- G21D3/001—Computer implemented control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
Abstract
本公开提出一种基于FPGA的具有组态功能的核电站安全级仪控系统及方法,该核电站安全级仪控系统包括FPGA主控芯片,该FPGA主控芯片包括:Block‑RAM模块,用于存储数据,该数据包括由DCS功能图转化的组态化数据;基本应用功能模块,用于执行DCS功能图上的功能;以及主控逻辑模块,用于从所述Block‑RAM模块中调取数据,并控制所述基本应用功能模块利用所述数据执行DCS功能图上的功能。本公开基于FPGA的具有组态功能的核电站安全级仪控系统及方法,大大提高了工程项目的开发速度,降低了工作人员的技术门槛,提高了项目执行的准确性,减少了人因错误。
Description
技术领域
本公开数字化仪控技术领域,尤其涉及一种基于可编程门阵列(FPGA)的具有组态功能的核电站安全级仪控系统及方法。
背景技术
FPGA技术打破了顺序执行的模式,可以在硬件上并行地处理更多的逻辑,处理大规模复杂逻辑的速度远快于CPU等微处理器技术。在硬件接口(输入和输出引脚)上,提供了大量的可编程引脚,响应时间快速,且可以根据用户需求进行专业化的设计。FPGA电路是真正的硬件运行过程,CPU处理器的操作系统和应用软件运行过程中,多进程、多任务共享内存、寄存器、运算器、控制器等硬件资源,按时间片划分交叉执行。FPGA不使用操作系统,拥有真正的并行执行和专注于每一项任务的确定性硬件,提高了系统的稳定性。FPGA技术更容易被验证和测试,CPU处理器的操作系统和应用软件很多代码对应用者不公开,只能做黑盒测试,不能做白盒测试。
随着核电站对安全的要求越来越高,FPGA技术在核电站安全仪控系统领域应用越来越广泛。甚至已经出现了完全采用FPGA技术替代微处理器的仪控系统。虽然FPGA技术在可靠性、便于验证、安全性上比CPU技术更好,但是在人机交互方面,还是其弱项。
基于CPU技术的核电站安全级仪控系统的组态方案是一套成熟的方案,但是市场上还没有发现有基于FPGA技术的仪控系统的组态方案。
发明内容
(一)要解决的技术问题
本公开提供了一种基于FPGA的具有组态功能的核电站安全级仪控系统及方法,以至少部分解决以上所存在的技术问题。
(二)技术方案
根据本公开的一个方面,提供了一种基于FPGA的具有组态功能的核电站安全级仪控系统,该核电站安全级仪控系统包括FPGA主控芯片,该FPGA主控芯片包括:
Block-RAM模块,用于存储数据,该数据包括由DCS功能图转化的组态化数据;
基本应用功能模块,用于执行DCS功能图上的功能;以及
主控逻辑模块,用于从所述Block-RAM模块中调取数据,并控制所述基本应用功能模块利用所述数据执行DCS功能图上的功能。
在一些实施例中,所述Block-RAM模块包括:
功能数据存储单元,用于存储功能数据,该功能数据包括待调取的基本应用功能模块的ID信息及调取顺序信息;
配置参数数据存储单元,用于存储配置参数数据;
显示数据存储单元,用于存储显示数据;以及
人机界面软操作命令数据存储单元,用于存储人机界面软操作命令数据。
在一些实施例中,所述功能数据存储单元、配置参数数据存储单元、显示数据存储单元及人机界面软操作命令数据存储单元存储的数据为由DCS功能图转化的组态化数据。
在一些实施例中,所述Block-RAM模块还包括:功能信号数据存储单元和基本应用功能模块中间运算结果存储单元;其中,所述功能信号数据存储单元用于存储功能信号数据,该功能信号数据包括:报警信号数据、显示信号数据及系统是否正常运行信号数据。
在一些实施例中,所述基本应用功能模块包括:
基本逻辑运算单元,用于根据配置参数实现相应的逻辑运算,包括与、或、非、异或、同或运算;
基本数学运算单元,用于根据配置参数实现相应的数学运算,包括加、减、乘、除、数值比较运算;以及
复杂数学运算单元,用于根据配置参数实现相应的复杂数学运算,包括指数、对数、开方、查找表运算。
在一些实施例中,所述基本应用功能模块还包括:
传递函数单元,用于根据配置参数进行一阶滤波、微分、超前校正、滞后校正、超前-滞后校正传递函数控制;
IO处理单元,用于将IO输入数据存储到相应的内存地址,及将相应的内存数据输出到IO通道;
背板通信处理单元,用于将背板通信输入数据存储到相应的内存地址,将相应的内存数据输出到背板通信通道;
软操作处理单元,用于将软操作命令数据存储单元的数据存储到相应的运算内存地址;以及
延时操作单元,用于进行延时开、延时关、取脉冲操作。
在一些实施例中,所述功能数据存储单元用于存储组态化的功能数据,该组态化的功能数据的包结构包括:两个字节帧头FFBC、基本应用功能模块的ID号、一个保留字节0x00、输入数据地址列表;其中,每个输入数据地址为4个字节长度,输入数据的数量由基本应用功能模块的类型和配置参数决定;
所述配置参数数据存储单元用于存储组态化的配置参数数据,该配置参数的字节长度由基本应用功能模块的类型决定;
所述显示数据存储单元用于存储组态化的显示数据,该组态化的显示数据的包结构包括:显示数据在内存中的地址,每个地址采用两个字节表示;
所述人机界面软操作命令数据存储单元用于存储组态化的人机界面软操作命令数据,该组态化的人机界面软操作命令数据的包结构包括:软操作命令的内存地址,每个软操作命令地址采用两个字节表示。
在一些实施例中,所述的系统,还包括:内存控制模块、机箱外串行通信控制模块、机箱内背板通信控制模块、模拟量/数字量/脉冲量输入输出寄存器、模拟量/数字量/脉冲量输入输出控制模块及复选模块;其中
所述内存控制模块用于仲裁主控逻辑模块、机箱外串行通信控制模块、及机箱内背板通信控制模块的读写请求,并对FPGA主控芯片内部Block-RAM进行读写操作;
所述机箱外串行通信控制模块用于对外部通信输入帧进行解包、并将其存储到Block-RAM模块中,同时对需要发送到外部的数据,先将其从Block-RAM模块中取出,再打包成帧,然后发送外部硬件接口;
所述机箱内背板通信控制模块用于对机箱内板卡通信输入帧进行解包、并将其存储到Block-RAM中,同时对需要发送到机箱内板卡的数据,将其从Block-RAM模块中取出,打包成帧,并发送至外部硬件接口;
所述模拟量/数字量/脉冲量输入输出寄存器用作所述主控逻辑模块与模拟量/数字量/脉冲量输入输出控制模块进行数据交互的数据通道;
所述模拟量/数字量/脉冲量输入输出控制模块用于将外部IO输入读取到寄存器,同时将寄存器的值发送到外部IO输出接口;
所述复选模块用于选择基本应用功能模块,与所述主控逻辑模块进行数据交互。
根据本公开的另一个方面,提供了一种利用所述控制系统执行的控制方法,包括:
主控逻辑模块判断帧头是否为FFBC,若否则保持在初始状态,若是则进入下一步;
主控逻辑模块从Block-RAM模块中读取功能数据和配置参数;
主控逻辑模块读取输入数据,将输入数据发送给与所述功能数据中的模块ID相对应的基本应用功能模块;
基本应用功能模块利用输入数据执行基本应用功能,并将中间结果和功能信号输出。
在一些实施例中,所述的控制方法,还包括;
判断基本应用功能模块运行是否结束,若是,则进入初始状态,否则读取下一个模块ID。
(三)有益效果
从上述技术方案可以看出,本公开基于FPGA的具有组态功能的核电站安全级仪控系统及方法至少具有以下有益效果其中之一:
(1)本公开基于FPGA的具有组态功能的核电站安全级仪控系统,利用FPGA简化了系统结构,系统组成及耦接简单,降低了成本。
(2)本公开基于FPGA的具有组态功能的核电站安全级仪控系统及方法,其适用于基于FPGA技术的核电仪控系统领域,大大提高了工程项目的开发速度,降低了工作人员的技术门槛,提高了项目执行的准确性,减少了人因错误。
(3)本公开使得基于FPGA技术的核电站安全级仪控系统在时间、人力、费用上都有了大大的改善,使其不仅保持了原先的高可靠性、安全性、便于验证的特点,同时在项目执行的快速和项目开发的便利程度上也接近了基于CPU技术的仪控系统。
附图说明
图1依据本公开实施例FPGA主控芯片结构示意图。
图2依据本公开实施例FPGA主控芯片另一结构示意图。
图3依据本公开实施例主控逻辑模块功能运行流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明。
本公开提供一种基于FPGA的具有组态功能的核电站安全级仪控系统及方法,在FPGA主控芯片中用组态的方式实现用户逻辑。
所述基于FPGA的具有组态功能的核电站安全级仪控系统,该核电站安全级仪控系统的功能逻辑由FPGA实现,该FPGA包括:Block-RAM模块,用于存储数据,该数据包括由DCS功能图转化的组态化数据;基本应用功能模块,用于执行DCS功能图上的功能;以及主控逻辑模块,用于从所述Block-RAM模块中调取数据,并控制所述基本应用功能模块利用所述数据执行DCS功能图上的功能,如图1所示。
本公开将核电站安全仪控系统基本应用功能模块化,在FPGA编写全部基本应用功能模块。通过定义组态数据的包格式,DCS功能图转化为组态数据,并通过以太网传给DCS系统;上位机将DCS功能图转为组态数据的过程可不包括在本公开范围内,上位机只需按本公开规定的包格式将组态数据打包,发送给仪控系统。其中,组态数据包包括:功能数据包,配置参数数据包,显示数据数据包,人机界面软操作命令数据包。所述功能数据包包含基本应用功能模块ID、调取顺序以及基本应用功能模块输入数据的地址,其存储在功能数据存储单元;配置参数数据包包含相应的基本应用功能模块的配置参数:基本应用功能模块具体执行的运算类型或控制类型信息等,例如是进行与运算还是或运算,是进行滞后校正控制还是超前校正控制等信息,其存储在配置参数数据存储单元,显示数据数据包包含哪些信号是需要送到人机监测画面去显示的,其存储在显示数据存储单元,人机界面软操作操作命令数据包包含人机界面软操作命令的地址,其存储在软操作命令数据存储单元。
所述FPGA主控芯片内部逻辑从功能数据包,配置参数数据包,显示数据数据包,人机界面软操作命令数据包调取相应的组态数据,并调用相关的基本应用功能模块,执行DCS功能图上的功能。
以下结合附图对本公开的实施例作进一步详细描述。
一、FPGA主控芯片结构
如图2所示,本公开FPGA主控芯片结构包括:Block-RAM模块,内存控制模块,机箱外串行通信控制模块,机箱内背板通信控制模块,模拟量/数字量/脉冲量输入输出寄存器,模拟量/数字量/脉冲量输入输出控制模块,复选模块,基本应用功能模块,及主控逻辑模块。
具体的,Block-RAM模块包括6个单元,分别为功能数据存储单元(功能数据地址区)、配置参数数据存储单元(配置参数数据地址区)、显示数据存储单元(显示数据地址区)、人机界面软操作命令数据存储单元(人机界面软操作命令数据地址区)、功能信号数据存储单元(功能信号数据地址区)、及基本应用功能模块中间运算结果存储单元(基本应用功能模块中间运算结果地址区)。其中,前4个单元存储的是组态数据,第5个单元存储功能信号,第6个单元存储基本应用功能模块中间运算结果。所述功能信号数据存储单元用于存储功能信号数据,该功能信号数据包括:报警信号数据、显示信号数据及系统是否正常运行信号数据。
当然,根据数据存储需要,Block-RAM模块还可以包括更多个存储单元。
内存控制模块,用于仲裁主控逻辑模块、机箱外串行通信控制模块、及机箱内背板通信控制模块的读写请求,并对FPGA主控芯片内部Block-RAM模块进行读写操作。
机箱外串行通信控制模块,用于对外部通信输入帧进行解包、并将其存储到Block-RAM模块中,同时对需要发送到外部的数据,先将其从Block-RAM模块中取出,再打包成帧,然后发送外部硬件接口。
机箱内背板通信控制模块,用于对机箱内其他板卡通信输入帧进行解包、并将其存储到Block-RAM模块中,同时对需要发送到机箱内其他板卡的数据,先将其从Block-RAM模块中取出,再打包成帧,然后发送外部硬件接口。
模拟量/数字量/脉冲量输入输出寄存器,用作所述主控逻辑模块与模拟量/数字量/脉冲量输入输出控制模块进行数据交互的数据通道。
模拟量/数字量/脉冲量输入输出控制模块,用于将外部IO输入读取到寄存器,同时将寄存器的值发送到外部IO输出接口。
复选模块,用于选择基本应用功能模块与主控逻辑模块进行数据交互;
基本应用功能模块,用于执行核电厂常用的基本应用功能,本公开通过基本应用功能模块使核电厂常用的基本应用功能在FPGA主控芯片内模块化。
主控逻辑模块,用于从Block-RAM中调取相应数据,并调用相应基本应用功能模块,完成DCS功能图上的功能。
二、基本应用功能模块:利用基本应用功能模块将核电站基本应用功能模块化,在FPGA编写全部基本应用功能模块。
所述基本应用功能模块包括:基本逻辑运算单元、基本数学运算单元、复杂数学运算单元、传递函数单元、IO处理单元、背板通信处理单元、软操作处理单元、延时操作单元。
具体的,所述基本逻辑运算模块用于根据配置参数实现相应的逻辑运算,包括与、或、非、异或、同或运算。
所述基本数学运算模块用于根据配置参数实现相应的数学运算,包括加、减、乘、除、数值比较运算。
所述复杂数学运算模块用于根据配置参数实现相应的复杂数学运算,包括指数、对数、开方、查找表等复杂数学运算。
所述传递函数模块用于进行一阶滤波、微分、超前校正、滞后校正、超前-滞后校正等传递函数控制,根据配置参数实现相应的控制功能。
所述IO处理模块用于将IO输入数据存储到相应的内存地址,将相应的内存数据输出到IO通道。
所述背板通信处理模块用于将背板通信输入数据存储到相应的内存地址,将相应的内存数据输出到背板通信通道。
所述软操作处理模块用于将软操作存储单元的数据存放到相应的运算内存地址。
所述延时操作模块用于进行延时开、延时关、取脉冲等操作。
当然,根据核电站基本应用功能情况,所述基本应用功能模块还可以包括其他的单元。
三、组态数据:将DCS功能图转化为组态数据包。
本公开将DCS功能图中功能数据、配置参数数据、显示数据存储单元、人机界面软操作命令数据转化为组态数据。
如表1所示,功能数据包:首先是两个字节帧头FFBC,然后是基本应用功能模块的ID号,然后是一个保留字节0x00,然后依次是输入数据地址列表,每个输入数据地址4个字节长度,输入数据的数量由基本应用功能模块的类型和配置参数决定;
表1.组态数据——功能数据的包结构
偏移地址 | 数据 | 涵义 |
0 | BC | 帕头标示1 |
1 | FF | 帕头标示2 |
2 | XX | 模块ID(0~7) |
3 | 00 | 保留值 |
4~7 | XX | 模块输入数据1地址 |
8~11 | XX | 模块输入数据2地址 |
… | … | … |
注:输入数据的数量由模块类型以及配置参数决定
如表2所示,配置参数数据包:配置参数的字节长度由基本应用功能模块的类型决定。
表2.组态数据——配置参数的包结构
偏移地址 | 数据 | 涵义 |
0~x1-1 | XX | 配置参数1地址 |
x1~x2-1 | XX | 配置参数2地址 |
x2~x3-1 | XX | 配置参数3地址 |
x3~x4-1 | XX | 配置参数4地址 |
x4~x5-1 | XX | 配置参数5地址 |
x5~x6-1 | XX | 配置参数6地址 |
… | … | … |
注:每个配置参数的长度出模块类型决定,配置参数的数量由DCS功能图决定。
如表3所示,显示数据数据包:显示数据数据包里面是显示数据在内存中的地址,每个地址用两个字节表示,显示数据数据包依次是各个显示数据的内存地址。
表3.组态数据——显示数据的包结构
偏移地址 | 数据 | 涵义 |
0~1 | XX XX | 显示数据1地址 |
2~3 | XX XX | 显示数据2地址 |
4~5 | XX XX | 显示数据3地址 |
6~7 | XX XX | 显示数据4地址 |
8~9 | XX XX | 显示数据5地址 |
10~11 | XX XX | 显示数据6地址 |
… | … | … |
注:显示数据的数量由DCS功能图决定
如表4所示,人机界面软操作命令数据包:数据包里面是软操作命令的内存地址,每个软操作命令地址用2个字节,数据包依次是各个软操作命令的内存地址;
表4.组态数据——人机界面软操作命令数据的包结构
偏移地址 | 数据 | 涵义 |
0~1 | XX XX | 人机界面软操作命令数据1地址 |
2~3 | XX XX | 人机界面软操作命令数据2地址 |
4~5 | XX XX | 人机界面软操作命令数据3地址 |
6~7 | XX XX | 人机界面软操作命令数据4地址 |
8~9 | XX XX | 人机界面软操作命令数据5地址 |
10~11 | XX XX | 人机界面软操作命令数据6地址 |
… | … | … |
注:人机界面软操作命令数据的数量由DCS功能图决定
四、FPGA主控芯片主控逻辑模块
请结合图3所示,FPGA主控芯片主控逻辑模块启动和运行流程:上电后处于初始状态,然后判断帧头是否为FFBC,判断为否则保持在初始状态,判断为是,则读取模块ID,然后读取模块配置参数,然后读取模块的输入数据并发送给基本应用功能模块,然后启动基本应用功能模块运行,然后读写基本应用功能模块的中间运算结果,然后基本应用功能模块运行结束后将功能信号数据保存到内存,然后判断模块运行是否结束,是则进入初始状态,否则读取下一个模块ID。
至此,已经结合附图对本公开实施例进行了详细描述。依据以上描述,本领域技术人员应当对本公开有了清楚的认识。
需要说明的是,在附图或说明书正文中,未绘示或描述的实现方式,均为所属技术领域中普通技术人员所知的形式,并未进行详细说明。此外,上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式,本领域普通技术人员可对其进行简单地更改或替换。
当然,根据实际需要,本公开方法还包含其他的步骤,由于同本公开的创新之处无关,此处不再赘述。
以上所述的具体实施例,对本公开的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本公开的具体实施例而已,并不用于限制本公开,凡在本公开的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。
Claims (10)
1.一种基于FPGA的具有组态功能的核电站安全级仪控系统,该核电站安全级仪控系统包括FPGA主控芯片,该FPGA主控芯片包括:
Block-RAM模块,用于存储数据,该数据包括由DCS功能图转化的组态化数据;
基本应用功能模块,用于执行DCS功能图上的功能;以及
主控逻辑模块,用于从所述Block-RAM模块中调取数据,并控制所述基本应用功能模块利用所述数据执行DCS功能图上的功能。
2.根据权利要求1所述的系统,其中,所述Block-RAM模块包括:
功能数据存储单元,用于存储功能数据,该功能数据包括待调取的基本应用功能模块的ID信息及调取顺序信息;
配置参数数据存储单元,用于存储配置参数数据;
显示数据存储单元,用于存储显示数据;以及
人机界面软操作命令数据存储单元,用于存储人机界面软操作命令数据。
3.根据权利要求2所述的系统,其中,所述功能数据存储单元、配置参数数据存储单元、显示数据存储单元及人机界面软操作命令数据存储单元存储的数据为由DCS功能图转化的组态化数据。
4.根据权利要求2所述的系统,所述Block-RAM模块还包括:功能信号数据存储单元和基本应用功能模块中间运算结果存储单元;其中,所述功能信号数据存储单元用于存储功能信号数据,该功能信号数据包括:报警信号数据、显示信号数据及系统是否正常运行信号数据。
5.根据权利要求1所述的系统,其中,所述基本应用功能模块包括:
基本逻辑运算单元,用于根据配置参数实现相应的逻辑运算,包括与、或、非、异或、同或运算;
基本数学运算单元,用于根据配置参数实现相应的数学运算,包括加、减、乘、除、数值比较运算;以及
复杂数学运算单元,用于根据配置参数实现相应的复杂数学运算,包括指数、对数、开方、查找表运算。
6.根据权利要求5所述的系统,其中,所述基本应用功能模块还包括:
传递函数单元,用于根据配置参数进行一阶滤波、微分、超前校正、滞后校正、超前-滞后校正传递函数控制;
IO处理单元,用于将IO输入数据存储到相应的内存地址,及将相应的内存数据输出到IO通道;
背板通信处理单元,用于将背板通信输入数据存储到相应的内存地址,将相应的内存数据输出到背板通信通道;
软操作处理单元,用于将软操作命令数据存储单元的数据存储到相应的运算内存地址;以及
延时操作单元,用于进行延时开、延时关、取脉冲操作。
7.根据权利要求2所述的系统,其中,
所述功能数据存储单元用于存储组态化的功能数据,该组态化的功能数据的包结构包括:两个字节帧头FFBC、基本应用功能模块的ID号、一个保留字节0x00、输入数据地址列表;其中,每个输入数据地址为4个字节长度,输入数据的数量由基本应用功能模块的类型和配置参数决定;
所述配置参数数据存储单元用于存储组态化的配置参数数据,该配置参数的字节长度由基本应用功能模块的类型决定;
所述显示数据存储单元用于存储组态化的显示数据,该组态化的显示数据的包结构包括:显示数据在内存中的地址,每个地址采用两个字节表示;
所述人机界面软操作命令数据存储单元用于存储组态化的人机界面软操作命令数据,该组态化的人机界面软操作命令数据的包结构包括:软操作命令的内存地址,每个软操作命令地址采用两个字节表示。
8.根据权利要求1所述的系统,还包括:内存控制模块、机箱外串行通信控制模块、机箱内背板通信控制模块、模拟量/数字量/脉冲量输入输出寄存器、模拟量/数字量/脉冲量输入输出控制模块及复选模块;其中
所述内存控制模块用于仲裁主控逻辑模块、机箱外串行通信控制模块、及机箱内背板通信控制模块的读写请求,并对FPGA主控芯片内部Block-RAM进行读写操作;
所述机箱外串行通信控制模块用于对外部通信输入帧进行解包、并将其存储到Block-RAM模块中,同时对需要发送到外部的数据,先将其从Block-RAM模块中取出,再打包成帧,然后发送外部硬件接口;
所述机箱内背板通信控制模块用于对机箱内板卡通信输入帧进行解包、并将其存储到Block-RAM中,同时对需要发送到机箱内板卡的数据,将其从Block-RAM模块中取出,打包成帧,并发送至外部硬件接口;
所述模拟量/数字量/脉冲量输入输出寄存器用作所述主控逻辑模块与模拟量/数字量/脉冲量输入输出控制模块进行数据交互的数据通道;
所述模拟量/数字量/脉冲量输入输出控制模块用于将外部IO输入读取到寄存器,同时将寄存器的值发送到外部IO输出接口;
所述复选模块用于选择基本应用功能模块,与所述主控逻辑模块进行数据交互。
9.一种利用如权利要求1至8中任一项所述系统执行的控制方法,包括:
主控逻辑模块判断帧头是否为FFBC,若否则保持在初始状态,若是则进入下一步;
主控逻辑模块从Block-RAM模块中读取功能数据和配置参数;
主控逻辑模块读取输入数据,将输入数据发送给与所述功能数据中的模块ID相对应的基本应用功能模块;
基本应用功能模块利用输入数据执行基本应用功能,并将中间结果和功能信号输出。
10.根据权利要求9所述的控制方法,还包括;
判断基本应用功能模块运行是否结束,若是,则进入初始状态,否则读取下一个模块ID。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811233586.0A CN109243650B (zh) | 2018-10-22 | 2018-10-22 | 基于fpga的具有组态功能的核电站安全级仪控系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811233586.0A CN109243650B (zh) | 2018-10-22 | 2018-10-22 | 基于fpga的具有组态功能的核电站安全级仪控系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109243650A true CN109243650A (zh) | 2019-01-18 |
CN109243650B CN109243650B (zh) | 2024-03-19 |
Family
ID=65081195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811233586.0A Active CN109243650B (zh) | 2018-10-22 | 2018-10-22 | 基于fpga的具有组态功能的核电站安全级仪控系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109243650B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112363975A (zh) * | 2020-10-27 | 2021-02-12 | 国核自仪系统工程有限公司 | 组态软件与fpga的交互方法及交互系统 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0473086A1 (en) * | 1990-08-31 | 1992-03-04 | Allen-Bradley Company, Inc. | Processor for a programmable controller |
KR20080013153A (ko) * | 2006-08-07 | 2008-02-13 | 삼창기업 주식회사 | 디지털 원자로 보호 시스템 |
CN102097145A (zh) * | 2010-11-05 | 2011-06-15 | 中广核工程有限公司 | 核电站非安全级平台仪控的系统及方法 |
CN103869801A (zh) * | 2012-12-13 | 2014-06-18 | 中广核工程有限公司 | 核电站仪控逻辑功能块的测试方法和系统 |
CN104966538A (zh) * | 2015-06-02 | 2015-10-07 | 北京广利核系统工程有限公司 | 一种基于fpga技术的核电站仪控系统 |
CN105244065A (zh) * | 2015-09-16 | 2016-01-13 | 北京广利核系统工程有限公司 | 一种基于fpga技术的核电站dcs控制站架构 |
CN106448777A (zh) * | 2016-11-07 | 2017-02-22 | 中国核动力研究设计院 | 一种用于核电厂安全级仪控系统的传输站 |
CN209071004U (zh) * | 2018-10-22 | 2019-07-05 | 国核自仪系统工程有限公司 | 基于fpga的具有组态功能的核电站安全级仪控系统 |
-
2018
- 2018-10-22 CN CN201811233586.0A patent/CN109243650B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0473086A1 (en) * | 1990-08-31 | 1992-03-04 | Allen-Bradley Company, Inc. | Processor for a programmable controller |
KR20080013153A (ko) * | 2006-08-07 | 2008-02-13 | 삼창기업 주식회사 | 디지털 원자로 보호 시스템 |
CN102097145A (zh) * | 2010-11-05 | 2011-06-15 | 中广核工程有限公司 | 核电站非安全级平台仪控的系统及方法 |
CN103869801A (zh) * | 2012-12-13 | 2014-06-18 | 中广核工程有限公司 | 核电站仪控逻辑功能块的测试方法和系统 |
CN104966538A (zh) * | 2015-06-02 | 2015-10-07 | 北京广利核系统工程有限公司 | 一种基于fpga技术的核电站仪控系统 |
CN105244065A (zh) * | 2015-09-16 | 2016-01-13 | 北京广利核系统工程有限公司 | 一种基于fpga技术的核电站dcs控制站架构 |
CN106448777A (zh) * | 2016-11-07 | 2017-02-22 | 中国核动力研究设计院 | 一种用于核电厂安全级仪控系统的传输站 |
CN209071004U (zh) * | 2018-10-22 | 2019-07-05 | 国核自仪系统工程有限公司 | 基于fpga的具有组态功能的核电站安全级仪控系统 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112363975A (zh) * | 2020-10-27 | 2021-02-12 | 国核自仪系统工程有限公司 | 组态软件与fpga的交互方法及交互系统 |
CN112363975B (zh) * | 2020-10-27 | 2024-02-06 | 国核自仪系统工程有限公司 | 组态软件与fpga的交互方法及交互系统 |
Also Published As
Publication number | Publication date |
---|---|
CN109243650B (zh) | 2024-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016090908A1 (zh) | 智能电表嵌入式应用的模拟存储器测试板系统及测试方法 | |
CN102546843B (zh) | 一种通过软件模拟实现多个uart通信接口的方法 | |
CN108737187A (zh) | 一种can总线故障模拟系统及故障模拟方法 | |
CN105911880A (zh) | 卫星姿轨控软件数字闭环测试系统及方法 | |
CN105549901B (zh) | 星载综合化海量数据存储与回放设备 | |
CN103310850A (zh) | 片上网络资源节点存储器的内建自测试结构和自测试方法 | |
CN101206614B (zh) | 仿真特殊功能寄存器的仿真器 | |
CN104765701B (zh) | 数据访问方法及设备 | |
CN209071004U (zh) | 基于fpga的具有组态功能的核电站安全级仪控系统 | |
CN108197699A (zh) | 针对卷积神经网络硬件加速器的调试模块 | |
CN109243650A (zh) | 基于fpga的具有组态功能的核电站安全级仪控系统及方法 | |
CN104714907A (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
CN101706747A (zh) | 一种可编程逻辑的信息处理方法、装置和系统 | |
CN105574810B (zh) | 用于图像系统总线带宽不足的图像实时传输容错方法 | |
CN105550089B (zh) | 一种基于数字电路的fc网络帧头数据错误注入方法 | |
CN117278890A (zh) | 光模块访问方法、装置、系统、电子设备及可读存储介质 | |
CN102110045A (zh) | 实时显示调试信息的仿真器 | |
CN111176926A (zh) | 一种基于双口sram的ip核仿真系统及仿真方法 | |
CN100524323C (zh) | 一种数据缓存单元及其实现方法 | |
CN106547260B (zh) | 仪控系统中的通信方法、仪控系统用通信装置及仪控系统 | |
CN114979030A (zh) | 大规模时间敏感网络异步门控的实现方法和系统 | |
CN107239614A (zh) | 一种外部事件触发断点的芯片仿真方法 | |
CN105912273A (zh) | 一种报文共享储存管理的fpga实现方法 | |
CN107168867A (zh) | 一种实现微控制器芯片的用户debug模式的方法 | |
CN208873368U (zh) | 一种plc实验装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |