CN109240944B - 一种基于可变长缓存行的数据读写方法 - Google Patents

一种基于可变长缓存行的数据读写方法 Download PDF

Info

Publication number
CN109240944B
CN109240944B CN201810931880.2A CN201810931880A CN109240944B CN 109240944 B CN109240944 B CN 109240944B CN 201810931880 A CN201810931880 A CN 201810931880A CN 109240944 B CN109240944 B CN 109240944B
Authority
CN
China
Prior art keywords
data
cache
lookup table
request
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810931880.2A
Other languages
English (en)
Other versions
CN109240944A (zh
Inventor
倪岭
李云鹏
王永流
郑成根
郑金山
邵平平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tiantian Smart Core Semiconductor Co ltd
Original Assignee
Shanghai Tiantian Smart Core Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tiantian Smart Core Semiconductor Co ltd filed Critical Shanghai Tiantian Smart Core Semiconductor Co ltd
Priority to CN201810931880.2A priority Critical patent/CN109240944B/zh
Priority to US16/237,612 priority patent/US20200057722A1/en
Publication of CN109240944A publication Critical patent/CN109240944A/zh
Application granted granted Critical
Publication of CN109240944B publication Critical patent/CN109240944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0886—Variable-length word access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/50—Control mechanisms for virtual memory, cache or TLB
    • G06F2212/502—Control mechanisms for virtual memory, cache or TLB using adaptive policy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种基于可变长缓存行的数据读写方法，查找表来存储每个请求的缓存行信息，当一个读取任务到达缓存时，根据请求索引获取缓存线信息，若请求命中了缓存，根据缓存线信息中的缓存偏移量和缓存线大小，缓存中的数据在多个周期中被读取并发送给请求者，否则请求不在缓存中，一些读取请求被创建并发送出去，把偏移量、标签和缓存行大小记到查找表的记录中，并将请求发送到DRAM，一旦所有数据返回并写入缓存，查找表相应的记录就被设置为有效。本发明只读写有效数据，只存储有效数据，无效数据丢弃，这样节约读写带宽和存储空间。

Description

一种基于可变长缓存行的数据读写方法
技术领域
本发明涉及一种数据读写方法，特别是一种基于可变长缓存行的数据读写方法。
背景技术
通常情况，出于控制和管理的方便，缓存线是等长，但实际情况中，等长数据中有效数据的比例是变化的，意味着总是从总线读取/向总线写入部分无效数据，总线带宽被浪费；在缓存中存放部分无效数据，缓存利用率降低。每笔数据的有效缓存线的个数也不一样，如用等长得缓存线，缓存就有很多的无效数据。可变的缓存线可以节省每笔数据缓存线的个数。如果不用可变长得缓存线，我们就需要数据中最长的缓存线数来存储每笔数据。假设有四笔数据。第一、二、三笔需要两个缓存线，但第四笔数据要八个缓存线，如果用等长策略，就需要32个缓存线，若用不等长策略，只需要14个缓存线。节约了18个缓存线。这些缓存线就可以存其他的数据。因此需要提供一种不等长策略的数据读写方法来提高数据读写效率。
发明内容
本发明所要解决的技术问题是提供一种基于可变长缓存行的数据读写方法。
为解决上述技术问题，本发明所采用的技术方案是：
一种基于可变长缓存行的数据读写方法，其特征在于包含以下步骤：
步骤一：数据在缓存中以环形缓冲方式排列，标志信息与与数据之间设置查找表，查找表也以环形缓冲方式管理；
步骤二：若缓存收到读请求，首先检查该请求是否命中查找表中已有的有效记录；
步骤三：若在查找表中找到相同标记的记录，该读请求命中缓存，从命中的记录中读出数据偏移和数据大小，然后读出数据缓存中相应的数据并返回给请求者；
步骤四：若没有命中，就添加一个新记录到查找表；
步骤五：移动头指针在查找表中获取条目；
步骤六：若这是一个有效的入口，则在数据缓存中释放其数据，并在数据缓存中分配所需的大小；
步骤七：若数据缓存中的可用大小小于要求的大小，则在查找表中按顺序释放更多的入口，直到有足够的空间；并将请求发送到DRAM，一旦所有数据返回并写入缓存，查找表相应的记录就被设置为有效；
步骤八：若缓存收到写请求，则添加一个新记录到查找表；
步骤九：移动头指针并在查阅表中获取条目；
步骤十：若这是一个有效的入口，则在数据缓存中释放其数据，并在数据缓存中分配所需的大小；
步骤十一：若数据缓存中可用的大小小于要求的大小，则在查找表中按顺序释放更多的入口，直到有足够的空间；
步骤十二：然后用数据缓存更新查找表中相应记录的信息、偏移量和请求大小，并将数据写入数据缓存，使缓存行有效。
进一步地，所述步骤一中，若头指针到尾指针大于1，则数据缓存有（头指针-尾指针-1）个有效入口；若头指针等于尾指针，则数据缓存是空的。
进一步地，所述步骤二检查该请求是否命中查找表中已有的有效记录是通过比较读请求的标记和查找表中所有有效的记录中的标记来判断。
进一步地，为了在数据缓存中释放数据，将数据对应的缓存线大小加到尾指针；为了更新数据缓存，将数据写入数据缓存，并将它的缓存线大小加到头指针；为了检查是否有k个可用条目，确保(头指针-尾指针-k)>1。
进一步地，所述查找表存储每个请求的缓存行信息，缓存行信息包括有效位、缓存偏移量、缓存行大小和请求标记。
进一步地，所述请求包含对查找表的标记和索引，它有可变的有效数据长度，该数据长度是根据该请求的元数据计算的。
本发明与现有技术相比，具有以下优点和效果：本发明根据数据特点，只读取、写入、存放有效数据，有效的利用总线带宽以及缓存空间，从而增加了总线位宽，提高了频率，增大了缓存物理容量。
附图说明
图1是本发明的一种基于可变长缓存行的数据读写方法的缓存结构示意图。
图2是本发明的一种基于可变长缓存行的数据读写方法的示意图。
具体实施方式
下面结合附图并通过实施例对本发明作进一步的详细说明，以下实施例是对本发明的解释而本发明并不局限于以下实施例。
如图1所示，本发明的一种基于可变长缓存行的数据读写方法，其特征在于包含以下步骤：
步骤一：数据在缓存中以环形缓冲方式排列，标志信息与与数据之间设置查找表，查找表也以环形缓冲方式管理；
由于数据长度不固定，因此需要增加一个查找表（LUT），来连接标志和数据。数据在缓存中以环形缓冲的方式排列。查找表也是用环形缓冲的方式管理。如果头指针到尾指针大于1，则数据缓存有（头指针-尾指针-1）个有效入口。如果头指针等于尾指针，则数据缓存是空的。查找表也是以这种循环缓冲区的方式更新的。如果缓存收到写请求，移动头指针并在查找表中获取条目。如果这是一个有效的入口，则在数据缓存中释放其数据。并在数据缓存中分配所需的大小。如果数据缓存中可用的大小小于要求，则在查找表中按顺序释放更多的入口，直到有足够的空间。然后更新查找表相应记录的信息，偏移量和请求大小，还将数据写入数据缓存，并使该记录有效。
为了在数据缓存中释放数据，我们将数据对应的缓存线大小加到尾指针。为了更新数据缓存，我们将数据写入数据缓存，并将它的缓存线大小加到头指针。为了检查是否有k个可用条目，我们确保(头指针-尾指针-k)>1。
步骤二：若缓存收到读请求，首先检查该请求是否命中查找表中已有的有效记录；这是通过比较读请求的标记和查找表中所有有效的记录中的标记来判断。
步骤三：若在查找表中找到相同标记的记录，该读请求命中缓存，从命中的记录中读出数据偏移和数据大小，然后读出数据缓存中相应的数据并返回给请求者；
步骤四：若没有命中，就添加一个新记录到查找表；
步骤五：移动头指针在查找表中获取条目；
步骤六：若这是一个有效的入口，则在数据缓存中释放其数据，并在数据缓存中分配所需的大小；
步骤七：若数据缓存中的可用大小小于要求的大小，则在查找表中按顺序释放更多的入口，直到有足够的空间；并将请求发送到DRAM，一旦所有数据返回并写入缓存，查找表相应的记录就被设置为有效；
步骤八：若缓存收到写请求，则添加一个新记录到查找表；
步骤九：移动头指针并在查阅表中获取条目；
步骤十：若这是一个有效的入口，则在数据缓存中释放其数据，并在数据缓存中分配所需的大小；
步骤十一：若数据缓存中可用的大小小于要求的大小，则在查找表中按顺序释放更多的入口，直到有足够的空间；
步骤十二：然后用数据缓存更新查找表中相应记录的信息、偏移量和请求大小，并将数据写入数据缓存，使缓存行有效。
本发明的工作原理为，在带有可变缓存行的缓存中，有一个查找表来存储每个请求的缓存行信息。此信息包括有效位、缓存偏移量、缓存行大小和请求标记.请求分为两部分：对查找表的标记和索引。它有可变的有效数据长度，该数据长度是根据该请求的元数据计算的。当一个读取任务到达缓存时，根据请求索引获取缓存线信息。如果这是一个有效的缓存线，而这个缓存线的标签等于请求的标签，这意味着这个请求命中了缓存，根据缓存线信息中的缓存偏移量和缓存线大小，缓存中的数据在多个周期中被读取并发送给请求者。否则，请求不在缓存中，一些读取请求被创建并发送出去。要发出这些请求，我们需要在缓存中找到一些空间。空间的数量是请求的数据长度。如果我们没有足够的空间，一些缓存线被设成无效，它们占用的空间被释放。我们把偏移量、标签和缓存行大小记到查找表的记录中，并将请求发送到DRAM，一旦所有数据返回并写入缓存，查找表相应的记录就被设置为有效。
本说明书中所描述的以上内容仅仅是对本发明所作的举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种修改或补充或采用类似的方式替代，只要不偏离本发明说明书的内容或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。

Claims (6)

1.一种基于可变长缓存行的数据读写方法，其特征在于包含以下步骤：
步骤一：数据在缓存中以环形缓冲方式排列，标记与数据之间设置查找表，查找表也以环形缓冲方式管理；
步骤二：若缓存收到读请求，首先检查该请求是否命中查找表中已有的有效记录；
步骤三：若在查找表中找到相同标记的记录，该读请求命中缓存，从命中的记录中读出数据偏移和数据大小，然后读出数据缓存中相应的数据并返回给请求者；
步骤四：若没有命中，就添加一个新记录到查找表；
步骤五：移动头指针在查找表中获取条目；
步骤六：若这是一个有效的入口，则在数据缓存中释放其数据，并在数据缓存中分配所需的大小；
步骤七：若数据缓存中的可用大小小于要求的大小，则在查找表中按顺序释放更多的入口，直到有足够的空间；并将请求发送到DRAM，一旦所有数据返回并写入缓存，查找表相应的记录就被设置为有效；
步骤八：若缓存收到写请求，则添加一个新记录到查找表；
步骤九：移动头指针并在查找表中获取条目；
步骤十：若这是一个有效的入口，则在数据缓存中释放其数据，并在数据缓存中分配所需的大小；
步骤十一：若数据缓存中可用的大小小于要求的大小，则在查找表中按顺序释放更多的入口，直到有足够的空间；
步骤十二：然后用数据缓存更新查找表中相应记录的信息、偏移量和请求大小，并将数据写入数据缓存，使缓存行有效。
2.按照权利要求1所述的一种基于可变长缓存行的数据读写方法，其特征在于：所述步骤一中，若头指针到尾指针大于1，则数据缓存有头指针-尾指针-1个有效入口；若头指针等于尾指针，则数据缓存是空的。
3.按照权利要求1所述的一种基于可变长缓存行的数据读写方法，其特征在于：所述步骤二检查该请求是否命中查找表中已有的有效记录是通过比较读请求的标记和查找表中所有有效的记录中的标记来判断。
4.按照权利要求1所述的一种基于可变长缓存行的数据读写方法，其特征在于：为了在数据缓存中写入数据，将数据对应的缓存行大小加到尾指针；为了更新数据缓存，将数据写入数据缓存，并将它的缓存行大小加到头指针；为了检查是否有k个可用条目，确保头指针-尾指针-k>1。
5.按照权利要求1所述的一种基于可变长缓存行的数据读写方法，其特征在于：所述查找表存储每个请求的缓存行信息，缓存行信息包括有效位、缓存偏移量、缓存行大小和请求标记。
6.按照权利要求5所述的一种基于可变长缓存行的数据读写方法，其特征在于：所述请求包含对查找表的标记和索引，它有可变的有效数据长度，该数据长度是根据该请求的元数据计算的。
CN201810931880.2A 2018-08-16 2018-08-16 一种基于可变长缓存行的数据读写方法 Active CN109240944B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810931880.2A CN109240944B (zh) 2018-08-16 2018-08-16 一种基于可变长缓存行的数据读写方法
US16/237,612 US20200057722A1 (en) 2018-08-16 2018-12-31 Data reading method based on variable cache line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810931880.2A CN109240944B (zh) 2018-08-16 2018-08-16 一种基于可变长缓存行的数据读写方法

Publications (2)

Publication Number Publication Date
CN109240944A CN109240944A (zh) 2019-01-18
CN109240944B true CN109240944B (zh) 2021-02-19

Family

ID=65069640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810931880.2A Active CN109240944B (zh) 2018-08-16 2018-08-16 一种基于可变长缓存行的数据读写方法

Country Status (2)

Country Link
US (1) US20200057722A1 (zh)
CN (1) CN109240944B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110018811B (zh) * 2019-04-15 2021-06-15 北京智芯微电子科技有限公司 Cache数据处理方法以及Cache
US11886439B1 (en) 2019-08-27 2024-01-30 Amazon Technologies, Inc. Asynchronous change data capture for direct external transmission
CN111651396B (zh) * 2020-04-26 2021-08-10 尧云科技(西安)有限公司 一种优化的pcie完成包乱序管理电路实现方法
US11853319B1 (en) * 2021-03-25 2023-12-26 Amazon Technologies, Inc. Caching updates appended to an immutable log for handling reads to the immutable log
CN114063917B (zh) * 2021-11-11 2024-01-30 天津兆讯电子技术有限公司 快速读取程序数据的方法和微控制器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077133A (zh) * 2013-01-23 2013-05-01 杭州士兰微电子股份有限公司 提供可变长度高速缓存线的高速缓存器控制器及方法
CN103605485A (zh) * 2013-11-29 2014-02-26 深圳市道通科技有限公司 一种变长数据的存储方法与装置
US9336152B1 (en) * 2013-08-07 2016-05-10 Nimble Storage, Inc. Method and system for determining FIFO cache size

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721874A (en) * 1995-06-16 1998-02-24 International Business Machines Corporation Configurable cache with variable, dynamically addressable line sizes
US7478218B2 (en) * 2005-02-18 2009-01-13 Vmware, Inc. Adaptive cache sizing based on monitoring of regenerated and replaced cache entries
US7404042B2 (en) * 2005-05-18 2008-07-22 Qualcomm Incorporated Handling cache miss in an instruction crossing a cache line boundary
US8862813B2 (en) * 2005-12-29 2014-10-14 Datacore Software Corporation Method, computer program product and appartus for accelerating responses to requests for transactions involving data operations
US7752386B1 (en) * 2005-12-29 2010-07-06 Datacore Software Corporation Application performance acceleration
US9665970B2 (en) * 2006-09-19 2017-05-30 Imagination Technologies Limited Variable-sized concurrent grouping for multiprocessing
US8108619B2 (en) * 2008-02-01 2012-01-31 International Business Machines Corporation Cache management for partial cache line operations
GB2458295B (en) * 2008-03-12 2012-01-11 Advanced Risc Mach Ltd Cache accessing using a micro tag
JP5180874B2 (ja) * 2009-02-27 2013-04-10 株式会社日立製作所 バッファ管理方法、及びパケット通信装置
US8219776B2 (en) * 2009-09-23 2012-07-10 Lsi Corporation Logical-to-physical address translation for solid state disks
US8429377B2 (en) * 2010-01-08 2013-04-23 International Business Machines Corporation Optimizing TLB entries for mixed page size storage in contiguous memory
US8627189B2 (en) * 2009-12-03 2014-01-07 Microsoft Corporation High performance digital signal processing in software radios
US9055011B2 (en) * 2010-08-31 2015-06-09 Intel Corporation Methods and apparatus for linked-list circular buffer management
US8935478B2 (en) * 2011-11-01 2015-01-13 International Business Machines Corporation Variable cache line size management
US9170944B2 (en) * 2013-06-25 2015-10-27 International Business Machines Corporation Two handed insertion and deletion algorithm for circular buffer
US10025956B2 (en) * 2015-12-18 2018-07-17 Intel Corporation Techniques to compress cryptographic metadata for memory encryption
US10042576B2 (en) * 2016-08-17 2018-08-07 Advanced Micro Devices, Inc. Method and apparatus for compressing addresses
US10101964B2 (en) * 2016-09-20 2018-10-16 Advanced Micro Devices, Inc. Ring buffer including a preload buffer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077133A (zh) * 2013-01-23 2013-05-01 杭州士兰微电子股份有限公司 提供可变长度高速缓存线的高速缓存器控制器及方法
US9336152B1 (en) * 2013-08-07 2016-05-10 Nimble Storage, Inc. Method and system for determining FIFO cache size
CN103605485A (zh) * 2013-11-29 2014-02-26 深圳市道通科技有限公司 一种变长数据的存储方法与装置

Also Published As

Publication number Publication date
CN109240944A (zh) 2019-01-18
US20200057722A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
CN109240944B (zh) 一种基于可变长缓存行的数据读写方法
US11893238B2 (en) Method of controlling nonvolatile semiconductor memory
US10275361B2 (en) Managing multiple namespaces in a non-volatile memory (NVM)
US9058112B2 (en) Retrieving data in a storage system using thin provisioning
US10169232B2 (en) Associative and atomic write-back caching system and method for storage subsystem
CN102760101B (zh) 一种基于ssd 的缓存管理方法及系统
CN104731717B (zh) 存储器装置及存储器管理方法
US10061704B2 (en) Systems and methods for managing cache of a data storage device
US8954656B2 (en) Method and system for reducing mapping table size in a storage device
US11314689B2 (en) Method, apparatus, and computer program product for indexing a file
JP2018537770A (ja) プロファイリングキャッシュ置換
CN103838853A (zh) 一种基于不同存储介质的混合文件系统
CN109918316B (zh) 一种减少ftl地址映射空间的方法及其系统
CN110795363B (zh) 一种存储介质的热页预测方法和页面调度方法
CN110532200B (zh) 一种基于混合内存架构的内存系统
CN111512290A (zh) 文件页表管理技术
CN109478164B (zh) 用于存储用于高速缓存条目传输的高速缓存位置信息的系统和方法
CN105005510A (zh) 应用于固态硬盘阻变存储器缓存的纠错保护架构及方法
CN107506139A (zh) 一种面向相变存储器的写请求优化装置
TW202219773A (zh) 查找表建立暨記憶體位址查詢方法、主機記憶體位址查找表建立方法與主機記憶體位址查詢方法
CN111443874A (zh) 基于内容感知的固态盘内存缓存管理方法、设备及固态盘
CN111290975A (zh) 使用统一缓存处理读命令与预读命令的方法及其存储设备
US20180101475A1 (en) Method and device for combining entries in directory
CN114840452A (zh) 一种控制部件
CN108984432B (zh) 一种处理io请求的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 201100 no.1628, sushao Road, Minhang District, Shanghai

Applicant after: Shanghai Tiantian smart core semiconductor Co., Ltd

Address before: 210012 4 floor, 5 software Avenue, Yuhuatai District, Nanjing, Jiangsu, 180

Applicant before: ILUVATAR COREX Inc.

GR01 Patent grant
GR01 Patent grant