CN109215723A - 检查寄存器单元或存储器单元的固定故障的方法 - Google Patents
检查寄存器单元或存储器单元的固定故障的方法 Download PDFInfo
- Publication number
- CN109215723A CN109215723A CN201810731582.9A CN201810731582A CN109215723A CN 109215723 A CN109215723 A CN 109215723A CN 201810731582 A CN201810731582 A CN 201810731582A CN 109215723 A CN109215723 A CN 109215723A
- Authority
- CN
- China
- Prior art keywords
- data
- memory cell
- saved
- read
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Abstract
本发明涉及一种用于在集成电路的运行期间检查该集成电路的存储器单元或寄存器单元的固定故障的方法,在存储器单元或寄存器单元中待保存数据在运行期间有一次被转换地保存,有一次不转换地被保存。关于转换的信息被一同存储,使得信息可被恢复。如果由于单独的数据位的固定故障而出现故障,则可以通过待保存数据的合适的转换和关于转换的相应的信息在紧急模式中继续使用存储器单元。另一个优点在于,由此可以明确地识别出故障类型“固定型”。具体地,故障探测通过存储数据、随后读取数据和比较待存储数据与被读取的数据来执行。
Description
技术领域
本发明涉及一种用于在集成电路的运行期间检查该集成电路的存储器单元或寄存器单元的固定故障的方法。
背景技术
在安全性相关的集成电路的领域中,希望存储器单元或寄存器单元中的潜在故障能够在运行期间被识别出,所述故障例如由于退化或恶化等而出现。这例如涉及具有几乎静态的内容的标定寄存器。此外,也希望存在单一故障的寄存器仍保持可用。
在现有技术中已知通过冗余数据、如CRC校验和或校验位来确保寄存器安全性。然而如果例如出现校验故障,则寄存器不再可用。这在一些情况下可能导致(整体)失效。
这两种机制都是仅在所有数据位实际变化时才发现固定故障。因此,具有安全性相关的内容的寄存器可能具有以下可能性:掩盖潜在的故障(例如碰撞数据、如压力或加速度,其一般在无碰撞的常规运行情况下内容不会明显变化)。
US 9 075 742 B2公开了一种用于在集成电路工作期间检查集成电路的寄存器单元或存储器单元故障的方法。在US 9 075 742 B2的方法中,借助于附加的数据信息,根据附加的数据信息的状态将待存储数据的第一部分或者整个经转换地存储、或者不经转换地存储。US 9 075 742 B2的方法公开了,经转换地读取寄存器单元或存储器单元的第一部分并且不经转换地读取寄存器单元或存储器单元的第二部分以得到第一读取结果。该读取结果由读取数据的第一部分和第二部分表示。
文献DE 10 2013 215 055 A1公开了类似的现有技术。
发明内容
本发明的目的因此在于,在寄存器中具有近似静态的内容的安全性相关的IC能实现对固定故障的检查、或甚至在存在故障时也使其保持可用。为此,需要一种用于找出潜在地不能改变的内容的方法(“固定型”故障)。希望能实现在性能降低情况下的紧急运行。
该目的通过根据权利要求1所述的方法实现。
提出一种用于在集成电路的运行期间检查集成电路的存储器单元或寄存器单元的固定故障以及或者是桥接故障的方法。在该方法中,首先提供将要存储在要检查的存储器单元或寄存器单元中的待存储数据。该待存储数据可以至少被分成第一部分和第二部分。可以考虑的是,将数据分成多于两个部分并且对这两个部分以不同方式进行处理。例如数据的第三部分可以不被确保安全。在此然而以下述情况为出发点:这两个部分例如通过校验位或CRC校验和确保安全,仅第一部分的存储器单元和寄存器单元经受功能校验。待存储数据的第一部分和待存储数据的第二部分不相叠。这表示,日期(和因此附属的寄存器单元或存储器单元)要么属于第一部分要么属于第二部分,但是绝不会属于两个部分。第一部分可以包括所有待存储数据。第二部分也可以不包括数据。但是,第一部分应该至少包含日期、即至少一个数据位。向该待存储数据添加校验信息。该校验信息可以在待存储数据的相应地被部分地或整体地转换之前或之后实现。在读取过程中,该过程便仅需以相反的顺序被保留。优选地,校验信息是待存储数据的一部分。因此,存储器单元和寄存器单元对于该校验信息自身同样经受校验。向待存储数据添加校验信息、特别是CRC校验和因此是方法的一个重要部分。由此,该校验信息是待存储数据的一部分。该待存储数据随后成为被确保安全的待存储数据。一般随后确定,被确保安全的待存储数据的第一部分是否应该被经过转换地保存在存储器单元或寄存器单元中、以及被确保安全的待存储数据的哪个第一部分应该被经过转换地保存在存储器单元或寄存器单元中。在此可以例如规定,在保存之前转换该数据的所有数据位或仅转换特定的数据或以特定的模式进行转换,例如在每两个数据位处进行转换等等。针对在保存之前的转换进行的模式设置具有以下优点:随后不仅固定故障可以被探测到,而且也可以识别出线路之间的短路。特别有利的是,使用的模式基于在集成电子电路的生产时刻预先已知的、集成微电子电路的线路的拓扑结构被预先计算出。基于该拓扑结构因此仅特定的短路是实际上有可能的或可行的。
也可以以这种方式计算出模式序列,该模式序列应该被依次写入存储器单元中。这种建议的很大的优点在于,其提供一种校验方法,借助于该校验方法可以产生这种测试模式作为可用数据的转换模式,而不会在运行期间中断使用。
该测试模式可以被用于探测桥接故障。
与在存储器单元和/或寄存器单元中较晚地保存待存储数据相结合地,保存至少一个一致的附加的数据信息,该附加的数据信息标记出,在数据被保存时,被确保安全的待存储数据部分作为被确保安全的待存储数据的第一部分是应该被转换还是不应该被转换或者已经被转换、以及被确保安全的待存储数据部分作为被确保安全的待存储数据的哪个第一部分应该被转换或不应该被转换或者已经被转换。该附加的数据信息优选地被这样保存,即,该数据信息的寄存器数据位也可以经受检查。例如可能的是,设置三个数据位,这三个数据位中的两个必须始终包含第三数据位的经转换的值。现在,可以在读取时对所述数据位中的第三数据位进行转换并且校验:是否所有数据位都具有相同的值。如果不是这种情况,则该附加的数据信息本身是有错误的。所述这样得出的值可以随后被用于识别,被读取的数据信息的第一部分是否被转换。如果被确保安全的待存储数据的第一部分不应被转换地保存或不被转换地保存,则附加的数据信息也就应该具有至少一个第一状态,如果被确保安全的待存储数据的第一部分应该被转换或被转换地保存,则附加的数据信息应该具有至少一个第二状态。在将待保存数据存储在有关的寄存器单元和/或存储器单元中时考虑该信息。该附加的数据信息在不同的写入到该存储器单元或寄存器单元上的过程中被修改。优选地,净信息(Nettoinformation)仅包括一个数据位,该数据位说明,待保存数据或者说被保存的数据是否应该被转换或已经被转换。在这种情况下,附加的数据信息在寄存器单元和/或存储器单元上的写入访问之间被转换。一个特殊的变型方案规定,针对寄存器单元和/或存储器单元上的每次写入访问重新产生附加的数据信息。在此,该重新产生也可以例如通过偶然事件原则在偶然事件发生器中进行。根据附加的数据信息的逻辑内容实现了:如果附加的数据信息具有第一状态,则将被确保安全的待存储数据的第一部分不经过转换地保存在存储器单元或寄存器单元的、与被确保安全的待存储数据的第一部分相对应的第一部分中;如果附加的数据信息具有第二状态,则将被确保安全的待存储数据的第一部分经过转换地保存在存储器单元或寄存器单元的、与被确保安全的待存储数据的第一部分相对应的第一部分中。对于待保存数据的第二部分来说,将被确保安全的待存储数据的第二部分不经过转换地保存在存储器单元或寄存器单元的、与被确保安全的待存储数据的第二部分相对应的第二部分中。数据的这个第二部分因此不被转换。因此对于数据的这个第二部分来说也没有对存储器单元和寄存器单元的附属的第二部分进行检查。存储器单元和寄存器单元的第二部分的那些存储器单元和寄存器单元和存储器单元和寄存器单元的第一部分那些存储器单元和寄存器单元不同。
一般在较晚的时刻,从存储器单元和寄存器单元的第一部分和第二部分中读取至少一个附加的数据信息作为被读取的附加的数据信息。基于该被读取的附加的数据信息现在确定,被确保安全的待存储数据的第一部分是否被经过转换地保存在存储器单元或寄存器单元中、以及被确保安全的待存储数据的哪个第一部分被经过转换地保存在存储器单元或寄存器单元中。随后视情况而定,如果被读取的附加的数据信息具有第一状态,则不经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第一部分相对应的第一部分,以获得被读取的数据的第一部分;如果被读取的附加的数据信息具有第二状态,则经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第一部分相对应的第一部分,以获得被读取的数据的第一部分。此外,不经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第二部分相对应的第二部分,以获得被读取的数据的第二部分。随后,从被读取的数据的第一部分和/或第二部分中提取校验信息并且借助于该被提取的校验信息执行对数据的正确性检查。特别有利的是,应用CRC校验和,该校验和被与数据一起作为相同的部分存储,从而在此在过程中执行CRC校验。随后在这种校验中在出现故障时输出或处理或提供故障报告。
前面提出的方法具有以下优点:始终进行校验并且除了附加的逻辑级别的传播延迟(Gatterlaufzeit)之外不产生附加的时间耗费。但是可以考虑,在没有被存储的校验信息、如校验位或CRC校验和的情况下执行类似的测试。取代由于附加的存储器单元和寄存器单元引起的额外耗费,用于写入存储器单元和寄存器单元的时间耗费引起了额外耗费。所需要的存储器单元和寄存器单元的数量由此降低。但是另一方面仅在写入的时刻进行校验。存储器单元和寄存器单元的逻辑内容的转换则不易被察觉。取代一同保存校验信息,被写入的信息在数据被保存在存储器单元和寄存器单元中之后尽可能立即通过读出来验证。
因此,提出一种用于在集成电路的运行期间检查集成电路的存储器单元或寄存器单元的固定故障的方法的变型方案,该变型方案与上述方法一样首先提供待保存数据。待保存数据可以在此重新被分成第一部分和第二部分。所述第一部分和所述第二部分应该不重叠。此外,待保存数据的第一部分能完整地包括全部待保存数据。在这种情况下,数据的第二部分不包含数据。待保存数据的第二部分因此能够不含数据。在存储器单元或寄存器单元中保存至少一个附加的数据信息以用于将待保存数据的第一部分标记为被转换的或在保存时要转换的。如果存储器单元或寄存器单元的待保存数据的第一部分不应被转换或不被转换,则附加的数据信息又具有至少一个第一状态。如果存储器单元或寄存器单元的数据的第一部分应该被转换或被转换,则附加的数据信息具有至少一个第二状态。此外,如果附加的数据信息具有第一状态,则在存储器单元或寄存器单元的、与待保存数据的第一部分相对应的第一部分中不经过转换地保存待保存数据的第一部分;如果附加的数据信息具有第二状态,则在存储器单元或寄存器单元的、与待保存数据的第一部分相对应的第一部分中经过转换地保存待保存数据的第一部分。对于待保存数据的第二部分,在存储器单元或寄存器单元的、与待保存数据的第二部分相对应的第二部分中不经过转换地保存待保存数据的第二部分。在此,存储器单元或寄存器单元的第一部分不与存储器单元或寄存器单元的第二部分相叠。然而,与上述方法不同地,现在不是通过检查校验信息来对相关性能进行检查。检查又随着读取至少一个附加的数据信息作为被读取的附加的数据信息而开始。在此提出了,随后确定,被确保安全的待存储数据的第一部分是否被经过转换地保存在存储器单元或寄存器单元中、以及被确保安全的待存储数据的哪个第一部分被经过转换地保存在存储器单元或寄存器单元中。提出的方法包括:如果被读取的附加的数据信息具有第一状态,则不经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第一部分相对应的第一部分,以获得被读取的数据的第一部分;如果被读取的附加的数据信息具有第二状态,则经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第一部分相对应的第一部分,以获得被读取的数据的第一部分。如上所述,也不经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第二部分相对应的第二部分,以获得被读取的数据的第二部分。至少被读取的数据的第一部分和被读取的数据的第二部分是第一读取结果。与前面描述不同的是,现在然而不进行校验信息的校验。写入过程在此还未结束,因此待保存数据的第一部分和第二部分还是已知的。因此取代校验信息分析处理,在利用该状态的情况下在提出的方法的这个变型方案中,在得出比较结果的情况下将待保存数据的第一部分和第二部分与第一读取结果进行比较。方法变型方案因此不能在相关信息已经被删除时使用。所述方法变型方案的仍要提到的最后一个步骤是:如果比较结果显示出与待保存数据的第一部分和第二部分背离的第二读取结果,则输出或处理或提供在出现故障情况下的故障报告。
第三个方法变型方案现在提出,借助于第一另外的数据信息执行在前述的变型方案中描述的写入循环/读取循环作为第一写入循环/读取循环并且随后借助于与第一另外的数据信息不同的第二另外的数据信息第二次执行写入循环/读取循环。在第一写入循环/读取循环中获得第一读取结果。在第二写入循环/读取循环中获得第二读取结果。第一读取结果和第二读取结果应该一致。如果不是这种情况,则输出或处理或提供在出现故障情况下的故障报告。通过在第一写入循环/读取循环和第二写入循环/读取循环之间改变另外的数据信息,在第一写入循环/读取循环中经过转换地保存与在第二写入循环/读取循环中不同的数据部分。由此实现了校验效果。
所提出的方法的基本思想因此在于,将存储器单元和寄存器单元的待保存数据内容在时间上交替地转换地和不转换地保存;和/或将存储器单元和寄存器单元的待保存数据内容必要时逐个存储器单元或寄存器单元地交替转换地和不转换地保存。待保存数据内容的这种保存与关于转换本身的附加的数据信息一同进行。在此优选地,该附加的数据信息在转换之前被添加给待保存数据的内容、即待保存数据并且因此本身在必要时经受这种转换。但是添加也可以在转换之后实现,但是这样的缺点是,相应的存储器单元和寄存器单元不会一同经受这种校验。
因此,所提出的方法的突出之处例如可以在于,附加地保存至少一个附加的数据位以用于标记完全地或部分地转换的数据。该数据位有利地被一同包括在CRC/校验生成中。因此能识别固定故障。
就此而言所述方法应当被描述为:存储器单元和寄存器单元能被同样地操作。然而,一般寄存器单元在集成电路中控制自动化状态或提供数据,该数据在有关的集成电路内部被继续使用。一般地,该数据也就可以在两个方向上被使用:一方面该数据可以被从总线侧读取,另一方面该数据可以被集成电路的待控制的子电路读取。由此有利的是,即使在集成电路的待控制的子电路读取寄存器时也对附加的数据信息进行分析处理,并且被存储在相应的寄存器单元中的信息不被转换地、即以规定的极性被输出到集成电路的接下来要控制的子电路。
针对单一故障,在不使用用于转换的测试模式的情况下实施可能的紧急运行。作为单一故障在此考虑的是存储器单元或寄存器单元,其逻辑值由于缺陷而被固定于一逻辑值并且在运行中不像规定的那样能通过至少一种规定的惯常方法来修改并且因此是有缺陷的。由于通过对该单一的有故障的存储器单元或寄存器单元的数据内容的访问的转换可能性而可以在该单一的有故障的存储器单元或寄存器单元中确定二进制数据的保存的极性,因此可以在确定故障之后将存储器单元和寄存器单元中的附加的数据信息这样调节,即针对该有故障的存储器单元或寄存器单元始终提供正确的数据内容的正确的逻辑值。因此,对初始待保存在单一的有故障的存储器单元或寄存器单元中的信息的存储被移动到如下的存储器位置中:该存储器位置被规定用于存储附加的数据信息。由此,可以在单一的有故障的存储器单元或寄存器单元中确保紧急运行。
发明优点
通过上述方法之一,由于在有关的存储器单元或寄存器单元上的缺陷而不能改变的数据位便在存储器单元或寄存器单元中提早导致完整性校验不通过,例如由所述的CRC校验显示,并且因此可以被指示出或通过上级系统引起其它措施。
有利的是,存储器单元和寄存器单元便可以作为紧急运行功能而在维护之前一直被以如下方式使用:有故障的数据位不发挥作用。转换可以被适宜地用于,寄存器根据待保存的内容而有针对性地仅当其由此保持可用时才可能被转换!
可选地,可以通过尝试保存数据而在具有或没有转换的情况下继续在两个状态中的至少一个状态下使用存储器单元和寄存器单元,这是相对于现有技术的明显优点。
索引
固定故障和桥接故障(来源 维基百科)
在数字电路中的物理故障分成多个类型。
A)固定故障(保持故障)指以下故障,在其中在输入端或输出端上的门极确定为特定值。根据该值区分固定型1故障或固定型0故障。
B)作为桥接故障的是两条线路之间的短路。由此产生有关的门极的新功能。输入-输出-桥接表示,电路的输入端和输出端被相互连接(反馈)。这引起和时间有关的性能,例如引起振荡电路。
特别在晶体管中还已知常开故障(晶体管始终打开),常闭故障(晶体管始终导通)和门延迟故障以及路径延迟故障,其在信号处理时引起延迟。
Claims (9)
1.一种用于在集成电路的运行期间检查集成电路的存储器单元或寄存器单元的固定故障的方法,所述方法包括以下步骤:
-提供待保存数据,所述待保存数据能被分成第一部分和第二部分,
·该第一部分和第二部分不重叠,
·待保存数据的第一部分能包括全部的待保存数据,
·待保存数据的第二部分能够不含数据,
-在存储器单元或寄存器单元中保存至少一个附加的数据信息以用于将待保存数据的第一部分标记为被转换的,
·如果存储器单元或寄存器单元的待保存数据的第一部分不应被转换,则附加的数据信息具有至少一个第一状态,
·如果存储器单元或寄存器单元的待保存数据的第一部分应该被转换,则附加的数据信息具有至少一个第二状态;
-如果附加的数据信息具有第一状态,则在存储器单元或寄存器单元的、与待保存数据的第一部分相对应的第一部分中不经过转换地保存待保存数据的第一部分;
-如果附加的数据信息具有第二状态,则在存储器单元或寄存器单元的、与待保存数据的第一部分相对应的第一部分中经过转换地保存待保存数据的第一部分;
-在存储器单元或寄存器单元的、与待保存数据的第二部分相对应的第二部分中不经过转换地保存待保存数据的第二部分,
-存储器单元或寄存器单元的第一部分不与存储器单元或寄存器单元的第二部分相叠;
-读取至少一个附加的数据信息作为被读取的附加的数据信息;
-确定,被确保安全的待存储数据的第一部分是否被经过转换地保存在存储器单元或寄存器单元中、以及被确保安全的待存储数据的哪个第一部分被经过转换地保存在存储器单元或寄存器单元中;
-如果被读取的附加的数据信息具有第一状态,则不经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第一部分相对应的第一部分,以获得被读取的数据的第一部分;
-如果被读取的附加的数据信息具有第二状态,则经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第一部分相对应的第一部分,以获得被读取的数据的第一部分;
-不经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第二部分相对应的第二部分,以获得被读取的数据的第二部分;
-至少被读取的数据的第一部分和被读取的数据的第二部分是第一读取结果;
-将待保存数据的第一部分和第二部分与第一读取结果进行比较以得出比较结果;
-如果比较结果表现为与待保存数据的第一部分和第二部分背离的第二读取结果,则输出或处理或提供在出现故障情况下的故障报告。
2.根据权利要求1所述的方法,
-附加的数据信息包含的信息涉及到:哪些存储器单元和/或寄存器单元包含经过转换的信息,哪些存储器单元和/或寄存器单元包含不经过转换的信息,特别是借助于哪个模式(转换模式)转换存储器单元和/或寄存器单元中的信息。
3.根据权利要求2所述的方法,
-通过应用不同的转换模式在不同的时刻识别桥接故障。
4.一种用于在集成电路的运行期间检查集成电路的存储器单元或寄存器单元的固定故障的方法,所述方法包括以下步骤:
-提供有待在要检查的存储器单元或寄存器单元中存储的待存储数据,所述待存储数据能被分成第一部分和第二部分,第一部分与第二部分不相叠,第一部分能包括所有的待存储数据,第二部分能够不含数据;
-在待存储数据中添加校验信息、特别是CRC校验和,从而使该待存储数据变成被确保安全的待存储数据;
-确定,被确保安全的待存储数据的第一部分是否应该被经过转换地保存在存储器单元或寄存器单元中、以及被确保安全的待存储数据的哪个第一部分应该被经过转换地保存在存储器单元或寄存器单元中;
-保存至少一个一致的附加的数据信息,该附加的数据信息标记出:被确保安全的待存储数据的作为被确保安全的待存储数据的第一部分的部分是应当被转换还是不应当被转换、以及被确保安全的待存储数据的作为被确保安全的待存储数据的第一部分的哪个部分应当被转换或是不应当被转换,
·如果被确保安全的待存储数据的第一部分应该被不经过转换地存储,则附加的数据信息具有至少一个第一状态,
·如果被确保安全的待存储数据的第一部分应该被转换,则附加的数据信息具有至少一个第二状态;
-如果附加的数据信息具有第一状态,则在存储器单元或寄存器单元的、与要被确保安全地保存的数据的第一部分相对应的第一部分中不经过转换地保存被确保安全的待存储数据的第一部分;
-如果附加的数据信息具有第二状态,则在存储器单元或寄存器单元的、与要被确保安全地保存的数据的第一部分相对应的第一部分中经过转换地保存被确保安全的待存储数据的第一部分;
-在存储器单元或寄存器单元的、与被确保安全的待存储数据的第二部分相对应的第二部分中不经过转换地保存被确保安全的待存储数据的第二部分;
-读取至少一个附加的数据信息作为被读取的附加的数据信息;
-确定,被确保安全的待存储数据的第一部分是否被经过转换地保存在存储器单元或寄存器单元中、以及被确保安全的待存储数据的哪个第一部分被经过转换地保存在存储器单元或寄存器单元中;
-如果被读取的附加的数据信息具有第一状态,则不经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第一部分相对应的第一部分,以获得被读取的数据的第一部分;
-如果被读取的附加的数据信息具有第二状态,则经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第一部分相对应的第一部分,以获得被读取的数据的第一部分;
-不经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第二部分相对应的第二部分,以获得被读取的数据的第二部分;
-从被读取的数据的第一部分和/或第二部分中提取校验信息;
-借助于被提取的校验信息执行对数据的正确性检查,特别是执行CRC校验;
-在出现故障的情况下输出或处理或提供故障报告。
5.根据权利要求4所述的方法,
-附加的数据信息包含的信息涉及到:哪些存储器单元和/或寄存器单元包含经过转换的信息,哪些存储器单元和/或寄存器单元包含不经过转换的信息,特别是借助于哪个模式(转换模式)转换存储器单元和/或寄存器单元中的信息。
6.根据权利要求5所述的方法,
-通过应用不同的转换模式在不同的时刻识别桥接故障。
7.一种用于在集成电路的运行期间检查该集成电路的存储器单元或寄存器单元的固定故障的方法,所述方法包括以下步骤:
-提供待保存数据,所述待保存数据能被分成第一部分和第二部分,
·该第一部分和第二部分不重叠,
·待保存数据的第一部分能包括全部的待保存数据,
·待保存数据的第二部分能够不含数据,
-在存储器单元或寄存器单元中保存至少一个附加的数据信息以用于将待保存数据的第一部分标记为被转换的,
·如果存储器单元或寄存器单元的待保存数据的第一部分不应被转换,则附加的数据信息具有至少一个第一状态,
·如果存储器单元或寄存器单元的数据的第一部分应该被转换,则附加的数据信息具有至少一个第二状态;
-如果附加的数据信息具有第一状态,则在存储器单元或寄存器单元的、与待保存数据的第一部分相对应的第一部分中不经过转换地保存待保存数据的第一部分;
-如果附加的数据信息具有第二状态,则在存储器单元或寄存器单元的、与待保存数据的第一部分相对应的第一部分中经过转换地保存待保存数据的第一部分;
-在存储器单元或寄存器单元的、与待保存数据的第二部分相对应的第二部分中不经过转换地保存待保存数据的第二部分,
-存储器单元或寄存器单元的第一部分不与存储器单元或寄存器单元的第二部分相叠;
-读取至少一个附加的数据信息作为被读取的附加的数据信息;
-确定,被确保安全的待存储数据的第一部分是否被经过转换地保存在存储器单元或寄存器单元中以及被确保安全的待存储数据的哪个第一部分被经过转换地保存在存储器单元或寄存器单元中;
-如果被读取的附加的数据信息具有第一状态,则不经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第一部分相对应的第一部分,以获得被读取的数据的第一部分;
-如果被读取的附加的数据信息具有第二状态,则经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第一部分相对应的第一部分,以获得被读取的数据的第一部分;
-不经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第二部分相对应的第二部分,以获得被读取的数据的第二部分;
-至少被读取的数据的第一部分和被读取的数据的第二部分是第一读取结果;
-在存储器单元或寄存器单元中保存至少一个另外的附加的数据信息,以用于将待保存数据的第一部分标记为被转换的,
·如果存储器单元或寄存器单元的待保存数据的第一部分不应被转换,则另外的附加的数据信息具有至少一个第一状态,
·如果存储器单元或寄存器单元的数据的第一部分应该被转换,则另外的附加的数据信息具有至少一个第二状态;
-另外的附加的数据信息在内容方面不同于附加的数据信息;
-如果另外的附加的数据信息具有第一状态,则在存储器单元或寄存器单元的、与待保存数据的第一部分相对应的第一部分中不经过转换地保存待保存数据的第一部分;
-如果另外的附加的数据信息具有第二状态,则在存储器单元或寄存器单元的、与待保存数据的第一部分相对应的第一部分中经过转换地保存待保存数据的第一部分;
-在存储器单元或寄存器单元的、与待保存数据的第二部分相对应的第二部分中不经过转换地保存待保存数据的第二部分,
-存储器单元或寄存器单元的第一部分不与存储器单元或寄存器单元的第二部分相叠;
-读取至少一个另外的附加的数据信息作为被读取的另外的附加的数据信息;
-确定,另外的被确保安全的待存储数据的第一部分是否被经过转换地保存在存储器单元或寄存器单元中、以及另外的被确保安全的待存储数据的哪个第一部分被经过转换地保存在存储器单元或寄存器单元中;
-如果被读取的另外的附加的数据信息具有第一状态,则不经过转换地读取存储器单元或寄存器单元的、与数据的第一部分相对应的第一部分,以获得被读取的数据的另外的第一部分;
-如果被读取的另外的附加的数据信息具有第二状态,则经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第一部分相对应的第一部分,以获得被读取的数据的另外的第一部分;
-不经过转换地读取存储器单元或寄存器单元的、与存储器单元或寄存器单元的数据的第二部分相对应的第二部分,以获得被读取的数据的另外的第二部分;
-至少被读取的数据的另外的第一部分和被读取的数据的另外的第二部分是第二读取结果;
-将第一读取结果与第二读取结果进行比较以得出比较结果;
-如果比较结果表现为与第一读取结果背离的第二读取结果,则输出或处理或提供在出现故障情况下的故障报告。
8.根据权利要求7所述的方法,
-附加的数据信息包含的信息涉及到:哪些存储器单元和/或寄存器单元包含经过转换的信息,哪些存储器单元和/或寄存器单元包含不经过转换的信息,特别是借助于哪个模式(转换模式)转换存储器单元和/或寄存器单元中的信息。
9.根据权利要求8所述的方法,
通过应用不同的转换模式在不同的时刻识别桥接故障。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102017115058.7A DE102017115058B4 (de) | 2017-07-05 | 2017-07-05 | Verfahren zur Überprüfung sicherheitsrelevanter Register- oder Speicherzellen auf Stuck-At-Fehler im Betrieb und Herbeiführung der Ausfallsicherheit |
DE102017115057.9A DE102017115057B4 (de) | 2017-07-05 | 2017-07-05 | Verfahren zur Überprüfung sicherheitsrelevanter Register- oder Speicherzellen auf Stuck-At-Fehler im Betrieb durch Vergleich zweier Schreibvorgänge mit unterschiedlichem Inversionsstatus |
DE102017115056.0A DE102017115056B3 (de) | 2017-07-05 | 2017-07-05 | Verfahren zur Überprüfung sicherheitsrelevanter Register- oder Speicherzellen auf Stuck-At-Fehler im Betrieb |
DE102017115056.0 | 2017-07-05 | ||
DE102017115058.7 | 2017-07-05 | ||
DE102017115057.9 | 2017-07-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109215723A true CN109215723A (zh) | 2019-01-15 |
CN109215723B CN109215723B (zh) | 2022-10-14 |
Family
ID=64989882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810731582.9A Active CN109215723B (zh) | 2017-07-05 | 2018-07-05 | 检查寄存器单元或存储器单元的固定故障的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109215723B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4878220A (en) * | 1986-11-19 | 1989-10-31 | Nec Corporation | Semiconductor memory device |
US20040044932A1 (en) * | 2002-08-28 | 2004-03-04 | Micron Technology, Inc. | Output data compression scheme using tri-state |
US7360142B1 (en) * | 2004-03-03 | 2008-04-15 | Marvell Semiconductor Israel Ltd. | Methods, architectures, circuits, software and systems for CRC determination |
US7434150B1 (en) * | 2004-03-03 | 2008-10-07 | Marvell Israel (M.I.S.L.) Ltd. | Methods, circuits, architectures, software and systems for determining a data transmission error and/or checking or confirming such error determinations |
DE102013215055A1 (de) * | 2013-07-31 | 2015-02-05 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren mit modifiziertem Fehlersyndrom zur Fehlererkennung von permanenten Fehlern in Speichern |
US20150262709A1 (en) * | 2014-03-14 | 2015-09-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
US20160092320A1 (en) * | 2014-09-25 | 2016-03-31 | Freescale Semiconductor, Inc. | Electronic fault detection unit |
US20170052890A1 (en) * | 2015-08-17 | 2017-02-23 | Fujitsu Limited | Operation processing device and method for controlling operation processing device |
CN106664051A (zh) * | 2014-06-30 | 2017-05-10 | 艾尔默斯半导体股份公司 | 用于获得对多相电动机的可能的有故障的负载状况的提示、尤其是开始提示的方法 |
-
2018
- 2018-07-05 CN CN201810731582.9A patent/CN109215723B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4878220A (en) * | 1986-11-19 | 1989-10-31 | Nec Corporation | Semiconductor memory device |
US20040044932A1 (en) * | 2002-08-28 | 2004-03-04 | Micron Technology, Inc. | Output data compression scheme using tri-state |
US7360142B1 (en) * | 2004-03-03 | 2008-04-15 | Marvell Semiconductor Israel Ltd. | Methods, architectures, circuits, software and systems for CRC determination |
US7434150B1 (en) * | 2004-03-03 | 2008-10-07 | Marvell Israel (M.I.S.L.) Ltd. | Methods, circuits, architectures, software and systems for determining a data transmission error and/or checking or confirming such error determinations |
DE102013215055A1 (de) * | 2013-07-31 | 2015-02-05 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren mit modifiziertem Fehlersyndrom zur Fehlererkennung von permanenten Fehlern in Speichern |
US20150262709A1 (en) * | 2014-03-14 | 2015-09-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
CN106664051A (zh) * | 2014-06-30 | 2017-05-10 | 艾尔默斯半导体股份公司 | 用于获得对多相电动机的可能的有故障的负载状况的提示、尤其是开始提示的方法 |
US20160092320A1 (en) * | 2014-09-25 | 2016-03-31 | Freescale Semiconductor, Inc. | Electronic fault detection unit |
US20170052890A1 (en) * | 2015-08-17 | 2017-02-23 | Fujitsu Limited | Operation processing device and method for controlling operation processing device |
Also Published As
Publication number | Publication date |
---|---|
CN109215723B (zh) | 2022-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8418030B2 (en) | Storage system with data recovery function and method thereof | |
TWI252397B (en) | Method and apparatus of built-in self-diagnosis and repair in a memory with syndrome identification | |
CN101558452B (zh) | 用于在闪速eeprom存储页中重构可靠性数据的方法和装置 | |
DE102006001873B4 (de) | Vorrichtung und Verfahren zum Überprüfen einer Fehlererkennungsfunktionalität einer Speicherschaltung | |
JP5127737B2 (ja) | 半導体装置 | |
CN100446129C (zh) | 一种内存故障测试的方法及系统 | |
CN104240768A (zh) | 用于测试存储器的方法和存储器系统 | |
WO2008126609A1 (ja) | 誤り検出制御システム | |
US8984379B2 (en) | MRAM field disturb detection and recovery | |
KR102283686B1 (ko) | 저장 데이터 값의 에러 검출 | |
CN106021014A (zh) | 一种内存管理方法及装置 | |
CN106227625A (zh) | 一种因掉电而损坏的闪存数据的恢复方法及系统 | |
KR20220152566A (ko) | 가속 신경망에 대한 메모리 결함 맵 | |
CN107516546B (zh) | 一种随机存储器的在线检测装置及方法 | |
CN100392766C (zh) | 集成电路中降低存储器失效之方法 | |
US6836438B2 (en) | Method and apparatus for dynamically hiding a defect in an embedded memory | |
CN107609427A (zh) | 一种eeprom数据的存储方法及系统 | |
US6539338B1 (en) | Self-diagnostic testing of a network interface adapter | |
CN109215723A (zh) | 检查寄存器单元或存储器单元的固定故障的方法 | |
CN105027084B (zh) | 在移动通信系统中控制存储器的装置和方法 | |
CN109979519A (zh) | 存储器完整性的检验方法、非易失性存储器以及电子装置 | |
JP5545771B2 (ja) | 診断装置、診断方法および診断プログラム診断方法 | |
CN103744752B (zh) | 一种内存的在线故障检测方法和装置 | |
CN114442953B (zh) | 一种数据校验的方法、系统、芯片和电子设备 | |
CN106935266B (zh) | 从存储器中读取配置信息的控制方法、装置和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1261306 Country of ref document: HK |
|
GR01 | Patent grant | ||
GR01 | Patent grant |