CN109196780A - 利用芯片上生成的精密参考信号的数据转换器系统误差校准 - Google Patents

Abstract

一种自校准模数转换器，包括：参考信号电路，被配置为提供参考信号；模数转换器，被配置为生成所述参考信号的第一数字表示；双斜率模数转换器，被配置为生成所述参考信号的第二数字表示；和数字引擎，被配置为将所述第一数字表示与所述第二数字表示进行比较以获得差值并响应于所述差值输出校准信号至所述模数转换器。所述参考信号电路、所述模数转换器、所述双斜率模数转换器和数字引擎集成在集成电路内。

Description

利用芯片上生成的精密参考信号的数据转换器系统误差校准

技术领域

本发明涉及模数转换，更具体地，涉及一种用于校准模数转换器的装置和方法。

背景技术

模数转换器(analog-to-digital converter，ADC)被用于将模拟输入信号转换为数字输出信号。理想情况下，数字输出信号提供模拟输入信号的精确表示。但实际上，ADC的数字输出信号并不能准确地表示模拟输入信号。换言之，ADC无法对模拟输入信号提供线性响应。ADC中存在许多误差源。例如，由于组件(例如，有源(放大器)设备或无源(电阻器、电容器)设备)之间的不匹配，ADC中可能存在系统误差。不匹配导致ADC的静态性能下降，所述ADC的静态性能可表现为积分非线性(integral non-linearity，INL)和差分非线性(differential non-linearity，DNL)。对于高分辨率ADC，系统误差变得更加严重，并且限制了ADC的有效位数(effective number of bits，ENOB)。

有几种不同类型的ADC，包括逐次逼近寄存器(successive approximationregister，SAR)ADC、流水线ADC、闪速ADC、sigma-delta ADC、基于压控振荡器(voltage-controlled oscillator，VCO)的ADC等。在SAR ADC中，系统误差的主要来源可能是可导致增益误差、偏移误差并限制INL和DNL的电容器不匹配。在流水线ADC中，静态误差的主要来源可能是增益级、放大器、比较器和/或电流舵数模转换器(digital to analogconvertor，DAC)中的有源设备之间的不匹配。在基于VCO的ADC中，系统误差的主要来源可能在于gm级中的有源设备之间的不匹配以及环形振荡器中的gm-C值。

为了获得以INL和DNL为特征的良好静态性能，ADC通常在制造期间受到初始校准。例如，为了测量INL/DNL，将步长为1个最低有效位(least significant bit，LSB)的高精度直流电压斜坡或精确的低频正弦参考信号提供给ADC的输入端。对高精度直流信号或正弦参考信号的需要要求ADC的测量和校准在固定位置(例如校准实验室)中执行。该校准过程需要精确且昂贵的测量组件，并且不能由ADC在芯片上执行。

发明内容

本发明的一个方面提供了一种能够实现ADC自校准的电路，其中，所述电路与所述ADC集成在一起。所述ADC可以自校准，且无需使用外部高精度组件。根据本发明，可以在不知道参考信号的实际参数的情况下执行所述ADC的自校准。

本发明的另一方面提供了一种不需要任何外部高精度和昂贵的测量组件的用于ADC的自校准的方法。

在一个实施例中，自校准模数转换器包括：参考信号电路，被配置为提供参考信号；模数转换器，被配置为生成所述参考信号的第一数字表示；双斜率模数转换器，被配置为生成所述参考信号的第二数字表示；和数字引擎，被配置为将所述第一数字表示与所述第二数字表示进行比较以获得差值并响应于所述差值输出校准信号至所述模数转换器。所述参考信号电路、所述模数转换器、所述双斜率模数转换器和数字引擎集成在集成电路内。

本发明的实施例还提供了一种用于模数转换器的校准的电路。所述电路包括：斜坡参考信号电路，被配置为生成线性增加的电压信号；采样保持电路，具有与所述斜坡参考信号电路相耦合的输入端子并被配置为在输出端子生成具有线性较高电压电平的多个电压信号；模数转换器，与所述采样保持电路的输出端子相耦合并被配置为生成所述多个电压信号的第一数字代码组；双斜率模数转换器，与所述采样保持电路的输出端子相耦合并被配置为生成所述多个电压信号的第二数字代码组；和数字引擎，被配置为计算所述第一数字代码组与所述第二数字代码组之间的差值并提供对应于差值信号的第三数字代码组。所述斜坡参考信号电路、所述采样保持电路、所述模数转换器、所述双斜率模数转换器和数字引擎集成在集成电路内。

本发明的实施例还提供了一种用于校准模数转换器的方法。所述方法包括提供具有线性增加的电压电平的参考信号；所述模数转换器将所述参考信号转换为第一数字代码组，双斜率模数转换器将所述参考信号转换为第二数字代码组；数字引擎计算所述第一数字代码组与所述第二数字代码组之间的差值，以获得指示差值信号的第三数字代码组；及响应于所述第三数字代码组校准所述模数转换器。

以下详细描述连同附图将对本发明的本质和优点提供更好的理解。

附图说明

文中提及并构成本文一部分的附图示出了本公开的实施例。附图与说明书一起用于解释本发明的原理。

图1是根据本发明的实施例的自校准ADC电路的简化框图。

图1A是根据本发明的实施例的参考信号电路的简化电路图。

图2是根据本发明的另一实施例的自校准ADC电路的简化框图。

图2A是根据本发明的又一实施例的自校准ADC电路的简化框图。

图2B是根据本发明的另一实施例的参考信号电路的简化电路图。

图3A是示出理想ADC的模拟输入信号与数字输出信号的曲线图。

图3B是示出实际ADC的模拟输入信号与数字输出信号的曲线图。

图4是根据本发明示例性实施例的双斜率ADC电路的简化电路图。

图4A是示出图4的双斜率ADC电路的积分时段和去积分时段的曲线图。

图5是根据本发明的实施例的数字引擎的简化框图。

图6是根据本发明的又一实施例的ADC电路的简化框图。

图7是根据本发明的实施例的用于校准模数转换器的方法的简化流程图。

具体实施方式

现在将参考附图在下文中对本公开的实施例进行更全面地描述。然而，本公开可以以许多不同的形式进行体现，并且不应该被解释为受限于文中所述的实施例。确切地说，提供这些实施例是为了使本公开将是彻底的和完整的，并将向本领域技术人员全面地传达本发明的范围。本发明的特征可能未按比例绘制，为清楚起见，某些细节相对于其他元件可能有所夸大。全文中同样的编号指代的是同样的元件。

应当理解，当元件或组件被称为与另一元件或组件“相连接”或“相耦合”时，它可以与另一元件或组件相连接或相耦合，或者也可能存在中间元件或组件。相反，当元件或组件被称为与另一元件或组件“直接相连接”或“直接相耦合”时，则在它们之间不存在中间元件或组件。应当理解，尽管文中可能使用了“第一”、“第二”、“第三”等术语来描述各种元件、组件，但是这些元件、组件、区域不应受这些术语的限制。这些术语仅用于将一个元件、组件与另一个元件、组件区分开。因此，在不脱离本发明的教导的情况下，以下讨论的第一元件、组件可以被称为第二元件、组件。如文中所使用的，术语“逻辑低”、“低状态”、“低电平”、“逻辑低电平”、“低”或“0”可互换使用。术语“逻辑高”、“高状态”、“高电平”、“逻辑高电平”、“高”或“1”可互换使用。

文中使用的术语仅用于描述特定实施例，并不意图限制本发明。如文中所使用的，除非上下文另有明确说明，否则单数形式“一”、“一种”和“所述”旨在亦包括复数形式。进一步理解，术语“包括”和/或“包含”，当在文中使用时，指定了所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或其群组。

本说明书中对“一个实施例”、“实施例”、“示例实施例”、“一些实施例”等的引用表示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可以不必包括所述特定的特征、结构或特性。此外，这些短语不必是指同一实施例。进一步地，当结合实施例描述特定的特征、结构或特性时，认为结合无论是否被明确地描述的其它实施例来实现这种特征、结构或特性是在本领域技术人员的知识范围内的。

应当理解，文中提供的各具体数值应被解释为仅是说明性的而非限制性的。因此，示例性实施例的其他示例可以具有不同的值。

图1是根据本发明的实施例的自校准ADC电路100的简化框图。ADC电路100包括需要被校准的ADC 110、双斜率ADC 120、参考信号电路130、数字引擎140和多个开关(例如开关S1、S2、S3、S4)。在一个实施例中，当ADC电路100处于校准模式时，开关S1断开，并且开关S2、S3和S4闭合。在一个实施例中，当ADC电路100处于正常操作模式时，开关S1闭合，并且开关S2、S3和S4断开。在一个实施例中，开关S1、S2、S3、S4可以由控制电路160提供的相应控制信号控制。在另一个实施例中，开关S1、S2、S3、S4可以由数字引擎140提供的控制信号控制，即，控制电路160嵌入在数字引擎140中。在一个实施例中，数字引擎140可以包括数字电路、微控制器、CPU、存储器中的一个或多个，所述存储器被配置为存储可由所述CPU执行的指令。

在校准模式中，参考信号电路130向ADC 110和双斜率ADC 120提供参考信号131。ADC 110将参考信号131转换为第一数字表示111并向数字引擎140提供第一数字表示111。类似地，双斜率ADC 120将参考信号131转换为第二数字表示121并向数字引擎140提供第二数字表示121。数字引擎140被配置为计算第一数字表示111和第二数字表示121之间的差值并响应于所述差值向ADC 110提供校准信号141。在一个实施例中，ADC 110可以响应于校准信号141校正第一数字表示111。

在一个实施例中，ADC电路100还可以包括校准使能信号150，该校准使能信号150在被置有效(asserted)时将ADC电路100置于校准模式，并在被撤销(de-asserted)时，将ADC电路100置于正常操作模式。在一个实施例中，当ADC电路100处于正常操作模式时，通过除关断开关S2、S3和S4之外还关断对应的开关(未示出)，使双斜率ADC 120、参考信号电路130和数字引擎140与电源(例如Vdd、Vss或二者)断开连接。在一个实施例中，开关(S1、S2、S3、S4)和用于接通和关断电源的开关可以是包括一个或多个MOS晶体管的电子开关。

图1A是根据本发明的实施例的参考信号电路130A的简化电路图。参考信号电路130A可以包括电流镜电路，所述电流镜电路具有通过多个开关(S11、S12、...、S1n)与电阻器134相耦合的参考电流132-1和多个电流镜(132-2、132-3、...、132-n)。在一个实施例中，参考信号电路130A通过使参考电流132-1流过电阻器134来提供稳定的参考信号131。在一个实施例中，参考电流132-1和电阻器134的乘积提供了参考信号131处的电压电平，所述电压电平基本上等于双斜率ADC 120的1LSB。在一个实施例中，多个电流镜132-2、132-3、...、132-n可以是参考电流131-1的整数倍，即电流镜132-2、132-3、...、132-n可以是2xI1、3xI1、...、nxI1，其中，I1是参考电流132-1的当前值。通过接通开关S11、S12、......、Sln，参考信号电路130A可以生成对应于1xLSB、2xLSB、...、nxLSB的模拟输入值的多个离散且稳定的电压信号。

图2是根据本发明的另一实施例的自校准ADC电路200的简化框图。在一个实施例中，ADC电路200可以以如关于ADC电路100所述的基本类似的方式进行操作。在一些实施例中，ADC电路200可以以不同于ADC 100的方式进行操作。ADC电路200包括ADC 210、双斜率ADC 220和数字引擎240。ADC电路200还包括参考信号电路230和设置在参考信号电路230与ADC 210和双斜率ADC 220之间的采样保持电路260。图2示出了ADC(DUT)210和双斜率ADC220不具有内置采样保持电路的情况，使得使用采样保持电路260来对参考信号231进行采样并在短时间间隔内保持采样值直到再次对参考信号231进行采样。在一个实施例中，参考信号电路230被配置为生成线性连续斜升电压信号231，即参考信号231。采样保持电路260被配置为向ADC 210和双斜率ADC 220提供具有线性更高电压电平的多个电压信号261。

图2A是根据本发明的又一实施例的自校准ADC电路200A的简化框图。图2A示出了ADC(DUT)210′具有内置采样保持(sample-and-hold，S/H)电路的情况。例如，ADC 210′可以是使用S/H电路来保持输入值直到完成模数转换的逐次逼近寄存器(SAR)型ADC。在本实施例中，采样保持电路260设置在参考信号电路230和双斜率ADC 220之间，并且被配置为向双斜率ADC 220提供采样信号261′。参考信号电路230、采样保持电路260、双斜率ADC 220和数字引擎240与图2中所示和所述的相同，为了简洁起见，这里省略了对它们的描述。控制电路260可以在数字引擎240的外部或在数字引擎240内实现。在一个实施例中，控制电路260可以包括开关，例如S1、S2、S4和其他开关，以响应于校准使能信号将电源与所述参考信号、所述双斜率ADC、所述采样保持电路、所述数字引擎连接或断开连接。在一个实施例中，数字引擎240可以包括专用硬件结合中央处理器单元(central processor unit，CPU)、软件以及存储器，以实现以下功能：接收ADC 210′的数字代码211和双斜率ADC的数字代码221、计算所述数字代码211和数字代码221之间的差值、将所述差值存储在所述存储器的位置并基于所述差值向ADC 210′提供校准信号241。

图2B是根据本发明的另一实施例的参考信号电路230B的简化电路图。参考信号电路230B包括稳定的参考电流231-1，所述参考电流231-1与电容器232相耦合并被配置为提供线性连续斜升电压信号231。

图3A是示出理想ADC的模拟输入信号与数字输出信号的曲线图。x轴表示以LSB为单位的模拟输入信号的值，y轴表示数字输出信号的相应数字输出代码。虚线对角线310表示模拟输入信号的线性非量化输出响应。理想ADC的相应输出由阶梯线320表示。理想ADC的相应输出根据预定的量化电平(即ADC的分辨率)精确地跟踪模拟输入信号。

图3B是示出实际ADC的模拟输入信号与数字输出信号的曲线图。x轴表示以LSB为单位的模拟输入信号的值，y轴表示数字输出信号的相应数字输出代码。虚线对角线310再次表示模拟输入信号的线性非量化输出响应。实际ADC的相应输出由失真的阶梯线330表示，所述阶梯线330不以与理想ADC相同的方式跟踪模拟输入信号。因此，由于误差(例如偏移误差、增益误差和线性误差)，n位ADC的有效位数(effective number of bit，ENOB)可能与实际n位数不同。本发明示例性实施例的ADC电路可以减少或消除这种误差。

图4是根据本发明的实施例的双斜率ADC 400的框图。双斜率ADC 400包括积分器410、比较器420、控制逻辑430、计数器440和锁存器450。积分器410包括运算放大器(operational amplifier，op amp)411，所述运算放大器411具有接地的负输入端和与电容器412的一端相连接的正输入端以及与电容器412的另一端相连接的输出端。积分器410还包括电阻器413，所述电阻器413具有与运算放大器411的正输入端相连接的第一端和通过开关S41与输入电压Vin、参考电压-Vref或地相连接的第二端。积分器410还包括与电容器412并联连接的开关S42。

在时间t＜0时，S41被设置为接地，S42闭合，并且计数器440被重置为0(零)。在t＝0时，S42断开，S41被设置为在恒定的预定时间段T1内将Vin与积分器410的输入端相连接。计数器440开始计数直至其溢出并在t＝T1之后复位。积分器410在时间段T1内对Vin进行积分以提供输出电压Vc。积分器410在t＝T1时的输出电压Vc是Vin(T1/RC)，即Vc与Vin成线性比例。在t＝T1时，S41被设置为连接-Vref，存储有电压Vc＝Vin(T1/RC)的积分器410对电压Vc进行“去积分(de-integrate)”，使得Vc以恒定斜率-Vref/RC线性下降。当积分器410的输出电压Vc过零并且停止计数器440时，比较器420改变其输出状态。计数器440的值是Vin的数字输出值，然后锁存在锁存器450中。积分时段由组件值引入的任何误差将在去积分时段抵消，使得双斜率ADC 400对组件值的误差不敏感，并可被用作高精度ADC，用于校准任何ADC，诸如分别在图1和图2中示出的ADC 110和ADC 210。

图4A是示出图4的双斜率ADC电路的积分时段和去积分时段的曲线图。在积分时段T1期间(其是固定的预定时间间隔)，计数器440开始对时钟脉冲计数，直至其溢出并复位。例如，如果计数器440是n位二进制计数器，则其需要2n个时钟脉冲才能溢出。积分(充电)时段中的斜率变化取决于Vin的幅度电平，即输出电压Vc与Vin的幅度电平成比例。在t＝T1时，开关S41将-Vref与积分器410相连接，所述积分器410将Vc去积分为零。由于Vref和RC不变，因此去积分(放电)时段的斜率也是恒定的。可变值T2基本上是输入电压Vin的数字输出。如图所示，由于计算T1和T2使用了相同的积分器，所以Vc的斜率(由RC确定)中的任何误差都将抵消。进一步地，由于测量T1和T2使用了相同的时钟，所以时钟中的误差(例如抖动)也会抵消。

图5是根据本发明的实施例的数字引擎500的简化框图。数字引擎500包括具有用于接收第一数字信号d1的第一寄存器511的比较器电路510、用于接收第二数字信号d2的第二寄存器512和被配置为计算所述第一数字信号d1与所述第二数字信号d2之间的差值514的比较器513。数字引擎500还可以包括判定电路520，所述判定电路520被配置为确定d1＞d2、d1＜d2和d1＝d2，并提供指示判定结果的对应输出信号521、522和523。数字引擎500还可以包括被配置为存储差值514的存储器530。在一个实施例中，所述第一数字信号d1是图1(图2)的需要校准的ADC 110(210)的第一数字表示111(211)，所述第二数字信号d2是图1(图2)的双斜率ADC 120(220)的第二数字表示121(221)。在一个实施例中，所述第一数字信号d1和所述第二数字信号d2之间的差值514可以存储在存储器530的对应于所述第二数字信号d2的地址位置。在一些实施例中，判定结果也可以与对应的差值信号一起存储在存储器中。如上所述，所述双斜率ADC对组件值的误差不敏感，因此是高精度ADC，使得其数字输出信号可用作存储所述第一数字信号d1和所述第二数字信号d2之间的差值的位置地址。数字引擎500还可以包括控制电路540，所述控制电路540被配置为响应于校准使能信号(例如150、250)提供控制信号以接通和关断开关(例如S1、S2、S3、S4)。在一个实施例中，数字引擎500可以使用专用IC(application specific IC，ASIC)、现场可编程门阵列(fieldprogrammable gate array，FPGA)、微控制器或包括存储器的CPU来实现。应注意到，所述数字引擎、所述ADC、所述双斜率ADC、所述参考信号电路和所述开关集成在同一集成电路内。

在本发明的一些实施例中，并非所述ADC的所有位都需要调整。例如，所述数字引擎可以确定具有最大差值的存储器位置的存储器位置，并且响应于所述最大差值和判定结果(例如d1＞d2或d1＜d2)仅校准所述ADC的相应位。例如，所述数字引擎可以改变SAR ADC的一个或多个特定电容器值、闪速ADC的一个或多个特定电阻器值，或者基于判定结果使sigma-delta DAC的数字输出信号加上或减去所述差值。在一些实施例中，图1或图2的ADC电路可以迭代地重复校准过程，直到所述ADC的数字输出信号和所述双斜率ADC的数字输出信号之间的差值处于预定的范围内以消除任何随机误差。

图6是根据本发明的又一实施例的自校准ADC电路600的简化框图。ADC电路600包括需要校准的ADC 610、sigma-delta ADC 620、数字引擎640和开关S61、S62。在ADC电路600的正常操作模式中，开关S61和开关S62断开。当ADC电路600处于校准模式时，开关S61和开关S62闭合。在一个实施例中，开关S61和开关S62可以由校准使能信号650控制。在另一个实施例中，开关S61和开关S62可以由数字引擎640控制。在校准模式下，sigma-delta ADC 620被配置为生成第二数字信号d2。数字引擎640可以以与上文所述的数字引擎500相同的方式进行操作。换言之，数字引擎640可以包括具有用于从ADC 610接收第一数字信号d1的第一寄存器611(未示出)的比较器电路610(未示出)、用于从sigma-delta ADC 620接收第二数字信号d2的第二寄存器612(未示出)和被配置为计算所述第一数字信号d1和所述第二数字信号d2之间的差值并提供用于校准ADC 610的差值信号641的比较器613。数字引擎600还可以包括判定电路660，所述判定电路660被配置为确定d1＞d2、d1＜d2和d1＝d2并提供指示判定结果的相应输出信号621、622和623。在一些实施例中，判定电路660嵌入在数字引擎640内。

图7是根据本发明的实施例的用于校准模数转换器的方法700的简化流程图。方法700可以包括在块701处提供具有线性增加的电压电平的模拟输入参考信号。所述模拟输入参考信号可以是多个离散且稳定的电压信号或连续斜升电压信号。在块703处，所述方法包括待校准的模数转换器(ADC)将所述模拟输入参考信号转换为第一数字代码组。在块705处，所述方法包括双斜率模数转换器将所述模拟输入参考信号转换为第二数字代码组。在块707处，所述方法包括数字引擎计算所述第一数字代码组与所述第二数字代码组之间的差值，以获得指示差值信号的第三数字代码组。在块709处，所述方法包括响应于所述第三数字代码组校准所述ADC。应该理解，可以以不同的顺序执行上述块。例如，所述模拟输入参考信号可以由所述ADC和所述双斜率ADC同时或以不同的顺序进行转换。换言之，可以同时或以不同的顺序执行块703和块705。根据本发明的实施例，所述方法可以由计算机程序执行，所述计算机程序包括可由处理单元执行的指令。所述计算机程序可以存储在可由CPU加载和执行的计算机可读介质上。所述计算机程序存储在存储器中，并与所述CPU和所述ADC、所述双斜率ADC集成在同一集成电路上。

在一些实施例中，所述参考信号可以由图1A中所示的参考信号电路130A提供。也就是说，所述参考信号可以包括由各个开关控制的流过电阻器的多个电流源产生的多个离散参考值，并且所述电流源是参考电流的整数倍。在一个实施例中，流过所述电阻器的参考电流基本上等于所述参考信号的1LSB，并且所述参考信号可以是所述LSB的整数倍。

在一些其他的实施例中，所述参考信号可以由图2B中所示的参考信号电路230B提供。参考信号电路230B包括与电容器相耦合的稳定参考电流，以提供线性斜升电压信号。在这种情况下，所述方法可以包括采样保持电路对所述参考信号进行采样(量化)，并将采样的参考信号提供给所述ADC和所述双斜率ADC以进行转换。

本发明的实施例便于校准许多类型的ADC。例如，所述待校准ADC和所述双斜率ADC的数字输出信号之间的差值可用于校准或调整逐次逼近寄存器(SAR)ADC的电容比、闪速ADC的电阻比等。

本公开的所述方法和设备可以以多种方式实现。例如，本公开的所述方法和设备可以通过软件、硬件、固件或软件、硬件和固件的任一组合来实现。本领域技术人员将理解，所描述的方法的步骤顺序仅用于说明，并且本公开的所述方法的步骤不限于上述顺序。进一步地，在一些实施例中，本公开可以作为存储在记录介质中的程序实现，所述程序包括可由处理器执行的机器可读指令。因此，本公开还涵盖存储用于执行根据本公开的所述方法的程序的记录介质。

虽然文中参考说明性的实施例对本发明进行了描述，但是该描述并不旨在以限制性意义来解释。确切地说，所述说明性的实施例的目的是使本领域技术人员更好地理解本发明的精神。为了不模糊本发明的范围，省略了众所周知的工艺和制造技术的许多细节。参考本说明书对所述说明性的实施例以及其他实施例做出各种修改对于本领域技术人员而言是显而易见的。因此，所附权利要求旨在涵盖任何这样的修改。

Claims (18)

1.一种自校准模数转换器，包括：

参考信号电路，所述参考信号电路被配置为提供参考信号；

模数转换器，所述模数转换器被配置为生成所述参考信号的第一数字表示；

双斜率模数转换器，所述双斜率模数转换器被配置为生成所述参考信号的第二数字表示；

数字引擎，所述数字引擎被配置为将所述第一数字表示与所述第二数字表示进行比较以获得差值并且响应于所述差值输出校准信号至所述模数转换器，

其中，所述参考信号电路、所述模数转换器、所述双斜率模数转换器和所述数字引擎集成在一个集成电路内。

2.根据权利要求1所述的自校准模数转换器，还包括：

控制电路，所述控制电路被配置为在校准使能信号被置有效时启用所述参考信号电路、所述双斜率模数转换器和所述数字引擎，并在所述校准使能信号被撤销时将输入模拟信号与所述模数转换器相连接。

3.根据权利要求2所述的自校准模数转换器，其中，所述控制电路包括多个电子开关，所述多个电子开关被配置为：在所述校准使能信号被置有效时，将所述参考信号电路、所述双斜率模数转换器和所述数字引擎与电源电压相连接，并断开所述输入模拟信号与所述模数转换器的连接；在所述校准使能信号被撤销时，断开所述参考信号电路、所述双斜率模数转换器和所述数字引擎与所述电源电压的连接，并将所述输入模拟信号与所述模数转换器相连接。

4.根据权利要求1所述的自校准模数转换器，其中，所述参考信号包括多个参考值；所述模数转换器将所述多个参考值转换为第一数字代码组，所述双斜率模数转换器将所述多个参考值转换为第二数字代码组，所述数字引擎计算所述第一数字代码组和所述第二数字代码组之间的差值，以提供对应于差值信号的第三数字代码组，并将所述第三数字代码组存储在存储器中。

5.根据权利要求4所述的自校准模数转换器，其中，所述第三数字代码组的每个代码存储在所述存储器的对应于所述第二数字代码组中的一个代码的地址位置处。

6.根据权利要求4所述的白校准模数转换器，其中，所述参考信号电路多次生成所述参考信号，使得所述数字引擎提供多个第三数字代码组并对所述多个第三数字代码组执行平均算法以获得存储在所述存储器中的平均后的第三数字代码组。

7.根据权利要求1所述的自校准模数转换器，其中，所述参考信号电路包括：

电流镜电路，所述电流镜电路包括参考电流和反映所述参考电流的多个电流镜；

电阻器，所述电阻器与所述电流镜电路相耦合；和

多个开关，所述多个开关设置于所述电流镜电路和所述电阻器之间。

8.一种用于模数转换器校准的电路，包括：

斜坡参考信号电路，所述斜坡参考信号电路被配置为生成线性增加的电压信号；

采样保持电路，所述采样保持电路具有与所述斜坡参考信号电路相耦合的输入端子，并被配置为在输出端子生成具有线性较高电压电平的多个电压信号；

所述模数转换器，所述模数转换器与所述采样保持电路的输出端子相耦合，并被配置为生成所述多个电压信号的第一数字代码组；

双斜率模数转换器，所述双斜率模数转换器与所述采样保持电路的输出端子相耦合，并被配置为生成所述多个电压信号的第二数字代码组；

数字引擎，所述数字引擎被配置为计算所述第一数字代码组与所述第二数字代码组之间的差值，并提供对应于差值信号的第三数字代码组，

其中，所述斜坡参考信号电路、所述采样保持电路、所述模数转换器、所述双斜率模数转换器和数字引擎集成在一个集成电路内。

9.根据权利要求8所述的电路，还包括：

控制电路，所述控制电路被配置为：在所述模数转换器处于校准模式下时将所述斜坡参考信号电路与所述模数转换器、与所述双斜率模数转换器相耦合；在所述模数转换器处于正常操作模式下时，将模拟输入信号与所述模数转换器相耦合。

10.根据权利要求9所述的电路，其中，所述斜坡参考信号电路和所述双斜率模数转换器被禁用，使得所述斜坡参考信号电路和所述双斜率模数转换器在所述模数转换器处于正常工作模式下时不消耗功率。

11.根据权利要求9所述的电路，其中，所述斜坡参考信号电路、所述采样保持电路、所述双斜率模数转换器和所述数字引擎被禁用，使得所述斜坡参考信号电路、所述采样保持电路、所述双斜率模数转换器和所述数字引擎在所述模数转换器处于正常工作模式下时不消耗功率。

12.根据权利要求8所述的电路，其中，所述斜坡参考信号电路包括参考电流和电容器。

13.一种用于校准模数转换器的方法，所述方法包括：

提供具有多个线性增加的电压电平的参考信号；

所述模数转换器将所述参考信号转换为所述多个电压电平的第一数字代码组；

双斜率模数转换器将所述参考信号转换为所述多个电压电平的第二数字代码组；

数字引擎计算所述第一数字代码组与所述第二数字代码组之间的差值，以获得指示差值信号的第三数字代码组；

响应于所述第三数字代码组校准所述模数转换器。

14.根据权利要求13所述的方法，还包括：

将所述第三数字代码组存储在存储器中，其中，所述第三数字代码组的每个代码存储在所述存储器的对应于所述第二数字代码组中的一个代码的地址位置处。

15.根据权利要求13所述的方法，其中，所述参考信号包括由多个电流提供的多个参考值，所述多个电流在多个开关的控制下反映参考电流并流过电阻器。

16.根据权利要求15所述的方法，其中，所述模数转换器和所述双斜率模数转换器多次转换所述多个参考值，以平均所述第一数字代码组与所述第二数字代码组之间的所述差值。

17.根据权利要求13所述的方法，其中，所述参考信号由包括参考电流和电容器的斜坡参考信号电路提供。

18.根据权利要求17所述的方法，还包括，在将所述参考信号提供给所述模数转换器和所述双斜率模数转换器之前：

采样保持电路对所述参考信号进行采样。