CN109194591A - 一种100g与10g以太互通系统及方法 - Google Patents

Abstract

本发明公开了一种100G与10G以太互通系统及方法，属于高速通信技术领域。本发明的100G与10G以太互通系统，该系统包括100G以太收发接口模块、10G以太收发接口模块和逻辑模块，逻辑模块配置在100G以太收发接口模块和10G以太收发接口模块之间，逻辑模块用于将来自10G以太收发接口模块的10G以太流量逻辑汇聚至100G以太收发接口模块并输出，且逻辑模块还用于将来自100G以太收发接口模块的100G流量均分至10G以太收发接口模块中输出。该发明的100G与10G以太互通系统设计合理，操作简单，具有很好的推广应用价值。

Description

一种100G与10G以太互通系统及方法

技术领域

本发明涉及高速通信技术领域，具体提供一种100G与10G以太互通系统及方法。

背景技术

随着社会经济的飞速发展，无线通信技术也取得了很大的进步。随着光传输技术的成熟，各种网络流量管控和分析设备层出不穷，而网络设备在研发生产时支持的接口类型会被固化，但在现场应用时会遇到设备接口与网络流量不适配的问题，有待进一步改进。

发明内容

本发明的技术任务是针对上述存在的问题，提供一种设计合理的100G与10G以太互通系统。

本发明进一步的技术任务是提供一种100G与10G以太互通方法。

为实现上述目的，本发明提供了如下技术方案：

一种100G与10G以太互通系统，该系统包括100G以太收发接口模块、10G以太收发接口模块和逻辑模块，逻辑模块配置在100G以太收发接口模块和10G以太收发接口模块之间，逻辑模块用于将来自10G以太收发接口模块的10G以太流量逻辑汇聚至100G以太收发接口模块并输出，且逻辑模块还用于将来自100G以太收发接口模块的100G流量均分至10G以太收发接口模块中输出。

作为优选，所述逻辑模块用于将来自10G以太收发接口模块的10G以太流量逻辑汇聚至100G以太收发接口模块并输出的部分包括接收单元、合并单元和发送单元，接收单元将10G以太收发接口模块传送来的流量接收并解析有效报文；合并单元将所有接收到的流量数据合并成一路输出到发送单元；发送单元用于对接收到的合并数据进行封装转换，并与100G以太收发接口模块对接输出。

作为优选，所述合并单元包括两组，其中一组用于将接收到的所有来自10G以太收发接口模块合并成两路数据；另一组再将两路数据合并成一路数据输出到发送单元中。

作为优选，逻辑模块用于将来自100G以太收发接口模块的100G流量均分至10G以太收发接口模块中输出的部分包括以太报文解析逻辑单元、负载均衡逻辑单元、同源同宿逻辑单元，其中，以太报文解析逻辑单元用于将来自100G以太收发接口模块的流量数据解析；负载均衡逻辑单元用于将解析后的报文信息均匀分布到10G以太收发接口模块中；同源同宿逻辑单元用于将负载均衡逻辑单元均分的同一来源的数据流量发送到同一接收设备中。

作为优选，所述逻辑模块通过Verilog语言进行行为级描述，编译形成网表文件综合映射下载至FPGA芯片中，通过FPGA芯片的形式实现逻辑控制。

一种100G与10G以太互通方法，该方法中，10G以太收发接口模块、100G以太收发接口模块分别与逻辑模块相连接，其中所述10G以太收发接口模块、100G以太收发接口模块均连接有对应的接收设备；

当10G以太收发接口模块发送10G以太流量时，逻辑模块完成接收后将所有10G以太流量汇聚至100G以太收发接口模块，再输出至与其连接的接收设备中；

当100G以太收发接口模块发送100G流量时，逻辑模块完成接收后均分至10G以太收发接口模块中，再输出至与其连接的接收设备中。

所述逻辑模块下载至FPGA芯片中。

作为优选，所述10G以太收发接口模块配置有10个，100G以太收发接口模块配置有1个，相对应的，合并模块包括两组，其中一组包括两个可将接收到的5路来自10G以太收发接口模块的流量数据合并成一路流量数据的模块，另一组为一个将两路数据合并成一路数据的模块。

作为优选，所述逻辑模块通过Verilog语言进行行为级描述，编译形成网表文件综合映射下载至FPGA芯片中，通过FPGA芯片的形式实现逻辑控制。

作为优选，所述10G以太收发接口模块发送流量到100G以太收发接口模块的过程为：

首先10G以太收发接口模块全部或者若干个同时接入流量并采取原样输出的策略输出至逻辑模块，逻辑模块中的接收单元将10G以太收发接口模块传送来的流量接收并解析有效报文，根据报文自带CRC字段检测报文完整性，同时，将报文封装为每周期69bits的数据；

合并单元用于将所有接收到的流量数据合并成一路输出到发送模块；

发送单元用于对接收到的合并数据进行封装转换，并与100G以太收发接口模块对接输出。

作为优选，所述100G以太收发接口模块发送流量数据到10G以太收发接口模块的具体过程为：

首先以太报文解析逻辑模块将来自100G以太收发接口模块的流量数据解析，根据接收以太报文的IP地址进行哈希计算得到相应的哈希值，然后查找对应的策略输出接口表，获取输出接口号，然后转发至相应的输出接口；在该过程中，通过负载均衡逻辑单元将解析后的报文信息均匀分布到10G以太收发接口模块中，同源同宿逻辑单元用于将负载均衡逻辑单元均分的同一来源的数据流量发送到同一接收设备中。

其中，以太报文解析逻辑模块解析数据流量的具体过程为：

以太报文解析逻辑模块解析报文时，将报文解析为72bits数据data[71:0]；

然后将数据data[71:0]数据进行数据位和有效位分离，并重新封装为134bits单周期处理数据，对于数据长度超过1518字节的超长包和小于64字节的超短包，进行丢弃处理；

然后再将封装处理后的数据进行解析，识别出以太报文，并将识别出的非以太报文丢弃，该识别出的以太报文即需要进行哈希计算的以太报文。

与现有技术相比，本发明的100G与10G以太互通方法具有以下突出的有益效果：所述100G与10G以太互通方法设计合理、简单、可行，支持非以太报文、超长超短包衰减功能；支持10G口输出自动负载均衡，保证输出流量不会超载而丢包；支持同源同宿，根据报文的IP地址合理分配输出接口，保证会话的完整性，解决了在10G或100G以太流量环境下，无法与已选网络硬件设备上的100G或10G接口适配，流量无法接入网络设备的问题，实用性强，适用范围广泛，具有良好的推广应用价值。

附图说明

图1是本发明所述100G与10G以太互通系统的拓扑图；

图2本发明所述100G与10G以太互通实现示意图；

图3本发明所述10G与100G以太互通实现示意图。

具体实施方式

下面将结合附图和实施例，对本发明的100G与10G以太互通系统及方法作进一步详细说明。

实施例

如图1所示，本发明的100G与10G以太互通系统包括100G以太收发接口模块、10G以太收发接口模块和逻辑模块。

逻辑模块配置在100G以太收发接口模块和10G以太收发接口模块之间。逻辑模块通过Verilog语言进行行为级描述，编译形成网表文件综合映射下载至FPGA芯片中，通过FPGA芯片的形式实现逻辑控制。逻辑模块用于将来自10G以太收发接口模块的10G以太流量逻辑汇聚至100G以太收发接口模块并输出，且逻辑模块还用于将来自100G以太收发接口模块的100G流量均分至10G以太收发接口模块中输出。

其中，逻辑模块用于将来自10G以太收发接口模块的10G以太流量逻辑汇聚至100G以太收发接口模块并输出的部分包括接收单元、合并单元和发送单元，接收单元将10G以太收发接口模块传送来的流量接收并解析有效报文；合并单元将所有接收到的流量数据合并成一路输出到发送单元；发送单元用于对接收到的合并数据进行封装转换，并与100G以太收发接口模块对接输出。所述合并单元包括两组，其中一组用于将接收到的所有来自10G以太收发接口模块合并成两路数据；另一组再将两路数据合并成一路数据输出到发送单元中。

逻辑模块用于将来自100G以太收发接口模块的100G流量均分至10G以太收发接口模块中输出的部分包括以太报文解析逻辑单元、负载均衡逻辑单元、同源同宿逻辑单元，其中，以太报文解析逻辑单元用于将来自100G以太收发接口模块的流量数据解析；负载均衡逻辑单元用于将解析后的报文信息均匀分布到10G以太收发接口模块中；同源同宿逻辑单元用于将负载均衡逻辑单元均分的同一来源的数据流量发送到同一接收设备中。

本发明的100G与10G以太互通方法中，10G以太收发接口模块、100G以太收发接口模块分别与逻辑模块相连接，其中所述10G以太收发接口模块、100G以太收发接口模块均连接有对应的接收设备。

当10G以太收发接口模块发送10G以太流量时，逻辑模块完成接收后将所有10G以太流量汇聚至100G以太收发接口模块，再输出至与其连接的接收设备中。

当100G以太收发接口模块发送100G流量时，逻辑模块完成接收后均分至10G以太收发接口模块中，再输出至与其连接的接收设备中。

其中，10G以太收发接口模块配置有10个，100G以太收发接口模块配置有1个，相对应的，合并模块包括两组，其中一组包括两个可将接收到的5路来自10G以太收发接口模块的流量数据合并成一路流量数据的模块，另一组为一个将两路数据合并成一路数据的模块。

如图2和图3所示，10G以太收发接口模块发送流量到100G以太收发接口模块的过程为：

首先10G以太收发接口模块全部或者若干个同时接入流量并采取原样输出的策略输出至逻辑模块，逻辑模块中的接收单元将10G以太收发接口模块传送来的流量接收并解析有效报文，根据报文自带CRC字段检测报文完整性，同时，将报文封装为每周期69bits的数据；

合并单元用于将所有接收到的流量数据合并成一路输出到发送模块；

发送单元用于对接收到的合并数据进行封装转换，并与100G以太收发接口模块对接输出。

100G以太收发接口模块发送流量数据到10G以太收发接口模块的具体过程为：

首先以太报文解析逻辑模块将来自100G以太收发接口模块的流量数据解析，根据接收以太报文的IP地址进行哈希计算得到相应的哈希值，然后查找对应的策略输出接口表，获取输出接口号，然后转发至相应的输出接口；在该过程中，通过负载均衡逻辑单元将解析后的报文信息均匀分布到10G以太收发接口模块中，同源同宿逻辑单元用于将负载均衡逻辑单元均分的同一来源的数据流量发送到同一接收设备中。

以太报文解析逻辑模块解析报文时，将报文解析为72bits数据data[71:0]；

然后将数据data[71:0]数据进行数据位和有效位分离，并重新封装为134bits单周期处理数据，对于数据长度超过1518字节的超长包和小于64字节的超短包，进行丢弃处理；

然后再将封装处理后的数据进行解析，识别出以太报文，并将识别出的非以太报文丢弃，该识别出的以太报文即需要进行哈希计算的以太报文。

下面采用SFP来作为10G以太收发接口模块，CIF接口作为100G以太收发接口模块对发明进行实例说明。

当SFP作为接入时，10个10G以太接口可以全部或者若干个同时接入流量，所有流量处理逻辑均采取原样输出的策略，当SFP作为输出时，流量由SFP+模块接入，考虑到10G口极易达到负载，所以，处理逻辑首先会根据接收以太报文的IP地址进行哈希计算得到相应的哈希值，然后查找对应的策略输出接口表，获取输出接口号，然后转发至相应的输出接口，以此保证输出接口不会因流量过载导致丢包，又能保证同一会话的报文能从同一输出接口输出，使会话完整性得到保证。本设计采用Verilog语言描述满足设计要求后综合映射至FPGA实现。整体设计的数据流如附图1和图2，具体实施如下：

10G转100G：

1）SFP以太接口采用QuartusII提供的XGMII_MAC模块，支持IEEE 802.3-2005标准，接收模块首先将接收到的差分信号解析为数字可处理有效报文，根据报文自带CRC字段检测报文完整性，同时，将报文封装为每周期69bits的数据data[68:0]。

2）采用2个合并模块，将1）中的10路数据流合并为2路。

3）将2）输出的2路数据流再进行二合一获得最终一路输出。

4）将3）中输出的数据流发给发送模块进行封装转换。

5）将4）中输出的数据流与QuartusII提供的CIF模块对接输出。

100G转10G：

CIF接口作为输入，流量首先进入FPGA内部逻辑，并将报文解析为72bits数据data[71:0]。

将data[71:0]数据进行数据位和有效位分离，并重新封装为134bits单周期处理数据。对于数据长度超过1518字节的超长包和小于64字节的超短包，处理逻辑选择丢弃处理。

将输出的数据进行解析，以太报文获取多元组信息。识别出的非以太报文，丢弃该报文。

将多元组信息输入到hash模块进行计算得到hash值。

将输出的hash值作为查找输出接口表地址，查找输出接口值。

根据查询结果将报文输出至对应的接口。

其中100G转10G逻辑过程中的输出接口表已按输出端口顺序(0123456789AB012345…循环，直到将表填满为止)依次写入。本设计采用CRC16做hash运算，输入源目IP通过扩展至128bits后作为哈希输入。根据报文源目IP的哈希值作为查找输出接口表地址保证了同一会话的报文从同一接口输出，不同会话的流量会经过不同接口输出，保证某一10G口不会因过载丢包。

以上所述的实施例，只是本发明较优选的具体实施方式，本领域的技术人员在本发明技术方案范围内进行的通常变化和替换都应包含在本发明的保护范围内。

Claims (10)

1.一种100G与10G以太互通系统，其特征在于：该系统包括100G以太收发接口模块、10G以太收发接口模块和逻辑模块，逻辑模块配置在100G以太收发接口模块和10G以太收发接口模块之间，逻辑模块用于将来自10G以太收发接口模块的10G以太流量逻辑汇聚至100G以太收发接口模块并输出，且逻辑模块还用于将来自100G以太收发接口模块的100G流量均分至10G以太收发接口模块中输出。

2.根据权利要求1所述的100G与10G以太互通系统，其特征在于：所述逻辑模块用于将来自10G以太收发接口模块的10G以太流量逻辑汇聚至100G以太收发接口模块并输出的部分包括接收单元、合并单元和发送单元，接收单元将10G以太收发接口模块传送来的流量接收并解析有效报文；合并单元将所有接收到的流量数据合并成一路输出到发送单元；发送单元用于对接收到的合并数据进行封装转换，并与100G以太收发接口模块对接输出。

3.根据权利要求1或2所述的100G与10G以太互通系统，其特征在于：所述合并单元包括两组，其中一组用于将接收到的所有来自10G以太收发接口模块合并成两路数据；另一组再将两路数据合并成一路数据输出到发送单元中。

4.根据权利要求3所述的100G与10G以太互通系统，其特征在于：逻辑模块用于将来自100G以太收发接口模块的100G流量均分至10G以太收发接口模块中输出的部分包括以太报文解析逻辑单元、负载均衡逻辑单元、同源同宿逻辑单元，其中，以太报文解析逻辑单元用于将来自100G以太收发接口模块的流量数据解析；负载均衡逻辑单元用于将解析后的报文信息均匀分布到10G以太收发接口模块中；同源同宿逻辑单元用于将负载均衡逻辑单元均分的同一来源的数据流量发送到同一接收设备中。

5.根据权利要求4所述的100G与10G以太互通系统，其特征在于：所述逻辑模块通过Verilog语言进行行为级描述，编译形成网表文件综合映射下载至FPGA芯片中，通过FPGA芯片的形式实现逻辑控制。

6.一种100G与10G以太互通方法，其特征在于：该方法中，10G以太收发接口模块、100G以太收发接口模块分别与逻辑模块相连接，其中所述10G以太收发接口模块、100G以太收发接口模块均连接有对应的接收设备；

当10G以太收发接口模块发送10G以太流量时，逻辑模块完成接收后将所有10G以太流量汇聚至100G以太收发接口模块，再输出至与其连接的接收设备中；

当100G以太收发接口模块发送100G流量时，逻辑模块完成接收后均分至10G以太收发接口模块中，再输出至与其连接的接收设备中。

7.根据权利要求6所述的100G与10G以太互通方法，其特征在于：所述10G以太收发接口模块配置有10个，100G以太收发接口模块配置有1个，相对应的，合并模块包括两组，其中一组包括两个可将接收到的5路来自10G以太收发接口模块的流量数据合并成一路流量数据的模块，另一组为一个将两路数据合并成一路数据的模块。

8.根据权利要求6或7所述的100G与10G以太互通方法，其特征在于：所述逻辑模块通过Verilog语言进行行为级描述，编译形成网表文件综合映射下载至FPGA芯片中，通过FPGA芯片的形式实现逻辑控制。

9.根据权利要求8所述的100G与10G以太互通方法，其特征在于：所述10G以太收发接口模块发送流量到100G以太收发接口模块的过程为：

首先10G以太收发接口模块全部或者若干个同时接入流量并采取原样输出的策略输出至逻辑模块，逻辑模块中的接收单元将10G以太收发接口模块传送来的流量接收并解析有效报文，根据报文自带CRC字段检测报文完整性，同时，将报文封装为每周期69bits的数据；

合并单元用于将所有接收到的流量数据合并成一路输出到发送模块；

发送单元用于对接收到的合并数据进行封装转换，并与100G以太收发接口模块对接输出。

10.根据权利要求9所述的100G与10G以太互通方法，其特征在于：所述100G以太收发接口模块发送流量数据到10G以太收发接口模块的具体过程为：

首先以太报文解析逻辑模块将来自100G以太收发接口模块的流量数据解析，根据接收以太报文的IP地址进行哈希计算得到相应的哈希值，然后查找对应的策略输出接口表，获取输出接口号，然后转发至相应的输出接口；在该过程中，通过负载均衡逻辑单元将解析后的报文信息均匀分布到10G以太收发接口模块中，同源同宿逻辑单元用于将负载均衡逻辑单元均分的同一来源的数据流量发送到同一接收设备中。