CN109194293B - 一种节约dpd系统硬件资源的方法 - Google Patents

一种节约dpd系统硬件资源的方法 Download PDF

Info

Publication number
CN109194293B
CN109194293B CN201810852140.XA CN201810852140A CN109194293B CN 109194293 B CN109194293 B CN 109194293B CN 201810852140 A CN201810852140 A CN 201810852140A CN 109194293 B CN109194293 B CN 109194293B
Authority
CN
China
Prior art keywords
matrix
feedback signal
signal
synchronization
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810852140.XA
Other languages
English (en)
Other versions
CN109194293A (zh
Inventor
本杰明.K.许
刘聪江
蓝锦龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou Zhicheng Information Technology Co ltd
Original Assignee
Fuzhou Zhicheng Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Zhicheng Information Technology Co ltd filed Critical Fuzhou Zhicheng Information Technology Co ltd
Priority to CN201810852140.XA priority Critical patent/CN109194293B/zh
Publication of CN109194293A publication Critical patent/CN109194293A/zh
Application granted granted Critical
Publication of CN109194293B publication Critical patent/CN109194293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种节约DPD系统硬件资源的方法，本发明在非齐次线性方程组两边乘以矩阵U的转置共轭或矩阵U的转置，把方程组的矩阵运算转化为方阵运算，最后使用高斯消元法求解DPD预失真参数，巧妙地避免了矩阵求逆运算，节约DPD系统硬件资源；对DPD算法中的矩阵U构造进行优化，缩短80％地算法运算时间，极大地提升了算法地运行效率，同时节约DPD系统硬件资源。

Description

一种节约DPD系统硬件资源的方法
技术领域
本发明涉及无线通信领域，特别指一种节约DPD系统硬件资源的方法。
背景技术
功率放大器(PowerAmplifier，PA)的非线性特性对其工作效率会产生极大的影响，同时随着高数据率和多媒体业务需求的急剧增加，对功率放大器的线性度提出了更高的要求。因此，为了获得高效率和高线性的功率放大器，对功率放大器进行高线性化就显得极为必要。
目前，数字预失真(Digital Pre-distortion，DPD)被证明是发展最快且最为有效的补偿功率放大器非线性的方法之一。即在功率放大器之前加一个与功率放大器非线性特性互逆的非线性模块用做预失真器以抵消补偿功率放大器的非线性。理想情况下所加的预失真器失真将完全抵消后续放大器的非线性失真，整个系统最终将是线性的。
DPD系统实现的前提是对相应的硬件配置研究适合的DPD算法，基于芯片资源的限制，需要对DPD算法进行简化及优化。
DPD算法需要对功率放大器的输入及输出的反馈信号进行处理，从而得出一组功率放大器的预失真系数。通过这组系数对输入信号做一种预失真的处理，当处理后的信号通过功率放大器后，即得到线性化后的功率放大器输出信号。基于此，可以得到DPD系统的两个关键模块：对输入及反馈信号处理得出预失真系数的模块(参数估计)和将预失真系数加入输入信号的模块(预失真器)。
现有最接近的对比文件为中国的一篇发明申请，其申请名称：一种采用复数QR-RLS算法完成DPD功能的系统及方法，其申请号：201110364408.3，其申请日期：2011.11.17，对比文件给出了一种采用复数QR-RLS算法完成DPD功能的系统及方法，该算法需要做QR分解及递归最小二乘法(RLS)处理，而该两项算法处理只是避免了矩阵求逆的计算，对DPD算法本身并没有简化的作用，从而无法达到节约硬件资源以及推广商用的目的。本发明则是对DPD算法进行简化及优化，可以达到节约硬件资源以及推广商用的目的。
以下对现有DPD系统进行功能式说明：
DPD系统采用在功率放大器之前加一个与功率放大器非线性特性互逆的非线性模块用做预失真器以抵消补偿功率放大器的非线性，预失真器的功能是要对输入到非线性功率放大器的信号进行功率放大器特性相反的补偿，以实现功率放大器线性放大的目的，即yo(n)＝k·x(n)，其中yo(n)为反馈信号的初始值，k为补偿系数，x(n)为输入信号，n为参数；
预失真器的功能函数如下：
Figure GDA0003412778560000021
其中，Q都是功率放大器记忆的深度，K都是功率放大器的非线性阶数，q为Q的计数符号，k为K的计数符号，akq为温度及环境等因素变化的系数，y(n)为基带信号，x(n)为输入信号，当y(n)与x(n)相近时，得F[x(n)]＝F[y(n)]，即
Figure GDA0003412778560000022
对(2)式作如下定义：
ukq(n)＝y(n-q)|y(n-q)|k-1
U＝(ukq(0) ukq(1) … ukq(L-1))
A＝(a00 a10 … aK(Q-1))
Z＝(z(0) z(1) … z(L-1))
其中，L是功率放大器耦合回来的信号的抽样点数。则式(2)化为(3)式：
Z＝AU (3)
其中Z为预失真器功能函数的输出，A为预失真参数矩阵，U为反馈信号的构造矩阵。
求解(3)式即可得到DPD参数，MATLAB提供矩阵求逆的内置函数，可以直接通过求解，即可得到结果，但是暂用大量DPD系统硬件资源。而且在FPGA中无法直接应用MATLAB的内置函数，因此需要另外寻找一种非齐次线性方程组的求解方法，以避免或实现矩阵求逆的计算。就矩阵求逆来看，可以通过QR分解和SVD分解来代替矩阵求逆的计算；QR分解是将K·Q行，n列的矩阵U分解为Q和R两个矩阵，其中Q是正交阵，R是非奇异上三角阵；正交阵的逆为其转置矩阵，上三角矩阵的方程组可以通过回代法求解；SVD分解是将K·Q行，n列的矩阵U分解为D、V和S三个矩阵，其中D和V是正交阵，S是对角阵；正交阵的逆为其转置矩阵，对角阵的逆为其非零元素求倒后的矩阵，由此可以得到矩阵U的逆，进而可以求解得到DPD参数。
U为一个K·Q行，n列的矩阵，当采样量较大时，U矩阵的列数将远大于K·Q(即n>>K·Q)，进行QR分解或SVD分解也将更加复杂，这在一定程度上增加了(3)式的求解复杂度，也将占用大量DPD系统硬件资源。
发明内容
本发明要解决的技术问题，在于提供一种节约DPD系统硬件资源的方法。
本发明具体包括如下步骤：
一种节约DPD系统硬件资源的方法，包括
步骤S1、采集功率放大器的输入信号及功率放大器输出的反馈信号进行信号同步；
步骤S2、对反馈信号进行增益估计处理，使其幅值与输入信号相近；
步骤S3、通过反馈信号构造矩阵U；其中，所述矩阵U为m行n列的矩阵，m和n均为大于零的自然数，且m＝K·Q，Q是功率放大器的记忆深度的取值；K是功率放大器的非线性阶数的取值；
所述矩阵U的构造过程是：首先计算出Q＝1时的矩阵元素，即从第1行至第K行的元素，其他行的元素按照Q值的不同复制第1行至第K行的n-Q列元素即可快速构造矩阵U；
步骤S4、通过预失真器功能函数的输出Z与所述矩阵U计算出预失真参数矩阵A；所述预失真参数矩阵A计算过程是：
在Z＝AU方程组两边乘以矩阵U的转置共轭或矩阵U的转置，从而把Z＝AU方程组的矩阵运算转化为方阵运算；
再采用高斯消元法求解，得到预失真参数矩阵A；
步骤S5、最后把预失真参数矩阵A加载到预失真器中完成一次DPD系统处理；返回步骤S1进行下一次DPD系统处理。
优选地，所述步骤S1中的信号同步过程包括粗同步和精同步两步；
所述粗同步使得输入信号和反馈信号对齐到一个采样钟偏移，其运用公式为：
Figure GDA0003412778560000041
其中，D为估计时延；N为信号的抽样点数；Di为搜索长度，对于某些搜索窗口的长度W，有Di∈[0,W-l]；n为相关长度；x(n)和y0(n)分别表示输入信号和反馈信号，y*0(n)为反馈信号的共轭；
所述精同步由相位调整得到，其运用公式为：
Figure GDA0003412778560000042
其中，D为粗同步中的估计时延，||.||为L-∞范数，θ为相位调整因子；反馈信号的初始信号乘以θ完成输入信号与反馈信号的精确同步。
优选地，所述步骤S2的增益估计处理运用到的公式为：
首先通过输入信号与反馈信号的初始值的功率幅值之间的比值进行增
Figure GDA0003412778560000043
益估计得到增益值G；其中反馈信号的初始值为y0，增益值为G，由上式得到反馈信号y，以使y(n)的幅值更接近于x(n)。
一种节约DPD系统硬件资源的方法，包括
步骤S1、采集功率放大器的输入信号及功率放大器输出的反馈信号进行信号同步；
步骤S2、对反馈信号进行增益估计处理，使其幅值与输入信号相近；
步骤S3、通过反馈信号构造矩阵U；其中，所述矩阵U为m行n列的矩阵，m和n均为大于零的自然数，且m＝K·Q，Q是功率放大器的记忆深度的取值；K是功率放大器的非线性阶数的取值；
所述矩阵U的构造过程是：首先计算出Q＝1时的矩阵元素，即从第1行至第K行的元素，其他行的元素按照Q值的不同复制第1行至第K行的n-Q列元素即可快速构造矩阵U；
步骤S4、通过预失真器功能函数的输出Z与所述矩阵U计算出预失真参数矩阵A；所述预失真参数矩阵A计算过程是：
通过在Z＝AU方程组求解得到预失真参数矩阵A；
步骤S5、最后把预失真参数矩阵A加载到预失真器中完成一次DPD系统处理；返回步骤S1进行下一次DPD系统处理。
优选地，所述步骤S1中的信号同步过程包括粗同步和精同步两步；
所述粗同步使得输入信号和反馈信号对齐到一个采样钟偏移，其运用公式为：
Figure GDA0003412778560000051
其中，D为估计时延；N为信号的抽样点数；Di为搜索长度，对于某些搜索窗口的长度W，有Di∈[0,W-l]；n为相关长度；x(n)和y0(n)分别表示输入信号和反馈信号，y*0(n)为反馈信号的共轭；
所述精同步由相位调整得到，其运用公式为：
Figure GDA0003412778560000052
其中，D为粗同步中的估计时延，||.||为L-∞范数，θ为相位调整因子；反馈信号的初始信号乘以θ完成输入信号与反馈信号的精确同步。
优选地，所述步骤S2的增益估计处理运用到的公式为：
首先通过输入信号与反馈信号的初始值的功率幅值之间的比值进行增
Figure GDA0003412778560000061
益估计得到增益值G；其中反馈信号的初始值为y0，增益值为G，由上式得到反馈信号y，以使y(n)的幅值更接近于x(n)。
一种节约DPD系统硬件资源的方法，包括
步骤S1、采集功率放大器的输入信号及功率放大器输出的反馈信号进行信号同步；
步骤S2、对反馈信号进行增益估计处理，使其幅值与输入信号相近；
步骤S3、通过反馈信号构造矩阵U；其中，所述矩阵U为m行n列的矩阵，m和n均为大于零的自然数，且m＝K·Q，Q是功率放大器的记忆深度的取值；K是功率放大器的非线性阶数的取值；
所述矩阵U的构造过程是：从第1行第1列至第m行第n列逐一计算矩阵元素，完成矩阵U的构造。
步骤S4、通过预失真器功能函数的输出Z与所述矩阵U计算出预失真参数矩阵A；所述预失真参数矩阵A计算过程是：
在Z＝AU方程组两边乘以矩阵U的转置共轭或矩阵U的转置，从而把Z＝AU方程组的矩阵运算转化为方阵运算；
再采用高斯消元法求解，得到预失真参数矩阵A；
步骤S5、最后把预失真参数矩阵A加载到预失真器中完成一次DPD系统处理；返回步骤S1进行下一次DPD系统处理。
优选地，所述步骤S1中的信号同步过程包括粗同步和精同步两步；
所述粗同步使得输入信号和反馈信号对齐到一个采样钟偏移，其运用公式为：
Figure GDA0003412778560000062
其中，D为估计时延；N为信号的抽样点数；Di为搜索长度，对于某些搜索窗口的长度W，有Di∈[0,W-l]；n为相关长度；x(n)和y0(n)分别表示输入信号和反馈信号，y*0(n)为反馈信号的共轭；
所述精同步由相位调整得到，其运用公式为：
Figure GDA0003412778560000071
其中，D为粗同步中的估计时延，||.||为L-∞范数，θ为相位调整因子；反馈信号的初始信号乘以θ完成输入信号与反馈信号的精确同步。
优选地，所述步骤S2的增益估计处理运用到的公式为：
首先通过输入信号与反馈信号的初始值的功率幅值之间的比值进行增
Figure GDA0003412778560000072
益估计得到增益值G；其中反馈信号的初始值为y0，增益值为G，由上式得到反馈信号y，以使y(n)的幅值更接近于x(n)。
本发明具有如下优点：
1、本发明在非齐次线性方程组两边乘以矩阵U的转置共轭或矩阵U的转置，把方程组的矩阵运算转化为方阵运算，最后使用高斯消元法求解DPD预失真参数，巧妙地避免了矩阵求逆运算，节约DPD系统硬件资源。
2、对DPD算法中的矩阵U构造进行优化，缩短80％地算法运算时间，极大地提升了算法地运行效率，同时节约DPD系统硬件资源。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明DPD系统的架构图。
图2为本发明DPD系统的处理方法流程图。
图3为本发明采集的功率放大器输入信号的频谱图。
图4为本发明采集的功率放大器反馈信号的频谱图。
图5为本发明的MATLAB仿真结果图。
具体实施方式
如图1和2所示，一种节约DPD系统硬件资源的方法，具体包括如下步骤：
步骤10、采集功率放大器的输入信号及功率放大器输出的反馈信号；
步骤20、输入信号和反馈信号通过以下公式估计一个整数时延，使得输入信号和反馈信号对齐到一个采样钟偏移，完成输入信号和反馈信号的粗同步：
Figure GDA0003412778560000081
其中，D为估计时延；N为信号的抽样点数；Di为搜索长度，对于某些搜索窗口的长度W，有Di∈[0,W-l]；n为相关长度；x(n)和y0(n)分别表示输入信号和反馈信号，y*0(n)为反馈信号的共轭；
步骤30、由下式计算相位调整因子，完成输入信号与反馈信号之间的精确同步：
Figure GDA0003412778560000082
其中，D为粗同步中的估计时延，||.||为L-∞范数，θ为相位调整因子；反馈信号乘以θ完成输入信号与反馈信号的精确同步；
步骤40、通过输入信号与反馈信号的功率幅值之间的比值进行增益估计得到增益值G，其中反馈信号的初始值为y0，增益值为G，得到反馈信号y，即
Figure GDA0003412778560000083
以使y(n)的幅值更接近于x(n)；
步骤50、对于反馈信号y构造矩阵U；其中，所述矩阵U为m行n列的矩阵，m和n均为大于零的自然数，且m＝K·Q，Q是功率放大器的记忆深度的取值；K是功率放大器的非线性阶的取值；
所述矩阵U的构造过程是：首先计算出Q＝1时的矩阵元素，即从第1行至第K行的元素，其他行的元素按照Q值的不同复制第1行至第K行的n-Q列元素即可快速构造矩阵U；
具体推倒过程如下：
由背景技术的公式可知，
U＝(ukq(0) ukq(1) … ukq(L-1))
其中，ukq(n)＝y(n-q)|y(n-q)|k-1，q是功率放大器的记忆深度，k是功率放大器的非线性阶数。
当k＝3，q＝2，y＝[y1，y2，y3]时，按以上公式推导可得：
Figure GDA0003412778560000091
观察上式，U矩阵各个元素中相应的k、q和n值分别为：
Figure GDA0003412778560000092
可以发现，相同的k值，n值相差q时的元素值也相同，初始记忆深度的元素值设置为0。由此，按照以上规则对该步骤进行计算优化，只计算q＝1时的U矩阵元素，即从第一行至第K行的元素，其他行的元素按照q值的不同复制第一行至第K行的n-Q列元素，如此可将构造的矩阵U的算法运行时间缩短80％，且与原方法构造的矩阵U结果相同。
本方法在不同的功率放大器记忆的深度的值与不同的功率放大器的非线性阶数的值都可以适用；
步骤60、通过预失真器功能函数的输出Z与所述矩阵U计算出预失真参数矩阵A；所述预失真参数矩阵A计算过程是：
在方程组两边乘以矩阵U的转置共轭或矩阵U的转置，从而把方程组的矩阵运算转化为方阵运算；再采用高斯消元法求解，得到预失真参数矩阵A；
为简化Z＝AU方程组求解，在(3)式两边乘以矩阵U的转置共轭，将(3)式进一步转换为：
UHZ＝AUHU (4)
可以看出，是K·Q阶的方阵，上式变为一个K·Q阶的非线性系统。此时，求解预失真参数矩阵A则变为求解一个K·Q阶的非齐次线性方程组。
采用高斯消元法即可简单求解(4)式；先将(4)式中的扩展矩阵[UHU，UHZ]化为一个上三角矩阵，进而采用回代法即可得到(4)式的解A。高斯消元法可以很好的避免算法中矩阵的求逆计算，同时没有矩阵分解等复杂运算，在硬件实现时可以进一步节约硬件资源，以较小资源的FPGA或ARM即可实现DPD系统。
步骤70、通过DPD滤波器将预失真参数矩阵A加载到预失真器中进行预失真参数矩阵A的更新，参数更新步骤是通过DPD滤波器将DPD参数加到预失真器中，即运用公式：
Figure GDA0003412778560000101
由此可知，同矩阵U构建方法相同，需要构建元素为x(n-q)|x(n-q)|k-1的矩阵，然后再乘以预失真参数矩阵A，即完成一次DPD系统处理。
返回步骤10进行下一轮DPD系统运算，完成参数的实时更新。
本发明具体实施包括如下步骤：
(1)采集PA的输入信号及反馈信号，采样率为122.8MHz，采样结果如图3和图4所示，图3为功放输入信号的频谱图，图4则为功放输出信号的频谱图，比较两图可以发现，输入信号经过功放后在输出信号中出现了3、5、7、9次谐波，而这正是由于功放的非线性特性造成的；
(2)对输入信号和反馈信号进行同步，消除反馈信号的时延；
(3)对反馈信号进行增益估计，以消除PA对信号功率的放大；
(4)通过反馈信号构造矩阵U：首先计算出Q＝1时的矩阵元素，即从第1行至第K行的元素，其他行的元素按照Q值的不同复制第1行至第K行的元素即可；
(5)求解K·Q阶的非齐次线性方程组，得到预失真参数矩阵A，通过简单的高斯消元法求解方程组；
计算过程为：首先将扩展矩阵[UHU,UHZ]化为一个上三角矩阵，再采用回代法求解预失真参数矩阵A；
(6)通过DPD滤波器将DPD参数加到原始输入信号中形成与PA非线性相反的预失真信号，预失真信号由PA放大后，得到消除功率放大器非线性之后的反馈信号，MATLAB仿真结果如图5所示，图5给出了有无DPD处理后的功放输出信号的频谱图，从图中可以看出，加入DPD处理之后，由功放非线性特性造成信号的3、5、7、9次谐波已经被成功抑制。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (6)

1.一种节约DPD系统硬件资源的方法，其特征在于：包括
步骤S1、采集功率放大器的输入信号及功率放大器输出的反馈信号进行信号同步；
所述步骤S1中的信号同步过程包括粗同步和精同步两步；
所述粗同步使得输入信号和反馈信号对齐到一个采样钟偏移，其运用公式为：
Figure FDA0003412778550000011
其中，D为估计时延；N为信号的抽样点数；Di为搜索长度，对于某些搜索窗口的长度W，有Di∈[0,W-l]；n为相关长度；x(n)和y0(n)分别表示输入信号和反馈信号，y*0(n)为反馈信号的共轭；
所述精同步由相位调整得到，其运用公式为：
Figure FDA0003412778550000012
其中，D为粗同步中的估计时延，||.||为L-∞范数，θ为相位调整因子；反馈信号的初始信号乘以θ完成输入信号与反馈信号的精确同步；
步骤S2、对反馈信号进行增益估计处理，使其幅值与输入信号相近；
步骤S3、通过反馈信号构造矩阵U；其中，所述矩阵U为m行n列的矩阵，m和n均为大于零的自然数，且m＝K·Q，Q是功率放大器的记忆深度的取值；K是功率放大器的非线性阶数的取值；
所述矩阵U的构造过程是：首先计算出Q＝1时的矩阵元素，即从第1行至第K行的元素，其他行的元素按照Q值的不同复制第1行至第K行的n-Q列元素即可快速构造矩阵U；
步骤S4、通过预失真器功能函数的输出Z与所述矩阵U计算出预失真参数矩阵A；所述预失真参数矩阵A计算过程是：
在Z＝AU方程组两边乘以矩阵U的转置共轭或矩阵U的转置，从而把Z＝AU方程组的矩阵运算转化为方阵运算；
再采用高斯消元法求解，得到预失真参数矩阵A；
步骤S5、最后把预失真参数矩阵A加载到预失真器中完成一次DPD系统处理；返回步骤S1进行下一次DPD系统处理。
2.根据权利要求1所述的一种节约DPD系统硬件资源的方法，其特征在于：所述步骤S2的增益估计处理运用到的公式为：
Figure FDA0003412778550000021
首先通过输入信号与反馈信号的初始值的功率幅值之间的比值进行增益估计得到增益值G；其中反馈信号的初始值为y0，增益值为G，由上式得到反馈信号y，以使y(n)的幅值更接近于x(n)。
3.一种节约DPD系统硬件资源的方法，其特征在于：包括
步骤S1、采集功率放大器的输入信号及功率放大器输出的反馈信号进行信号同步；
所述步骤S1中的信号同步过程包括粗同步和精同步两步；
所述粗同步使得输入信号和反馈信号对齐到一个采样钟偏移，其运用公式为：
Figure FDA0003412778550000022
其中，D为估计时延；N为信号的抽样点数；Di为搜索长度，对于某些搜索窗口的长度W，有Di∈[0,W-l]；n为相关长度；x(n)和y0(n)分别表示输入信号和反馈信号，y*0(n)为反馈信号的共轭；
Figure FDA0003412778550000023
所述精同步由相位调整得到，其运用公式为：
其中，D为粗同步中的估计时延，||.||为L-∞范数，θ为相位调整因子；反馈信号的初始信号乘以θ完成输入信号与反馈信号的精确同步；
步骤S2、对反馈信号进行增益估计处理，使其幅值与输入信号相近；
步骤S3、通过反馈信号构造矩阵U；其中，所述矩阵U为m行n列的矩阵，m和n均为大于零的自然数，且m＝K·Q，Q是功率放大器的记忆深度的取值；K是功率放大器的非线性阶数的取值；
所述矩阵U的构造过程是：首先计算出Q＝1时的矩阵元素，即从第1行至第K行的元素，其他行的元素按照Q值的不同复制第1行至第K行的n-Q列元素即可快速构造矩阵U；
步骤S4、通过预失真器功能函数的输出Z与所述矩阵U计算出预失真参数矩阵A；所述预失真参数矩阵A计算过程是：
通过在Z＝AU方程组求解得到预失真参数矩阵A；首先将扩展矩阵[UHU,UHZ]化为一个上三角矩阵，再采用回代法求解预失真参数矩阵A；
步骤S5、最后把预失真参数矩阵A加载到预失真器中完成一次DPD系统处理；返回步骤S1进行下一次DPD系统处理。
4.根据权利要求3所述的一种节约DPD系统硬件资源的方法，其特征在于：所述步骤S2的增益估计处理运用到的公式为：
Figure FDA0003412778550000031
首先通过输入信号与反馈信号的初始值的功率幅值之间的比值进行增益估计得到增益值G；其中反馈信号的初始值为y0，增益值为G，由上式得到反馈信号y，以使y(n)的幅值更接近于x(n)。
5.一种节约DPD系统硬件资源的方法，其特征在于：包括
步骤S1、采集功率放大器的输入信号及功率放大器输出的反馈信号进行信号同步；
所述步骤S1中的信号同步过程包括粗同步和精同步两步；
所述粗同步使得输入信号和反馈信号对齐到一个采样钟偏移，其运用公式为：
Figure FDA0003412778550000032
其中，D为估计时延；N为信号的抽样点数；Di为搜索长度，对于某些搜索窗口的长度W，有Di∈[0,W-l]；n为相关长度；x(n)和y0(n)分别表示输入信号和反馈信号，y*0(n)为反馈信号的共轭；
所述精同步由相位调整得到，其运用公式为：
Figure FDA0003412778550000041
其中，D为粗同步中的估计时延，||.||为L-∞范数，θ为相位调整因子；反馈信号的初始信号乘以θ完成输入信号与反馈信号的精确同步；
步骤S2、对反馈信号进行增益估计处理，使其幅值与输入信号相近；
步骤S3、通过反馈信号输出矩阵 U；其中，所述矩阵U为m行n列的矩阵，m和n均为大于零的自然数，且m＝K·Q，Q是功率放大器的记忆深度的取值；K是功率放大器的非线性阶数的取值；
所述矩阵U的构造过程是：从第1行第1列至第m行第n列逐一计算矩阵元素，只计算q＝1时的U矩阵元素，即从第一行至第K行的元素，其他行的元素按照q值的不同复制第一行至第K行的n-Q列元素，完成矩阵U的构造;
步骤S4、通过预失真器功能函数的输出Z与所述矩阵U计算出预失真参数矩阵A；所述预失真参数矩阵A计算过程是：
在Z＝AU方程组两边乘以矩阵U的转置共轭或矩阵U的转置，从而把Z＝AU方程组的矩阵运算转化为方阵运算；
再采用高斯消元法求解，得到预失真参数矩阵A；
步骤S5、最后把预失真参数矩阵A加载到预失真器中完成一次DPD系统处理；返回步骤S1进行下一次DPD系统处理。
6.根据权利要求5所述的一种节约DPD系统硬件资源的方法，其特征在于：所述步骤S2的增益估计处理运用到的公式为：
Figure FDA0003412778550000042
首先通过输入信号与反馈信号的初始值的功率幅值之间的比值进行增益估计得到增益值G；其中反馈信号的初始值为y0，增益值为G，由上式得到反馈信号y，以使y(n)的幅值更接近于x(n)。
CN201810852140.XA 2018-07-30 2018-07-30 一种节约dpd系统硬件资源的方法 Active CN109194293B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810852140.XA CN109194293B (zh) 2018-07-30 2018-07-30 一种节约dpd系统硬件资源的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810852140.XA CN109194293B (zh) 2018-07-30 2018-07-30 一种节约dpd系统硬件资源的方法

Publications (2)

Publication Number Publication Date
CN109194293A CN109194293A (zh) 2019-01-11
CN109194293B true CN109194293B (zh) 2022-05-17

Family

ID=64937856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810852140.XA Active CN109194293B (zh) 2018-07-30 2018-07-30 一种节约dpd系统硬件资源的方法

Country Status (1)

Country Link
CN (1) CN109194293B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9160280B1 (en) * 2014-05-21 2015-10-13 King Fahd University Of Petroleum And Minerals Memory polynomial based digital predistorter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8005162B2 (en) * 2007-04-20 2011-08-23 Microelectronics Technology, Inc. Dynamic digital pre-distortion system
US9001928B2 (en) * 2013-03-28 2015-04-07 Texas Instruments Incorporated Transmitter first/second digital predistortion and first/second adaption circuitry with feedback
FR3005381B1 (fr) * 2013-05-03 2015-05-01 Thales Sa Procede de calibrage d'un amplificateur multiport, amplificateur multiport permettant la mise en oeuvre d'un tel procede et satellite comprenant un tel amplificateur

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9160280B1 (en) * 2014-05-21 2015-10-13 King Fahd University Of Petroleum And Minerals Memory polynomial based digital predistorter

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Fast Algorithms for the Delay Estimation in Digital Predistortion System;Huadong Wang;《IEEE Microwave and Wireless Components Letters》;20150122;202-204 *
超线性功率放大器的研制;陈星;《微计算机信息》;20071231;307-308 *

Also Published As

Publication number Publication date
CN109194293A (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
JP6774492B2 (ja) デジタル補償器
KR100837743B1 (ko) Ｒｆ 전력 증폭기 내에서 메모리 효과들을 정정하는 디지털 전치 왜곡 시스템 및 방법
JP5120178B2 (ja) 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ
EP2859655B1 (en) Modeling digital predistorter
US7822146B2 (en) System and method for digitally correcting a non-linear element
US6377116B1 (en) Pre-distorter and corresponding method for deriving same
US7729446B2 (en) System and method for digitally correcting a non-linear element using a multiply partitioned architecture for predistortion
US7688138B2 (en) Electronic device having a predistortion filter and related methods
US20160329927A1 (en) Digital pre-distortion parameter obtaining method and pre-distortion system
US7251290B2 (en) Adaptive controller for linearization of transmitter
KR20140096126A (ko) 시스템 선형화
KR20070026478A (ko) 전력 증폭기의 모델 기반 왜곡 감소
CN101615890B (zh) 一种数字预失真处理方法及装置
Crespo-Cadenas et al. Formal deduction of a Volterra series model for complex-valued systems
CN113037226A (zh) 基于自适应步长裁剪方法的数字预失真设计方法及装置
Liu et al. Modified least squares extraction for Volterra-series digital predistorter in the presence of feedback measurement errors
CN109194293B (zh) 一种节约dpd系统硬件资源的方法
KR101251542B1 (ko) 성긴 볼테라 시스템 추정을 이용한 디지털 전치왜곡 시스템
CN1643782A (zh) 一种用于非线性设备的预失真的实现方法
US20040052313A1 (en) Apparatus and method for improving an output signal from a nonlinear device through dynamic signal pre-distortion based upon lagrange interpolation
Kong et al. An algorithm for precisely estimating loop-delay in digital predistortion system
CN110808746A (zh) 一种针对mimo发射机的dpd模型参数提取方法
CN102403960B (zh) 对激励器进行预失真的方法及装置和预失真激励器
Pham et al. Hardware implementation of subsampled adaptive subband digital predistortion algorithm
Zhu et al. Distortion evaluation of RF power amplifiers using dynamic deviation reduction based Volterra series

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant