CN109188257B - 一种嵌入式核测试封装扫描链设计方法 - Google Patents

一种嵌入式核测试封装扫描链设计方法 Download PDF

Info

Publication number
CN109188257B
CN109188257B CN201811207917.3A CN201811207917A CN109188257B CN 109188257 B CN109188257 B CN 109188257B CN 201811207917 A CN201811207917 A CN 201811207917A CN 109188257 B CN109188257 B CN 109188257B
Authority
CN
China
Prior art keywords
individual
setting
value
new position
adjusting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811207917.3A
Other languages
English (en)
Other versions
CN109188257A (zh
Inventor
周甜
胡聪
朱望纯
朱爱军
许川佩
陈涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN201811207917.3A priority Critical patent/CN109188257B/zh
Publication of CN109188257A publication Critical patent/CN109188257A/zh
Application granted granted Critical
Publication of CN109188257B publication Critical patent/CN109188257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583Design for test

Abstract

本发明提出一种嵌入式核测试封装扫描链设计方法,包括步骤(1):算法初始化;步骤(2):解初始化步骤(3):如果不满足结束条件,继续,否则转到步骤(12);步骤(4):估计所有蜻蜓的目标函数max(si,so)的值;步骤(5):调整食物源和敌人;步骤(6):调整个体的分离度S、个体的走向A、个体的凝聚力C、个体的食物F、体的敌人的位置D和权重w;步骤(7):对S、A、C、F和D进行评估;步骤(8):调整邻域半径;步骤(9):调整位置向量;步骤(10):根据变量的边界验证和修改新的位置,如果新位置的值小于1,则将其值设为1,如果大于N,则将其值设置为N;步骤(11):转到步骤(3);步骤(12):输出结果。

Description

一种嵌入式核测试封装扫描链设计方法
技术领域
本发明涉及片上系统(System-on-Chip,SoC)领域,具体涉及一种嵌入式核测试封装扫描链设计方法。
背景技术
现今,先进的硅芯片制造使得集成更多的晶体管成为可能,这允许在单个芯片上包括具有各种结构的数百个嵌入式核,包括随机存取存储器(RAM)、只读存储器(ROM)、数字信号处理器(DSP)、组合逻辑块(CLB)和中央处理单元(CPU)等。由于预设计和预验证的嵌入式内核的重用显著地减少了整个设计周期和成本,因此该模式在SoC设计中变得必不可少。然而,随着嵌入式核密度的增加,SoC中的缺陷和故障变得更加严重。因此,嵌入式核的验证和测试对于成功的SoC设计具有重要意义。测试开发也被推荐为基于核的,以避免成为SoC开发期间的瓶颈。
出于这个原因,引入了一个嵌入式核测试访问结构概念。测试包括三个结构要素:(i)测试图形源/汇,(ii)测试访问机制(TAM),和(iii)核测试封装。测试图案来源的作用是生成测试向量为嵌入的核,而测试图形汇的作用是分析的响应并提供测试结果。TAM传输测试向量从源核心测试下测试模式和传输测试响应测试模式。核测试封装是一个围绕在CUT(被测核)的薄壳,它用于连接CUT和TAM及芯片的其余部分,同时为嵌入式核切换功能模式和测试模式。
由于单个嵌入式内核的测试是SoC系统测试的基础,因此每个嵌入式内核的测试时间缩短将影响整个SoC测试时间。因此,平衡封装扫描链是一种有效的方法,因为单个嵌入式核(IP核)的测试时间由最长的封装包装扫描链决定。WSCD(封装扫描链设计)的问题可以等价于多处理器调度(MPS)问题和箱设计问题。众所周知的MPS问题被证明是NP-hard,这意味着WSCD问题也是NP难的。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种嵌入式核测试封装扫描链设计方法。
为实现上述目的及其他相关目的,本发明提供一种嵌入式核测试封装扫描链设计方法,该方法包括:
步骤(1):算法初始化:根据嵌入式核的集合,设置解空间的维数为Dim,设置封装扫描链数为N,设置种群大小为M,设置最大迭代次数为T;
步骤(2):解初始化:设置蜻蜓种群Xi,Xi表示第i个蜻蜓的位置,设置步长向量ΔXi,i=1,2,...,n;
步骤(3):判断是否满足结束条件,其中,结束条件为:迭代次数>T,若满足,则继续,否则转到步骤(12);
步骤(4):估计所有蜻蜓的目标函数max(si,so)的值,其中max表示取最大值,si表示最长扫描输入链的长度,so表示最长扫描输出链的长度;
步骤(5):调整食物源和敌人;
步骤(6):调整个体的分离度S、个体的走向A、个体的凝聚力C、个体的食物F、体的敌人的位置D和权重w;
步骤(7):对S、A、C、F和D进行评估;
步骤(8):调整邻域半径,即领域半径随着迭代次数的增加而收敛;
步骤(9):调整位置向量;
步骤(10):根据变量的边界验证和修改新的位置,如果新位置的值小于1,则将其值设为1,如果大于N,则将其值设置为N;
步骤(11):转到步骤(3);
步骤(12):输出结果。
可选地,在所述估计所有蜻蜓的目标函数max(si,so)的值的步骤后,还包括执行修复操作符。
可选地,所述的调整位置向量,具体为:
Xt+1=round(Xt+ΔXt+1),有邻近蜻蜓
Xt+1=round(Xt+Levy(d)×Xt),无邻近蜻蜓
ΔXt+1=(sSi+aAi+cCi+fFi+dDi)+wΔXt
w(t)=0.7*(w(t-1)+v+az(t))mod(1)+0.2
其中,s、a、c、f和d分别为分离权重、排列权重、聚集权重、食物因素和敌方因素,Si、Ai、Ci、Fi和Di分别为第i个个体的分离度、第i个个体的走向、第i个个体的凝聚力、第i个个体的食物和第i个个体的敌人的位置,w为惯性权重,t表示迭代次数,round是一个取整到最近的整数的函数,ΔXt+1表示步长,Xt+1表示位置,mod是模运算。
如上所述,本发明的一种嵌入式核测试封装扫描链设计方法,具有以下有益效果:
本发明提出了用于封装扫描链设计的混沌蜻蜓算法(CDA),通过平衡封装扫描链,使嵌入式核的测试时间最小化。由于WSCD问题是非连续的,用整数编码改进了蜻蜓算法(DA),使之适合于WSCD问题。为了增加种群多样性,并防止陷入局部最优,将混沌策略纳入DA。此外,考虑到特定知识的修复操作符被添加到DA。由于CDA是一种群体智能方法,有效地解决NP难问题。用ITC’02SoC测试基准的测试结果表明,与现有算法相比,该算法能够改善均衡结果,从而缩短了测试时间。
附图说明
为了进一步阐述本发明所描述的内容,下面结合附图对本发明的具体实施方式作进一步详细的说明。应当理解,这些附图仅作为典型示例,而不应看作是对本发明的范围的限定。
图1为不平衡封装链配置示意图;
图2为平衡封装链配置示意图;
图3为本发明的流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
一、问题公式化
从IP内核扫描输入/扫描输出测试图形所需的测试时间(时钟周期)被表示为最长的扫描入/扫描出链的函数。测试时间Tc采用核的测试集,并计算如下:
Tc={1+max(si,so)}*p+min(si,so) (1)
其中,si表示最长扫描输入链的长度,so表示最长扫描输出链的长度,p表示测试图形的数目。由于参数p是由核提供者给出的,所以它是不变的。因此,测试时间只能通过缩短最长封装扫描输入/扫描输出链来减少。
具有扫描测试结构的核通常涉及多个功能I/O端口、内部扫描链和测试图形。为了说明,本发明提供一些定义如下:
定义1:(IP核的信息集,ISIC)使用四元组来表示ISIC,ISIC={CI,CO,CB,CS},其中CI表示功能输入集,CO表示功能输出集,CB表示功能双向I/O集,CS表示内部扫描链集。
对于功能输入集CI={CI1,CI2,...,CIx},每个输入对应于封装输入单元,其中长度为L(CIi)=1,i∈[1,x];对于功能输出集CO={CO1,CO2,...,COx},每个输出对应于封装输出单元,其中长度为L(COj)=1,j∈[1,m];对于功能双向I/O集CB={CB1,CB2,...,CBn},每个双向I/O对应于封装双向单元,其中CBt具有长度L(CBt)=1,t∈[1,n];对于内部扫描链集CS={CS1,CS2,...,CSy},扫描链的长度CSk由L(CSk),k∈[1,y]表示。
定义2:(最长的封装输入扫描链)设A是给定的子集,
Figure GDA0003044530610000041
设子集A中每个元素的长度之和为L(A),
Figure GDA0003044530610000042
划分
Figure GDA0003044530610000043
成W条封装输入扫描链,即G={G1,G2,...,Gp,...,Gw},
Figure GDA0003044530610000044
p∈[1,w]。定义si(G)=max1≤p≤w L(Gp)为最长的封装扫描链。
定义3:(最长的封装输出扫描链)设B是给定的子集,
Figure GDA0003044530610000045
设子集B中每个元素的长度之和为L(B),
Figure GDA0003044530610000046
划分
Figure GDA0003044530610000047
成W条封装扫描链,即H={H1,H2,...,Hq,...,Hw},
Figure GDA0003044530610000048
q∈[1,w]。定义so(H)=max1≤q≤w L(Hq)为最长的封装扫描链。
定义4:(最长的封装扫描链),定义max(si,so)为最长的封装扫描链。此后,描述的封装扫描链单元划分为平衡封装扫描链问题如下:
Pwscdopt:给定一个宽度为n的封装扫描链(WSC)和一个核集ISIC={CI,CO,CB,CS},找到一个最佳的WSC划分P*,满足max(si(P*),so(P*))≤max(si(P),so(P))。
平衡和不平衡封装扫描链之间的差异在图1、2中得到解释。在图中,假设ISIC={CI,CO,CB,CS},CI={CI1,CI2,CI3},CO={CO1,CO2,CO3},
Figure GDA0003044530610000051
CS={CS1,CS2,CS3},L(CI1)=2,L(CI2)=4,L(CI3)=9,w=2and p=200。
图1给出了不平衡封装链配置Ga={G1,G2},其中G1=CI∪CO∪CS1,G2=CS2∪CS3。图2给出了平衡封装链配置Gb={G1,G2},G1=CI∪CO∪CS1∪CS2和G2=CS3。因此,对于Ga,有max(si(Ga),so(Ga))=13和T(Ga)=2805,对于Gb,有max(si(Gb),so(Gb))=9和T(Gb)=2008。从中可知,平衡封装扫描链可以减少测试时间。
二、蜻蜓算法的基础
蜻蜓算法(DA)是一种新型的群智能优化方法,源自于自然界蜻蜓的社会行为启示。蜻蜓行为可分为静态和动态群行为。这些类似于元启发式优化的两个方面:探索和开发。在动态集群(探索)中,蜻蜓种群产生子群飞越不同的区域。在静态集群(开发)中,蜻蜓以更大的群和沿一个特定的方向飞行。
2.1基本的操作
在自然界中,群中的所有个体都被食物吸引和逃离敌人。因此,得到了群体中个体位置改变的五个主要要素,如下面的数学模型所示。
分离表示为
Figure GDA0003044530610000052
其中,X,Xj和N分别表示当前个体的位置、第j个邻居的位置和邻居的数量。
排队表示为
Figure GDA0003044530610000053
其中,Vj表示第j个邻居的速度。
聚集力表示为
Figure GDA0003044530610000054
对食物的吸引表示为
Fi=Xα-X (5)
其中,Xα表示食物的位置。
分散敌人注意力表示为
Di=Xτ-X (6)
Xτ表示敌人的位置。
ΔX和X以显示如何调整人工蜻蜓在搜索空间中的位置。步长向量表示蜻蜓运动的方向,并由以下公式定义
ΔXt+1=(sSi+aAi+cCi+fFi+dDi)+wΔXt (7)
其中,S、A、C、F和D分别为个体的分离度、个体的走向、个体的凝聚力、个体的食物和个体的敌人的位置,s、a、c、f和d分别为分离权重、排列权重、聚集权重、食物因素和敌方因素。Si、Ai、Ci、Fi和Di分别为第i个个体的分离度、第i个个体的走向、第i个个体的凝聚力、第i个个体的食物和第i个个体的敌人的位置,w反映惯性权重,t表示迭代次数。
位置表示为
Xt+1=Xt+ΔXt+1 (8)
其中,t表示当前迭代次数。
不同的因素会导致不同的探索和开发能力。因为蜻蜓的邻元素是至关重要的,每个人工蜻蜓都被一个半径一定的邻域包围着。此外,邻域半径随着迭代次数的增加而收敛。
2.2利维飞行
为了收敛到全局最优,群在优化的最终阶段变成单个组。从最好的和最坏的解中选择食物和敌人,收敛到有希望的区域,并从没有希望的区域跳出。
当不存在相邻解时,必须使用随机游走(Levy飞行)在搜索空间中生成随机解。在这种情况下,蜻蜓的更新位置描述为
Xt+1=Xt+Levy(d)×Xt (9)
其中,t为当前迭代次数,d为位置向量的维数。
利维飞行被描述
Figure GDA0003044530610000061
其中,r1,r2是[0,1]中的两个随机数,β是常数,β=1.5,σ由下式给出
Figure GDA0003044530610000071
Γ(x)=(x-1)!,表示一个伽玛函数,表示的是一个阶乘。
DA算法从一系列给定的优化问题的随机解开始。然后,迭代地更新位置和步长向量,直到满足结束准则。
三、CDA(混沌蜻蜓算法)
如上所述,WSCD问题是一类离散优化问题,更确切地说,是整数优化问题。由于普通DA算法是针对连续优化问题而不是离散优化问题设计的,因此在应用于WSCD时需要对其进行改进。在数值优化问题的情况下,解的分数值是没有意义的,并且实际上不允许。为了将连续值转换为离散值,其中简单的策略是将连续值舍入到最近的整数值。因此,在本发明中应用了类似的思想。
公式(8)和(9),针对的是实数变量,用于决定每个蜻蜓的新位置。因此,位置更新的公式(8)和(9)可以分别转换为公式(12)和(13)。
Xt+1=round(Xt+ΔXt+1) (12)
Xt+1=round(Xt+Levy(d)×Xt) (13)
其中,round是一个取整到最近的整数的函数。
3.1蜻蜓算法的混沌映射
混沌是非线性系统中普遍存在的现象,具有有界不稳定的动态行为,对初始条件敏感。混沌序列可以遍历整个搜索空间而不重复。由于混沌映射具有遍历性、不规则性和随机性,本发明将混沌映射结合到蜻蜓算法中,以期增强种群多样性,减少早熟收敛。
现有技术中提出了几个常见的一维映射,如Logistic映射、Chebyshev映射、Circle映射、Gauss/Mouse映射、Intetmitte ncy映射、Iterative映射、Liebovitch映射和ZasLavigii映射。ZasLavigii映射,其方程由下面给出
y(t)=(y(t-1)+v+az(t))mod(1) (14)
z(t)=cos(2πy(t-1)+e-rz(t-1)) (15)
对于v=400,r=3,a=12.6695和z∈[1.0512,1.0512],出现具有最大Laypunov指数的奇异吸引子。因此,将基于ZasLavigii映射的混沌序列加入到蜻蜓算法中。在这种新的混沌蜻蜓算法中,方程(7)中的参数w得到了改进。
w(t)=0.7*(w(t-1)+v+az(t))mod(1)+0.2,w∈[0.2,0.9] (16)
3.2修复算子
一般来说,新生成的个体可能并不令人满意。为了提高个体的性能,通常需要考虑经验知识的修复算子。本发明给公开了一种称为差分交换的修复算子。
这个修复操作符描述如下。
给定一组封装扫描链wsc={wsc1,wsc2,...,wscN},wsc按照长度的降序排序。进行while循环,选择第一个和最后一个封装扫描链wsca∈wsc和wscb∈wsc,并定义wlen=length(wsca)-length(wscb)。如果wlen≥min(wsca),则将min(wsca)移至wscb,返回while循环的开头,如果wlen≥2,则wlenh=floor(wlen/2),其中floor舍小数取整操作。找到一对扫描单元esci∈wsca和escj∈wscb,满足lendif>0和lendif>wlenh,其中长度差lendif=length(esci)-length(escj),交换它们。重复这些操作直到wsc之间没有交换。
四、利用CDA的封装扫描链设计
4.1编码方案
定义5:P={1,2,...,N},其中N描述封装扫描链(WSC)的数目。对于个体TV,
Figure GDA0003044530610000081
TVi∈P,i∈[i,M],
Figure GDA0003044530610000082
k∈[1,M],M描述种群大小,n描述候选解(个体)的维度,Qk=(TV1,TV2,...,TVn)描述问题的候选解,表示IP核到WSC的一个分配。
例如,对于ITC’02基准的p22810具有28个IP核(模块),其中IP核12具有长度为82、82、64、64、64、64、64、64、63、63、62、42的11个内部扫描链,这意味着n=11。如果想要将11个内部扫描链划分成3个封装扫描链,这意味着N=3。每个内部扫描链被分配给封装扫描链中的其中一个。因此,候选解的每位是1,2或3。
假设一个候选解Q=(3,1,1,2,1,2,3,2,1,2,1,1,1),表示内部扫描链2,3,5,9,11被分配给WSC1,链4,6,8,10被分配给WSC2,链1,7被分配给WSC3。
4.2基于CDA的封装扫描链设计
基于CDA的封装扫描链设计由基本DA结构和其他特征组成,以满足封装扫描链设计的特点。此外,CDA采用整数编码,并与混沌映射和修复算子相结合。如图3所示,该算法如下:
步骤(1):算法初始化:根据IP核的集合,设置解空间的维数为Dim;设置WSC数为N;设置种群大小为M,设置最大迭代次数为T。
步骤(2):解初始化:设置蜻蜓种群Xi(i=1,2,...,n),设置步长向量ΔXi(i=1,2...,n)。
步骤(3):如果不满足结束条件,继续,否则转到步骤(14)。这里的条件是指迭代次数是否达到最大,如果小于T,由继续,如果大于T,则转到步骤(14)。
步骤(4):根据等式(12)和等式(13)变换成整数编码。
步骤(5):根据定义4,估计所有蜻蜓(解)的目标函数max(si,so)的值。
步骤(6):执行修复操作符。
步骤(7):调整食物源和敌人。
步骤(8):调整S,A,C,F,D和W。
步骤(9):使用公式(2)至(6)评估S、A、C、F和D。
步骤(10):调整邻域半径。
步骤(11):调整位置向量如下:
if给定蜻蜓的邻近蜻蜓的数量>1
使用公式(7)调整步长矢量。(采用了公式7,8,9,运算完后进行取整)
使用公式(8)调整位置向量。
else
用等式(8)调整位置矢量。
步骤(12):根据变量的边界验证和修改新的位置。如果新位置的值小于1,则将其值设为1,如果大于N,则将其值设置为N。
步骤(13):转到步骤(3)。
步骤(14):输出结果。
在ITC’02SoC测试基准的进行实验,将实验结果与BFD、TAD、DA和遗传算法(GA)所得的结果进行了比较。结果表明,CDA可以获得比BFD、TAD、DA或GA更好的结果。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (2)

1.一种嵌入式核测试封装扫描链设计方法,其特征在于,该方法包括:
步骤(1):算法初始化:根据嵌入式核的集合,设置解空间的维数为Dim,设置封装扫描链数为N,设置种群大小为M,设置最大迭代次数为T;
步骤(2):解初始化:设置蜻蜓种群Xi,Xi表示第i个蜻蜓的位置,设置步长向量ΔXi,i=1,2,...,n;
步骤(3):判断是否满足结束条件,其中,结束条件为:迭代次数>T,若满足,则继续,否则转到步骤(12);
步骤(4):估计所有蜻蜓的目标函数max(si,so)的值,其中max表示取最大值,si表示最长扫描输入链的长度,so表示最长扫描输出链的长度;
步骤(5):调整食物源和敌人;
步骤(6):调整个体的分离度S、个体的走向A、个体的凝聚力C、个体的食物F、个体的敌人的位置D和权重w;
步骤(7):对S、A、C、F和D进行评估;
步骤(8):调整邻域半径,即领域半径随着迭代次数的增加而收敛;
步骤(9):调整位置向量;
步骤(10):根据变量的边界验证和修改新的位置,如果新位置的值小于1,则将其值设为1,如果大于N,则将其值设置为N;
步骤(11):转到步骤(3);
步骤(12):输出结果。
2.根据权利要求1所述的一种嵌入式核测试封装扫描链设计方法,其特征在于,在所述估计所有蜻蜓的目标函数max(si,so)的值的步骤后,还包括执行修复操作符。
CN201811207917.3A 2018-10-17 2018-10-17 一种嵌入式核测试封装扫描链设计方法 Active CN109188257B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811207917.3A CN109188257B (zh) 2018-10-17 2018-10-17 一种嵌入式核测试封装扫描链设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811207917.3A CN109188257B (zh) 2018-10-17 2018-10-17 一种嵌入式核测试封装扫描链设计方法

Publications (2)

Publication Number Publication Date
CN109188257A CN109188257A (zh) 2019-01-11
CN109188257B true CN109188257B (zh) 2021-08-27

Family

ID=64945608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811207917.3A Active CN109188257B (zh) 2018-10-17 2018-10-17 一种嵌入式核测试封装扫描链设计方法

Country Status (1)

Country Link
CN (1) CN109188257B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7607057B2 (en) * 2004-12-28 2009-10-20 Lsi Corporation Test wrapper including integrated scan chain for testing embedded hard macro in an integrated circuit chip
WO2008093312A1 (en) * 2007-01-30 2008-08-07 University Of Limerick On-chip testing
CN100568008C (zh) * 2007-12-26 2009-12-09 中国科学院计算技术研究所 一种片上多核处理器的测试电路及其可测试性设计方法
WO2011116145A1 (en) * 2010-03-16 2011-09-22 Mentor Graphics Corporation Test scheduling and test access in test compression environment

Also Published As

Publication number Publication date
CN109188257A (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
Ghasemi et al. Phasor particle swarm optimization: a simple and efficient variant of PSO
EP3435336B1 (en) Hybrid hierarchy for ray tracing
Ma et al. High performance graph convolutional networks with applications in testability analysis
Savuran et al. Efficient route planning for an unmanned air vehicle deployed on a moving carrier
Kaveh et al. Particle swarm optimization
Terada et al. An Ising model mapping to solve rectangle packing problem
Hayashi et al. Accelerator chip for ground-state searches of Ising model with asynchronous random pulse distribution
Oku et al. A fully-connected Ising model embedding method and its evaluation for CMOS annealing machines
Gyoten et al. Area efficient annealing processor for ising model without random number generator
Chandramouli et al. Image classification using chaotic particle swarm optimization
Dan et al. Clustering approach for solving traveling salesman problems via Ising model based solver
Yu et al. Resilient consensus in robot swarms with periodic motion and intermittent communication
CN109188257B (zh) 一种嵌入式核测试封装扫描链设计方法
Makiabadi et al. An enhanced symbiotic organism search algorithm (ESOS) for the sizing design of pin connected structures
CN112559181A (zh) 用于电路版图的热点检测方法、设备和存储介质
CN112560392A (zh) 用于处理电路版图的方法、设备和存储介质
Nawaz et al. Multi-agent, multi-target path planning in Markov decision processes
Kaveh et al. A general model for meta-heuristic algorithms using the concept of fields of forces
WO2022009542A1 (ja) 情報処理装置、情報処理方法及びプログラム
CN104079439A (zh) 一种基于离散萤火虫算法的片上网络映射方法
CN110097183B (zh) 信息处理方法以及信息处理系统
Zhou et al. Wrapper scan chain design algorithm for testing of embedded cores based on chaotic dragonfly algorithm
Myoupo et al. An efficient CGM-based parallel algorithm solving the matrix chain ordering problem
Jimbo et al. A Hybrid Integer Encoding Method for Obtaining High-Quality Solutions of Quadratic Knapsack Problems on Solid-State Annealers
Zapletina et al. The review of cellular automata algorithms for placement and routing problems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant