CN109165185B - 一种基于FPGA的PCIe信号的转换方法及装置 - Google Patents

Abstract

本申请提供一种基于FPGA的PCIe信号的转换方法及装置，所述方法包括：现场可编程门阵列FPGA通过PCIe总线接收中央处理器CPU发送的PCIe信号；所述FPGA将所述PCIe信号转换为与终端协议相匹配的第一数据信息；所述FPGA将所述第一数据信息发给终端；和/或，所述FPGA接收所述终端发送的第二数据信息；所述FPGA将所述第二数据信息转换为对应的PCIe信号；所述FPGA将所述PCIe信号发送给所述CPU；以此通过协议转换的形式，可完成CPU与不同协议的终端进行交互。

Description

一种基于FPGA的PCIe信号的转换方法及装置

技术领域

本申请涉及通信技术领域，尤其涉及一种基于FPGA的PCIe信号的转换方法及装置。

背景技术

为了实现显示、通信和数据采集等功能，CPU需要连接外部设备。随着系统性能、功能和带宽的日益增长，需要设备能够同时提供对多种功能的支持，即需要更多的外部设备与CPU连接。由于外部设备支持的协议不同，需要CPU具有能够支持这些协议的端口。但是CPU的端口资源有限，当连接设备较多时，使用CPU自身的端口将不能满足系统要求。

PCIe是一种高速串行计算机扩展总线标准，PCIe总线作为处理器系统的局部总线，用来连接处理器系统中的外部设备，一般电脑和设备的芯片组会提供几组PCIe信号接口，这些接口可以用来外接网卡，显卡，视频音频采集卡等。

然而，如果需要连接多个PCIe终端，而CPU自身的PCIe接口数量不足时，可以使用PCIe Switch进行端口扩展。但是PCIe Switch只能支持PCIe协议的通信，不能连接其他协议的终端设备。

发明内容

有鉴于此，本申请提供一种基于FPGA的PCIe信号的转换方法及装置。

具体地，本申请是通过如下技术方案实现的：

第一方面，本申请实施例提供一种基于FPGA的PCIe信号的转换方法，所述方法包括：

现场可编程门阵列FPGA通过PCIe总线接收中央处理器CPU发送的PCIe信号；

所述FPGA将所述PCIe信号转换为与终端协议相匹配的第一数据信息；

所述FPGA将所述第一数据信息发给终端；

和/或，

所述FPGA接收所述终端发送的第二数据信息；

所述FPGA将所述第二数据信息转换为对应的PCIe信号；

所述FPGA将所述PCIe信号发送给所述CPU。

在一可选实施方式中，所述FPGA将所述PCIe信号转换为与终端协议相匹配的第一数据信息，包括：

所述FPGA内的虚拟P2P桥将所述PCIe信号发送给虚拟PCIe终端，以使所述虚拟PCIe终端将所述PCIe信号转发送给协议转换单元，并将所述PCIe信号转换为目标协议类型的所述第一数据信息；

所述FPGA将所述第一数据信息发给终端，包括：

所述FPGA通过目标协议将所述第一数据信息发送给终端。

在一可选实施方式中，所述FPGA将所述第二数据信息转换为对应的PCIe信号，包括：

所述FPGA的协议转换单元通过目标总线接收终端发送的所述第二数据信息，并将所述第二数据信息转换为对应的PCIe信号；

所述FPGA将所述PCIe信号发送给所述CPU，包括：

所述协议转换单元将所述PCIe信号发送给所述虚拟PCIe终端；

所述虚拟PCIe终端通过所述虚拟P2P桥和PCIe总线将所述PCIe信号发送给所述CPU。

在一可选实施方式中，所述方法还包括：

所述FPGA内的所述虚拟P2P桥接收由所述CPU发送扫描包，并向所述CPU返回扫描结果，以完成对所述虚拟P2P桥的扫描；

在所述虚拟P2P桥完成扫描后，接收扫描包，并通过所述虚拟P2P桥向所述虚拟PCIe终端发送，以完成对所述虚拟PCIe终端的扫描。

在一可选实施方式中，所述方法还包括：

所述FPGA内的所述虚拟P2P桥接收由所述CPU发送配置包，并向所述CPU返回配置结果，以完成对所述虚拟P2P桥的配置；

在所述虚拟P2P桥完成配置后，接收配置包，并通过所述虚拟P2P桥向所述虚拟PCIe终端发送，以完成对所述虚拟PCIe终端的配置。

第二方面，本申请实施例提供一种PCIe信号的转换装置，所述装置包括：

接收模块，用于通过PCIe总线接收中央处理器CPU发送的PCIe信号；

转换模块，用于将所述PCIe信号转换为与终端协议相匹配的第一数据信息；

发送模块，用于将所述第一数据信息发给终端；

和/或，

所述接收模块，还用于接收所述终端发送的第二数据信息；

所述转换模块，还用于将所述第二数据信息转换为对应的PCIe信号；

所述发送模块，还用于将所述PCIe信号发送给所述CPU。

在一可选实施方式中，所述转换模块，具体用于虚拟P2P桥将所述PCIe信号发送给虚拟PCIe终端，以使所述虚拟PCIe终端将所述PCIe信号转发送给协议转换单元，并将所述PCIe信号转换为目标协议类型的所述第一数据信息；

所述发送模块，具体用于所述FPGA通过目标协议将所述第一数据信息发送给终端。

在一可选实施方式中，所述转换模块，具体用于所述FPGA的协议转换单元通过目标总线接收终端发送的所述第二数据信息，并将所述第二数据信息转换为对应的PCIe信号；

所述发送模块，具体用于所述协议转换单元将所述PCIe信号发送给所述虚拟PCIe终端；所述虚拟PCIe终端通过所述虚拟P2P桥和PCIe总线将所述PCIe信号发送给所述CPU。

在一可选实施方式中，所述接收模块，还用于所述FPGA内的所述虚拟P2P桥接收由所述CPU发送扫描包，并向所述CPU返回扫描结果，以完成对所述虚拟P2P桥的扫描；在所述虚拟P2P桥完成扫描后，接收扫描包，并通过所述虚拟P2P桥向所述虚拟PCIe终端发送，以完成对所述虚拟PCIe终端的扫描。

在一可选实施方式中，所述接收模块，还用于所述FPGA内的所述虚拟P2P桥接收由所述CPU发送配置包，并向所述CPU返回配置结果，以完成对所述虚拟P2P桥的配置；再所述虚拟P2P桥完成配置后，接收配置包，并通过所述虚拟P2P桥向所述虚拟PCIe终端发送，以完成对所述虚拟PCIe终端的配置。

本实施例提供的基于FPGA的PCIe信号的转换方案，在数据发送时，通过FPGA通过PCIe总线接收中央处理器CPU发送的PCIe信号；所述FPGA将所述PCIe信号转换为与终端协议相匹配的第一数据信息；所述FPGA将所述第一数据信息发给终端；在数据接收时，通过FPGA接收所述终端发送的第二数据信息；所述FPGA将所述第二数据信息转换为对应的PCIe信号；所述FPGA将所述PCIe信号发送给所述CPU，以此通过协议转换的形式，可完成CPU与不同协议的终端进行交互。

附图说明

图1是本申请一示例性实施例示出的第一种基于FPGA的PCIe信号的转换方法的流程示意图；

图2是本申请一示例性实施例示出的第一种基于FPGA的PCIe信号的转换方法的流程示意图；

图3是本申请一示例性实施例示出的第一种PCIe信号的转换系统的硬件结构示意图；

图4是本申请一示例性实施例示出的第二种PCIe信号的转换系统的硬件结构示意图；

图5是本申请一示例性实施例示出的一种PCIe信号的转换装置结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

图1为本申请一示例性实施例示出的第一种基于FPGA的PCIe信号的转换方法的流程示意图，如图1所示，该方法具体包括：

S101、FPGA通过PCIe总线接收CPU发送的PCIe信号。

可选地，本实施中，在进行数据交互之前，可对FPGA进行设定，一种为FPGA直接将PCIe协议转换为终端对应的目标协议(如图3所示)，第二种为采用虚拟一种P2P桥和PCIe终端的方式，再通过协议转换；具体包括如下：

参照图4，示出了本申请一示例性实施例示出的第二种PCIe信号的转换系统的硬件结构示意图，首先，配置FPGA的接口，使其满足PCIe接口速率等要求，并使用FPGA芯片资源实现PCIe协议的物理层中逻辑子层、数据链路层和事务层的功能；

其次，根据PCIe协议中P2P桥的功能，使用FPGA的资源模拟P2P桥，通过编程，模拟P2P桥的功能，主要功能包括，

①按照P2P桥的地址空间格式，使用一部分FPGA的存储资源，存放P2P桥配置数据；

②对CPU下发的数据进行解析，做出相应的响应、接收和转发功能；

③将接收的终端数据上送CPU；

再次，使用FPGA的资源，通过编程，模拟PCIe终端，主要功能包括，

①按照PCIe终端的地址空间格式，使用一部分FPGA的存储资源，存放终端配置数据；

②对CPU下发的数据进行解析，做出相应的响应；

然后，使用FPGA的资源，通过编程，实现PCIe协议与目标协议的转换，并将转换为目标协议格式的数据发送给真实的终端；

最后，根据目标协议的要求，对FPGA的I/O端口进行配置，实现FPGA与终端设备的连接，如果不需要配置，直接将FPGA与终端连接。

此外，在实施S101之前，还可以通过CPU对FPGA进行扫描和配置，具体包括：

所述FPGA内的所述虚拟P2P桥接收由所述CPU发送扫描包，并向所述CPU返回扫描结果，以完成对所述虚拟P2P桥的扫描；在所述虚拟P2P桥完成扫描后，接收扫描包，并通过所述虚拟P2P桥向所述虚拟PCIe终端发送，以完成对所述虚拟PCIe终端的扫描。

所述FPGA内的所述虚拟P2P桥接收由所述CPU发送配置包，并向所述CPU返回配置结果，以完成对所述虚拟P2P桥的配置；在所述虚拟P2P桥完成配置后，接收配置包，并通过所述虚拟P2P桥向所述虚拟PCIe终端发送，以完成对所述虚拟PCIe终端的配置。

S102、FPGA将PCIe信号转换为与终端协议相匹配的第一数据信息。

具体地，所述FPGA内的虚拟P2P桥将所述PCIe信号发送给虚拟PCIe终端，以使所述虚拟PCIe终端将所述PCIe信号转发送给协议转换单元，并将所述PCIe信号转换为目标协议类型的所述第一数据信息。

S103、FPGA将第一数据信息发给终端。

具体地，所述FPGA通过目标协议将所述第一数据信息发送给终端。

图2为本申请一示例性实施例示出的第二种基于FPGA的PCIe信号的转换方法的流程示意图，如图2所示，该方法具体包括：

S201、FPGA接收终端发送的第二数据信息。

S202、FPGA将第二数据信息转换为对应的PCIe信号。

具体地，所述FPGA的协议转换单元通过目标总线接收终端发送的所述第二数据信息，并将所述第二数据信息转换为对应的PCIe信号。

S203、FPGA将PCIe信号发送给CPU。

具体地，所述虚拟PCIe终端通过所述虚拟P2P桥和PCIe总线将所述PCIe信号发送给所述CPU。

例如，本实施例以CPU访问12C终端为例，首选，配置FPGA的SerDes接口，通过PCIe总线将CPU与FPGA进行连接；通过FPGA的I/O端口将FPGA与终端进行连接；然后，通过编程，利用FPGA的芯片资源，虚拟出一个P2P桥和PCIe终端；在协议转换模块，将PCIe协议转换为I2C协议。

本实施例提供的基于FPGA的PCIe信号的转换方法，在数据发送时，通过FPGA通过PCIe总线接收中央处理器CPU发送的PCIe信号；所述FPGA将所述PCIe信号转换为与终端协议相匹配的第一数据信息；所述FPGA将所述第一数据信息发给终端；在数据接收时，通过FPGA接收所述终端发送的第二数据信息；所述FPGA将所述第二数据信息转换为对应的PCIe信号；所述FPGA将所述PCIe信号发送给所述CPU，以此通过协议转换的形式，可完成CPU与不同协议的终端进行交互。

图5是本申请一示例性实施例示出的一种PCIe信号的转换装置结构示意图，如图5所示，该装置可以是上述涉及的FPGA，该装置具体包括：

接收模块501，用于通过PCIe总线接收中央处理器CPU发送的PCIe信号；

转换模块502，用于将所述PCIe信号转换为与终端协议相匹配的第一数据信息；

发送模块503，用于将所述第一数据信息发给终端；

和/或，

所述接收模块501，还用于接收所述终端发送的第二数据信息；

所述转换模块502，还用于将所述第二数据信息转换为对应的PCIe信号；

所述发送模块503，还用于将所述PCIe信号发送给所述CPU。

可选地，所述转换模块502，具体用于虚拟P2P桥将所述PCIe信号发送给虚拟PCIe终端，以使所述虚拟PCIe终端将所述PCIe信号转发送给协议转换单元，并将所述PCIe信号转换为目标协议类型的所述第一数据信息；

所述发送模块503，具体用于所述FPGA通过目标协议将所述第一数据信息发送给终端。

可选地，所述转换模块502，具体用于所述FPGA的协议转换单元通过目标总线接收终端发送的所述第二数据信息，并将所述第二数据信息转换为对应的PCIe信号；

所述发送模块503，具体用于所述协议转换单元将所述PCIe信号发送给所述虚拟PCIe终端；所述虚拟PCIe终端通过所述虚拟P2P桥和PCIe总线将所述PCIe信号发送给所述CPU。

可选地，所述接收模块501，还用于所述FPGA内的所述虚拟P2P桥接收由所述CPU发送扫描包，并向所述CPU返回扫描结果，以完成对所述虚拟P2P桥的扫描；在所述虚拟P2P桥完成扫描后，接收扫描包，并通过所述虚拟P2P桥向所述虚拟PCIe终端发送，以完成对所述虚拟PCIe终端的扫描。

可选地，所述接收模块501，还用于所述FPGA内的所述虚拟P2P桥接收由所述CPU发送配置包，并向所述CPU返回配置结果，以完成对所述虚拟P2P桥的配置；再所述虚拟P2P桥完成配置后，接收配置包，并通过所述虚拟P2P桥向所述虚拟PCIe终端发送，以完成对所述虚拟PCIe终端的配置。

本实施例提供的PCIe信号的转换装置可以是如图3中所示的PCIe信号的转换装置，可执行如图1中PCIe信号的转换方法的所有步骤，进而实现图1所示PCIe信号的转换方法的技术效果，具体请参照图1相关描述，为简洁描述，在此不作赘述。

上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。

对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

本说明书中描述的主题及功能操作的实施例可以在以下中实现：数字电子电路、有形体现的计算机软件或固件、包括本说明书中公开的结构及其结构性等同物的计算机硬件、或者它们中的一个或多个的组合。本说明书中描述的主题的实施例可以实现为一个或多个计算机程序，即编码在有形非暂时性程序载体上以被数据处理装置执行或控制数据处理装置的操作的计算机程序指令中的一个或多个模块。可替代地或附加地，程序指令可以被编码在人工生成的传播信号上，例如机器生成的电、光或电磁信号，该信号被生成以将信息编码并传输到合适的接收机装置以由数据处理装置执行。计算机存储介质可以是机器可读存储设备、机器可读存储基板、随机或串行存取存储器设备、或它们中的一个或多个的组合。

本说明书中描述的处理及逻辑流程可以由执行一个或多个计算机程序的一个或多个可编程计算机执行，以通过根据输入数据进行操作并生成输出来执行相应的功能。所述处理及逻辑流程还可以由专用逻辑电路—例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)来执行，并且装置也可以实现为专用逻辑电路。

适合用于执行计算机程序的计算机包括，例如通用和/或专用微处理器，或任何其他类型的中央处理单元。通常，中央处理单元将从只读存储器和/或随机存取存储器接收指令和数据。计算机的基本组件包括用于实施或执行指令的中央处理单元以及用于存储指令和数据的一个或多个存储器设备。通常，计算机还将包括用于存储数据的一个或多个大容量存储设备，例如磁盘、磁光盘或光盘等，或者计算机将可操作地与此大容量存储设备耦接以从其接收数据或向其传送数据，抑或两种情况兼而有之。然而，计算机不是必须具有这样的设备。此外，计算机可以嵌入在另一设备中，例如移动电话、个人数字助理(PDA)、移动音频或视频播放器、游戏操纵台、全球定位系统(GPS)接收机、或例如通用串行总线(USB)闪存驱动器的便携式存储设备，仅举几例。

适合于存储计算机程序指令和数据的计算机可读介质包括所有形式的非易失性存储器、媒介和存储器设备，例如包括半导体存储器设备(例如EPROM、EEPROM和闪存设备)、磁盘(例如内部硬盘或可移动盘)、磁光盘以及CD ROM和DVD-ROM盘。处理器和存储器可由专用逻辑电路补充或并入专用逻辑电路中。

虽然本说明书包含许多具体实施细节，但是这些不应被解释为限制任何发明的范围或所要求保护的范围，而是主要用于描述特定发明的具体实施例的特征。本说明书内在多个实施例中描述的某些特征也可以在单个实施例中被组合实施。另一方面，在单个实施例中描述的各种特征也可以在多个实施例中分开实施或以任何合适的子组合来实施。此外，虽然特征可以如上所述在某些组合中起作用并且甚至最初如此要求保护，但是来自所要求保护的组合中的一个或多个特征在一些情况下可以从该组合中去除，并且所要求保护的组合可以指向子组合或子组合的变型。

类似地，虽然在附图中以特定顺序描绘了操作，但是这不应被理解为要求这些操作以所示的特定顺序执行或顺次执行、或者要求所有例示的操作被执行，以实现期望的结果。在某些情况下，多任务和并行处理可能是有利的。此外，上述实施例中的各种系统模块和组件的分离不应被理解为在所有实施例中均需要这样的分离，并且应当理解，所描述的程序组件和系统通常可以一起集成在单个软件产品中，或者封装成多个软件产品。

由此，主题的特定实施例已被描述。其他实施例在所附权利要求书的范围以内。在某些情况下，权利要求书中记载的动作可以以不同的顺序执行并且仍实现期望的结果。此外，附图中描绘的处理并非必需所示的特定顺序或顺次顺序，以实现期望的结果。在某些实现中，多任务和并行处理可能是有利的。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (8)

1.一种基于FPGA的PCIe信号的转换方法，其特征在于，所述方法包括：

现场可编程门阵列FPGA通过PCIe总线接收中央处理器CPU发送的PCIe信号；

所述FPGA将所述PCIe信号转换为与终端协议相匹配的第一数据信息；

所述FPGA将所述第一数据信息发给终端；

和/或，

所述FPGA接收所述终端发送的第二数据信息；

所述FPGA将所述第二数据信息转换为对应的PCIe信号；

所述FPGA将所述PCIe信号发送给所述CPU；

所述FPGA将所述PCIe信号转换为与终端协议相匹配的第一数据信息，包括：

所述FPGA内的虚拟P2P桥将所述PCIe信号发送给虚拟PCIe终端，以使所述虚拟PCIe终端将所述PCIe信号转发送给协议转换单元，并将所述PCIe信号转换为目标协议类型的所述第一数据信息；

所述FPGA将所述第一数据信息发给终端，包括：

所述FPGA通过目标协议将所述第一数据信息发送给终端。

2.根据权利要求1所述的方法，其特征在于，所述FPGA将所述第二数据信息转换为对应的PCIe信号，包括：

所述FPGA的协议转换单元通过目标总线接收终端发送的所述第二数据信息，并将所述第二数据信息转换为对应的PCIe信号；

所述FPGA将所述PCIe信号发送给所述CPU，包括：

所述协议转换单元将所述PCIe信号发送给所述虚拟PCIe终端；

所述虚拟PCIe终端通过所述虚拟P2P桥和PCIe总线将所述PCIe信号发送给所述CPU。

3.根据权利要求1所述的方法，其特征在于，所述方法还包括：

所述FPGA内的所述虚拟P2P桥接收由所述CPU发送扫描包，并向所述CPU返回扫描结果，以完成对所述虚拟P2P桥的扫描；

在所述虚拟P2P桥完成扫描后，接收扫描包，并通过所述虚拟P2P桥向所述虚拟PCIe终端发送，以完成对所述虚拟PCIe终端的扫描。

4.根据权利要求3所述的方法，其特征在于，所述方法还包括：

所述FPGA内的所述虚拟P2P桥接收由所述CPU发送配置包，并向所述CPU返回配置结果，以完成对所述虚拟P2P桥的配置；

在所述虚拟P2P桥完成配置后，接收配置包，并通过所述虚拟P2P桥向所述虚拟PCIe终端发送，以完成对所述虚拟PCIe终端的配置。

5.一种PCIe信号的转换装置，其特征在于，所述装置包括：

接收模块，用于通过PCIe总线接收中央处理器CPU发送的PCIe信号；

转换模块，用于将所述PCIe信号转换为与终端协议相匹配的第一数据信息；

发送模块，用于将所述第一数据信息发给终端；

和/或，

所述接收模块，还用于接收所述终端发送的第二数据信息；

所述转换模块，还用于将所述第二数据信息转换为对应的PCIe信号；

所述发送模块，还用于将所述PCIe信号发送给所述CPU；

所述转换模块，具体用于虚拟P2P桥将所述PCIe信号发送给虚拟PCIe终端，以使所述虚拟PCIe终端将所述PCIe信号转发送给协议转换单元，并将所述PCIe信号转换为目标协议类型的所述第一数据信息；

所述发送模块，具体用于所述FPGA通过目标协议将所述第一数据信息发送给终端。

6.根据权利要求5所述的装置，其特征在于，所述转换模块，具体用于所述FPGA的协议转换单元通过目标总线接收终端发送的所述第二数据信息，并将所述第二数据信息转换为对应的PCIe信号；

所述发送模块，具体用于所述协议转换单元将所述PCIe信号发送给所述虚拟PCIe终端；所述虚拟PCIe终端通过所述虚拟P2P桥和PCIe总线将所述PCIe信号发送给所述CPU。

7.根据权利要求5所述的装置，其特征在于，所述接收模块，还用于所述FPGA内的所述虚拟P2P桥接收由所述CPU发送扫描包，并向所述CPU返回扫描结果，以完成对所述虚拟P2P桥的扫描；在所述虚拟P2P桥完成扫描后，接收扫描包，并通过所述虚拟P2P桥向所述虚拟PCIe终端发送，以完成对所述虚拟PCIe终端的扫描。

8.根据权利要求7所述的装置，其特征在于，所述接收模块，还用于所述FPGA内的所述虚拟P2P桥接收由所述CPU发送配置包，并向所述CPU返回配置结果，以完成对所述虚拟P2P桥的配置；再所述虚拟P2P桥完成配置后，接收配置包，并通过所述虚拟P2P桥向所述虚拟PCIe终端发送，以完成对所述虚拟PCIe终端的配置。

Images