CN109120942A - 基于流水线架构的深度图像帧内预测的编码电路及其编码方法 - Google Patents

基于流水线架构的深度图像帧内预测的编码电路及其编码方法 Download PDF

Info

Publication number
CN109120942A
CN109120942A CN201811132783.3A CN201811132783A CN109120942A CN 109120942 A CN109120942 A CN 109120942A CN 201811132783 A CN201811132783 A CN 201811132783A CN 109120942 A CN109120942 A CN 109120942A
Authority
CN
China
Prior art keywords
pixel
current period
value
region
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811132783.3A
Other languages
English (en)
Other versions
CN109120942B (zh
Inventor
杜高明
戴吴骏
曹凡
曹一凡
张多利
王晓蕾
宋宇鲲
刘冠宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN201811132783.3A priority Critical patent/CN109120942B/zh
Publication of CN109120942A publication Critical patent/CN109120942A/zh
Application granted granted Critical
Publication of CN109120942B publication Critical patent/CN109120942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation

Abstract

本发明公开了一种基于流水线架构的深度图像帧内预测的编码电路及其编码方法，包含五级流水线，分别对应：像素和计算子模块、区域均值计算子模块、赋值子模块、SAD计算子模块和比较子模块。本发明能够减少硬件资源使用、提升速率，从而提升整个视频编码电路的性能。

Description

基于流水线架构的深度图像帧内预测的编码电路及其编码 方法
技术领域
本发明属于视频编解码技术的帧内预测编码技术领域，具体的说是一种应用于视频编解码中深度图像帧内预测的基于流水线架构的编码方法及编码电路。
背景技术
随着科学技术的不断发展，信息技术和计算机互联网分别在不同程度改变了人们的日常的生活。如今，人们获取信息的主要来源于多媒体信息，而多媒体信息却以视频为核心。3D视频由于相比普通2D视频能够提供给用户场景真实和自然再现的效果而备受工业界和学术界的重视，成为视频研究的领域的热点之一。
相比于普通的2D视频，3D包含着更为巨大的数据量。3D视频相对于2D视频还需要保存深度信息，这给视频数据的传输和保存都带来了一定的难度。在3D视频的深度图像的帧内预测中，相比于普通2D视频的Planar、DC、角度预测三大预测技术，加入了DMM深度建模模式，DMM能够更好的保留深度图像的边缘信息，但与此同时，导致了编码复杂度剧增。在保证合成视点质量的同时，如何降低DMM的高复杂度预测算法成了一个重要的研究方向。DMM深度建模模式中又分为DMM-1、DMM-4两种模式。在现有技术中，针对DMM深度建模模式的硬件电路设计还不是很多，Gustavo Sanchez等人在2016 Integrated Circuits&SystemsDesign发表的“Energy-Aware Light-Weight DMM-1 Patterns Decoders withEfficiently Storage in 3D-HEVC”中所述电路，是目前少数实现了的DMM-1模式编码电路。因此，对3D视频进行有效的压缩编码就显示十分重要。
发明内容
本发明为克服现有技术存在的不足之处，提出一种基于流水线架构的深度图像帧内预测的编码电路及其编码方法，以期能减少硬件资源，实现有限资源情况下的编码功能。
为达到上述发明目的，本发明采用如下技术方案：
本发明一种基于流水线架构的深度图像帧内预测的编码电路，记任一深度图像内的4N×4N区域的像素值为原始块RU；其中N为正整数，其特点是所述编码电路包括：像素和计算子模块、区域均值计算子模块、赋值子模块、SAD计算子模块和比较子模块；
所述像素和计算子模块接收原始块RU及其在当前周期对应的分割模式，并根据在当前周期的分割模式计算在当前周期的原始块RU中区域“1”的像素值之和Region1_Sum和区域“0”的像素值之和Region0_Sum，同时统计在当前周期的所述区域“1”的像素点个数Region1_Pixel和区域“0”的像素点个数Region0_Pixel；
所述区域均值计算子模块根据当前周期的所述区域“1”的像素值之和Region1_Sum与像素点个数Region1_Pixel以及所述区域“0”的像素值之和Region0_Sum与像素点个数Region0_Pixel，计算在当前周期的所述区域“1”的均值Region1_Ave和区域“0”的均值Region0_Ave；同时，所述像素和计算子模块接收原始块RU及其在下一周期对应的分割模式并进行处理；
所述赋值子模块根据当前周期的所述区域“1”的均值和所述区域“0”的均值在所述当前周期的分割模式上的分布，得到在当前周期的区域“1”的预测块Region1_Pre和区域“0”的预测块Region0_Pre，从而在当前周期的构成预测块PU；
所述SAD计算子模块根据所述原始块RU减去当前周期的预测块PU得到在当前周期的残差深度块DU；然后将在当前周期的残差深度块DU的每个像素点处的像素值取绝对值并相加，从而得到在当前周期的残差深度块的SAD值；
所述比较子模块对当前周期的残差深度块DU的SAD值与上一周期的残差深度块的SAD值进行比较，保留较小的残差深度块的SAD值并作为当前周期的残差深度块的SAD值并存储相应的残差深度块DU，若不存在上一周期的残差深度块的SAD值，则直接保留当前周期的残差深度块DU及其SAD值。
本发明一种基于流水线架构的深度图像帧内预测的编码方法的特点是按如下步骤进行：
步骤1、记任一深度图像内的4N×4N区域的像素值为原始块RU，其中N为正整数；
步骤2、定义当前周期为T，并初始化T＝1；
步骤3、根据原始块RU及其在当前周期T对应的分割模式，计算在当前周期T的原始块RU中区域“1”的像素值之和Region1_Sum和区域“0”的像素值之和Region0_Sum，同时统计在当前周期T的所述区域“1”的像素点个数Region1_Pixel和区域“0”的像素点个数Region0_Pixel；
步骤4、根据当前周期T的所述区域“1”的像素值之和Region1_Sum与像素点个数Region1_Pixel以及所述区域“0”的像素值之和Region0_Sum与像素点个数Region0_Pixel，计算在当前周期的所述区域“1”的均值Region1_Ave和区域“0”的均值Region0_Ave；同时执行步骤5；
步骤5、将T+1赋值给T，并返回步骤3执行；同时执行步骤6；
步骤6、根据当前周期T的区域“1”的均值和所述区域“0”的均值在所述当前周期T的分割模式上的分布，得到在当前周期T的区域“1”的预测块Region1_Pre和区域“0”的预测块Region0_Pre，从而在当前周期T的构成预测块PU；
步骤7、将T+1赋值给T，并返回步骤5执行；同时执行步骤8；
步骤8、根据所述原始块RU与在当前周期T的预测块PU，并计算所述原始块RU在当前周期T的SAD值，再将原始块RU在每个像素点处的像素值分别减去在当前周期T对应的预测块PU在每个像素点的值，从而得到在当前周期T的残差深度块DU；
步骤9、将T+1赋值给T，并返回步骤7执行；同时执行步骤10；
步骤10、将在当前周期T的残差深度块的每个像素点处的深度值取绝对值并相加，从而得到在当前周期T的残差深度块的SAD值；
步骤11、将T+1赋值给T，并返回步骤9执行；同时执行步骤12；
步骤12、判断当前周期T≥6是否成立，若成立，则将当前周期T的残差深度块的SAD值与上一周期T-1的残差深度块的SAD值进行比较，保留较小的残差深度块的SAD值并作为当前周期T的残差深度块的SAD值并存储相应的残差深度块DU，否则，直接保留当前周期T的残差深度块DU及其对应的SAD值。
与现有技术相比，本发明的有益技术效果体现在：
1、本发明提出了一种基于3D-HEVC中深度图的帧内预测DMM-1模式的流水线帧内预测编码电路，包括了像素和计算子模块、区域均值计算子模块、赋值子模块、SAD计算子模块和比较子模块，减少了硬件资源使用、提升了速率，从而提升了整个视频编码电路的性能。
2、本发明的每个模块同一周期重复运行，使得运算的时间大大减少，提高了运算的效率与速度，硬件资源得到了极大了利用，相比于串行电路提升了电路的性能。
3、本发明的每一个模块独立运行，但是它们又作为一个整体处理大量数据，充分了发挥了每一个模块的性能与整体的关系，提高了资源利用率与运算速率。
4、流水线思想早已经出现，对于应用流水线到具体的电路设计中任然是不小的困难，本发明实现了流水线架构的电路，对于这种思想的理解充分而且深刻，并且提升了流水线的发展，促进了整个数字电路行业发展。
附图说明
图1为现有技术中原始块RU的像素值示意图；
图2为本发明流水线框架结构图；
图3为本发明流水线工作示意图；
图4为本发明分割方式示意图；
图5为本发明不同分割模式对应的预测块；
图6为本发明的搜索失真代价值图；
图7为原始图与最佳预测图相减得到的残差图；
图8为本发明电路与Sanchez的发明电路参数及效率比较；
具体实施方式
本实施例中，如图1所示；记任一深度图像内的4N×4N区域的像素值为原始块RU，其中N为正整数，在此N取1；各像素值的大小如图分布；一种基于流水线架构的深度图像帧内预测的编码电路包括：像素和计算子模块、区域均值计算子模块、赋值子模块、SAD计算子模块和比较子模块，如图2所示；
像素和计算子模块接收原始块RU及其在当前周期对应的分割模式，分割模式如图4所示；这里仅举例了3种；并根据在当前周期的分割模式计算在当前周期的原始块RU中区域“1”的像素值之和Region1_Sum为和区域“0”的像素值之和Region0_Sum，同时统计在当前周期的区域“1”的像素点个数Region1_Pixel和区域“0”的像素点个数Region0_Pixel；
区域均值计算子模块根据当前周期的区域“1”的像素值之和Region1_Sum与像素点个数Region1_Pixel以及区域“0”的像素值之和Region0_Sum与像素点个数Region0_Pixel，计算在当前周期的区域“1”的均值Region1_Ave和区域“0”的均值Region0_Ave；举例的三种就是均值为46、90、46、76、57、79；同时，像素和计算子模块接收原始块RU及其在下一周期对应的分割模式并进行处理；
赋值子模块根据当前周期的区域“1”的均值和区域“0”的均值在当前周期的分割模式上的分布，得到在当前周期的区域“1”的预测块Region1_Pre和区域“0”的预测块Region0_Pre，从而在当前周期的构成预测块PU，如图5所示；
SAD计算子模块根据原始块RU减去当前周期的预测块PU得到在当前周期的残差深度块DU；然后将在当前周期的残差深度块DU的每个像素点处的像素值取绝对值并相加，从而得到在当前周期的残差深度块的SAD值，如图6所示；
比较子模块对当前周期的残差深度块DU的SAD值与上一周期的残差深度块的SAD值进行比较，保留较小的残差深度块的SAD值并作为当前周期的残差深度块的SAD值并存储相应的残差深度块DU，若不存在上一周期的残差深度块的SAD值，则直接保留当前周期的残差深度块DU及其SAD值，DU如图7所示，整体流水线步骤如图3所示。
本实施例中，一种基于流水线架构的深度图像帧内预测的编码方法是按如下步骤进行：
步骤1、记任一深度图像内的4N×4N区域的像素值为原始块RU，其中N为正整数1；
每个点的像素值如图所示；
步骤2、定义当前周期为T，并初始化T＝1；
步骤3、根据原始块RU及其在当前周期T对应的分割模式，原始块RU如图1所示，分割模式如图4所示；这里仅举例了3种；计算在当前周期T的原始块RU中区域“1”的像素值之和Region1_Sum和区域“0”的像素值之和Region0_Sum，同时统计在当前周期T的区域“1”的像素点个数Region1_Pixel和区域“0”的像素点个数Region0_Pixel；
步骤4、根据当前周期T的区域“1”的像素值之和Region1_Sum与像素点个数Region1_Pixel以及区域“0”的像素值之和Region0_Sum与像素点个数Region0_Pixel，计算在当前周期的区域“1”的均值Region1_Ave和区域“0”的均值Region0_Ave；同时执行步骤5；
步骤5、将T+1赋值给T，并返回步骤3执行；同时执行步骤6；
步骤6、根据当前周期T的区域“1”的均值和区域“0”的均值在当前周期T的分割模式上的分布，得到在当前周期T的区域“1”的预测块Region1_Pre和区域“0”的预测块Region0_Pre，从而在当前周期T的构成预测块PU，如图5所示；
步骤7、将T+1赋值给T，并返回步骤5执行；同时执行步骤8；
步骤8、根据原始块RU与在当前周期T的预测块PU，并计算原始块RU在当前周期T的SAD值，再将原始块RU在每个像素点处的像素值分别减去在当前周期T对应的预测块PU在每个像素点的值，从而得到在当前周期T的残差深度块DU，如图7所示；
步骤9、将T+1赋值给T，并返回步骤7执行；同时执行步骤10；
步骤10、将在当前周期T的残差深度块的每个像素点处的深度值取绝对值并相加，从而得到在当前周期T的残差深度块的SAD值；
步骤11、将T+1赋值给T，并返回步骤9执行；同时执行步骤12；
步骤12、判断当前周期T≥6是否成立，若成立，则将当前周期T的残差深度块的SAD值与上一周期T-1的残差深度块的SAD值进行比较，保留较小的残差深度块的SAD值并作为当前周期T的残差深度块的SAD值并存储相应的残差深度块DU，否则，直接保留当前周期T的残差深度块DU及其对应的SAD值。
实施例：
本发明针对4×4的深度图像进行帧内预测编码方法的基于FPGA的电路设计，采用Verilog HDL进行行为级描述，基于Xilinx XC6VLX760 FPGA开发板使用ISE软件进行仿真和综合，本发明使用如图1所示的深度图像块进行测试，相比于Gustavo Sanchez等人在2016 Integrated Circuits&Systems Design发表的“Energy-Aware Light-Weight DMM-1Patterns Decoders with Efficiently Storage in 3D-HEVC”中电路，如图8所示，本发明电路预测周期最低仅为传统编码时间的69.06％，平均而言，本发明电路预测周期大约为传统编码电路编码时间的69.49％。

Claims (2)

1.一种基于流水线架构的深度图像帧内预测的编码电路，记任一深度图像内的4N×4N区域的像素值为原始块RU；其中N为正整数，其特征是所述编码电路包括：像素和计算子模块、区域均值计算子模块、赋值子模块、SAD计算子模块和比较子模块；
所述像素和计算子模块接收原始块RU及其在当前周期对应的分割模式，并根据在当前周期的分割模式计算在当前周期的原始块RU中区域“1”的像素值之和Region1_Sum和区域“0”的像素值之和Region0_Sum，同时统计在当前周期的所述区域“1”的像素点个数Region1_Pixel和区域“0”的像素点个数Region0_Pixel；
所述区域均值计算子模块根据当前周期的所述区域“1”的像素值之和Region1_Sum与像素点个数Region1_Pixel以及所述区域“0”的像素值之和Region0_Sum与像素点个数Region0_Pixel，计算在当前周期的所述区域“1”的均值Region1_Ave和区域“0”的均值Region0_Ave；同时，所述像素和计算子模块接收原始块RU及其在下一周期对应的分割模式并进行处理；
所述赋值子模块根据当前周期的所述区域“1”的均值和所述区域“0”的均值在所述当前周期的分割模式上的分布，得到在当前周期的区域“1”的预测块Region1_Pre和区域“0”的预测块Region0_Pre，从而在当前周期的构成预测块PU；
所述SAD计算子模块根据所述原始块RU减去当前周期的预测块PU得到在当前周期的残差深度块DU；然后将在当前周期的残差深度块DU的每个像素点处的像素值取绝对值并相加，从而得到在当前周期的残差深度块的SAD值；
所述比较子模块对当前周期的残差深度块DU的SAD值与上一周期的残差深度块的SAD值进行比较，保留较小的残差深度块的SAD值并作为当前周期的残差深度块的SAD值并存储相应的残差深度块DU，若不存在上一周期的残差深度块的SAD值，则直接保留当前周期的残差深度块DU及其SAD值。
2.一种基于流水线架构的深度图像帧内预测的编码方法，其特征是按如下步骤进行：
步骤1、记任一深度图像内的4N×4N区域的像素值为原始块RU，其中N为正整数；
步骤2、定义当前周期为T，并初始化T＝1；
步骤3、根据原始块RU及其在当前周期T对应的分割模式，计算在当前周期T的原始块RU中区域“1”的像素值之和Region1_Sum和区域“0”的像素值之和Region0_Sum，同时统计在当前周期T的所述区域“1”的像素点个数Region1_Pixel和区域“0”的像素点个数Region0_Pixel；
步骤4、根据当前周期T的所述区域“1”的像素值之和Region1_Sum与像素点个数Region1_Pixel以及所述区域“0”的像素值之和Region0_Sum与像素点个数Region0_Pixel，计算在当前周期的所述区域“1”的均值Region1_Ave和区域“0”的均值Region0_Ave；同时执行步骤5；
步骤5、将T+1赋值给T，并返回步骤3执行；同时执行步骤6；
步骤6、根据当前周期T的区域“1”的均值和所述区域“0”的均值在所述当前周期T的分割模式上的分布，得到在当前周期T的区域“1”的预测块Region1_Pre和区域“0”的预测块Region0_Pre，从而在当前周期T的构成预测块PU；
步骤7、将T+1赋值给T，并返回步骤5执行；同时执行步骤8；
步骤8、根据所述原始块RU与在当前周期T的预测块PU，并计算所述原始块RU在当前周期T的SAD值，再将原始块RU在每个像素点处的像素值分别减去在当前周期T对应的预测块PU在每个像素点的值，从而得到在当前周期T的残差深度块DU；
步骤9、将T+1赋值给T，并返回步骤7执行；同时执行步骤10；
步骤10、将在当前周期T的残差深度块的每个像素点处的深度值取绝对值并相加，从而得到在当前周期T的残差深度块的SAD值；
步骤11、将T+1赋值给T，并返回步骤9执行；同时执行步骤12；
步骤12、判断当前周期T≥6是否成立，若成立，则将当前周期T的残差深度块的SAD值与上一周期T-1的残差深度块的SAD值进行比较，保留较小的残差深度块的SAD值并作为当前周期T的残差深度块的SAD值并存储相应的残差深度块DU，否则，直接保留当前周期T的残差深度块DU及其对应的SAD值。
CN201811132783.3A 2018-09-27 2018-09-27 基于流水线架构的深度图像帧内预测的编码电路及其编码方法 Active CN109120942B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811132783.3A CN109120942B (zh) 2018-09-27 2018-09-27 基于流水线架构的深度图像帧内预测的编码电路及其编码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811132783.3A CN109120942B (zh) 2018-09-27 2018-09-27 基于流水线架构的深度图像帧内预测的编码电路及其编码方法

Publications (2)

Publication Number Publication Date
CN109120942A true CN109120942A (zh) 2019-01-01
CN109120942B CN109120942B (zh) 2020-08-07

Family

ID=64856837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811132783.3A Active CN109120942B (zh) 2018-09-27 2018-09-27 基于流水线架构的深度图像帧内预测的编码电路及其编码方法

Country Status (1)

Country Link
CN (1) CN109120942B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103747248A (zh) * 2014-01-27 2014-04-23 电子科技大学 深度与彩色视频边界不一致的检测和处理方法
JP2015128252A (ja) * 2013-12-27 2015-07-09 日本電信電話株式会社 予測画像生成方法、予測画像生成装置、予測画像生成プログラム及び記録媒体
WO2015183696A1 (en) * 2014-05-29 2015-12-03 Apple Inc. Video coding with composition and quality adaptation based on depth derivations
CN105580361A (zh) * 2013-09-27 2016-05-11 高通股份有限公司 用于深度帧内预测模式的残余译码
CN106664415A (zh) * 2014-06-18 2017-05-10 三星电子株式会社 使用深度块的多层视频编码方法和多层视频解码方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105580361A (zh) * 2013-09-27 2016-05-11 高通股份有限公司 用于深度帧内预测模式的残余译码
JP2015128252A (ja) * 2013-12-27 2015-07-09 日本電信電話株式会社 予測画像生成方法、予測画像生成装置、予測画像生成プログラム及び記録媒体
CN103747248A (zh) * 2014-01-27 2014-04-23 电子科技大学 深度与彩色视频边界不一致的检测和处理方法
WO2015183696A1 (en) * 2014-05-29 2015-12-03 Apple Inc. Video coding with composition and quality adaptation based on depth derivations
CN106664415A (zh) * 2014-06-18 2017-05-10 三星电子株式会社 使用深度块的多层视频编码方法和多层视频解码方法

Also Published As

Publication number Publication date
CN109120942B (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
CN101986716B (zh) 一种快速深度视频编码方法
CN106464908A (zh) 用于传输深度图像的预测模式以供层间视频编码和解码的方法和装置
CN104378643A (zh) 一种3d视频深度图像帧内预测模式选择方法及系统
CN102055981B (zh) 用于视频编码器的去块滤波器及其实现方法
CN106664413A (zh) 用于补偿亮度差的层间视频编码方法和装置以及视频解码方法和装置
CN104754359A (zh) 一种二维自由视点视频的深度图编码失真预测方法
CN102148990B (zh) 一种运动矢量预测装置和方法
CN101860747B (zh) 亚像素运动估计系统及方法
Azgin et al. An efficient FPGA implementation of HEVC intra prediction
Kalali et al. FPGA implementations of HEVC inverse DCT using high-level synthesis
Bilal et al. FPGA design for statistics-inspired approximate sum-of-squared-error computation in multimedia applications
Azgin et al. A computation and energy reduction technique for HEVC intra prediction
Kalali et al. FPGA implementation of HEVC intra prediction using high-level synthesis
Kalali et al. An approximate HEVC intra angular prediction hardware
Guo et al. Accelerating transform algorithm implementation for efficient intra coding of 8k uhd videos
CN109120942A (zh) 基于流水线架构的深度图像帧内预测的编码电路及其编码方法
Aysu et al. A low energy adaptive hardware for H. 264 multiple reference frame motion estimation
Taranto Simplified affine motion estimation algorithm and architecture for the versatile video coding standard
CN104601991A (zh) 一种时域预测参数的搜索方法和装置
CN108134940B (zh) 应用于视频编码中深度图像帧内预测的编码电路及方法
CN108271025B (zh) 基于边界梯度的3d视频编解码中深度建模模式的编码电路及其编码方法
Vani et al. Survey on H. 264 standard
Wahid et al. Resource shared architecture of multiple transforms for multiple video codecs
CN102263954A (zh) 一种基于对象的快速分形视频压缩与解压缩方法
CN103647969A (zh) 一种基于对象的快速分形视频压缩与解压缩方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant