CN109101276B - 在cpu中执行指令的方法 - Google Patents

在cpu中执行指令的方法 Download PDF

Info

Publication number
CN109101276B
CN109101276B CN201810922723.5A CN201810922723A CN109101276B CN 109101276 B CN109101276 B CN 109101276B CN 201810922723 A CN201810922723 A CN 201810922723A CN 109101276 B CN109101276 B CN 109101276B
Authority
CN
China
Prior art keywords
instruction
thread queue
instructions
target
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810922723.5A
Other languages
English (en)
Other versions
CN109101276A (zh
Inventor
马凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced New Technologies Co Ltd
Advantageous New Technologies Co Ltd
Original Assignee
Alibaba Group Holding Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alibaba Group Holding Ltd filed Critical Alibaba Group Holding Ltd
Priority to CN201810922723.5A priority Critical patent/CN109101276B/zh
Publication of CN109101276A publication Critical patent/CN109101276A/zh
Priority to TW108120456A priority patent/TWI719501B/zh
Priority to SG11202010825QA priority patent/SG11202010825QA/en
Priority to EP19849120.1A priority patent/EP3779682A4/en
Priority to PCT/CN2019/092241 priority patent/WO2020034753A1/zh
Application granted granted Critical
Publication of CN109101276B publication Critical patent/CN109101276B/zh
Priority to US17/082,509 priority patent/US11579885B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
    • G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/382—Pipelined decoding, e.g. using predecoding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384—Register renaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856—Reordering of instructions, e.g. using queues or age tags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本说明书实施例提供一种在CPU中执行指令的方法，该方法包括，从当前线程队列中提取指令形成指令块，以送入CPU执行单元执行，上述指令块中包含单条跳转指令作为最后一条指令。还将至少一条指令补充到当前线程队列，形成待执行线程队列。并且，根据CPU执行单元的执行结果，确定上述跳转指令的目标指令。接着，判断待执行线程队列中是否包含所述目标指令；如果不包含，则清除所述待执行线程队列，获取该目标指令，并将该目标指令添加到待执行线程队列中。

Description

在CPU中执行指令的方法
技术领域
本说明书一个或多个实施例涉及计算机硬件芯片领域，尤其涉及在CPU中执行指令的方法。
背景技术
在当前的大数据云环境下，需要对海量数据进行存储和处理，对数据的计算速度提出了更高的要求。众所周知，计算速度的决定性因素为中央处理单元CPU的性能。为了实现更高速度的运算，CPU在各个方面，从物理工艺到逻辑控制，都在不断进行改进。
例如，为了提升并行处理能力，提出CPU超线程技术，即利用特殊字符的硬件指令，把两个逻辑内核模拟成物理芯片，让单个处理器能使用线程级并行计算，从而兼容多线程并行计算。也就是说，超线程CPU可以在一个物理核的基础上，并行运行2个或更多个线程，从而得到更多可并行指令，提升总体运行性能。
另一方面，为了更有效地利用CPU的时钟周期，避免流水线停顿或等待，采用指令预测的方案，进行指令预取和指令预执行。
这些方案都在一定程度上提升了CPU的执行效率。然而，指令预测并不总是准确，在指令预测失误的情况下，会严重降低CPU的执行效率。
因此，希望能进行进一步改进，从而进一步提升CPU效率。
发明内容
本说明书一个或多个实施例描述了一种CPU中执行指令的方法，在原有指令预测的基础上，避免预测错误的指令被执行，进一步提升CPU执行效率。
根据第一方面，提供了一种在CPU中执行指令的方法，包括：
从当前线程队列中依次提取指令形成指令块，以送入CPU执行单元执行，所述指令块中包含单条跳转指令，且该跳转指令为所述指令块中最后一条指令；
将至少一条指令补充到当前线程队列，形成待执行线程队列；
根据CPU执行单元的执行结果，确定所述跳转指令的目标指令；
判断所述待执行线程队列中是否包含所述目标指令；
在所述待执行线程队列中不包含所述目标指令的情况下，清除所述待执行线程队列，获取所述目标指令，并将所述目标指令添加到待执行线程队列中。
根据一个实施例，通过以下方式形成指令块：
从当前线程队列中读取预定阈值数目的指令，所述预定阈值数目依赖于所述CPU执行单元的数目；判断所述预定阈值数目的指令中是否包含跳转指令；在包含跳转指令的情况下，以该跳转指令为结尾向前截取，将截取的指令作为所述指令块。
根据另一实施例，通过以下方式形成指令块：
从当前线程队列中读取第一指令；在当前指令块中指令数目未达到预定阈值的情况下，将所述第一指令添加到当前指令块中，其中所述预定阈值依赖于所述CPU执行单元的数目；判断该第一指令是否为跳转指令；在该第一指令为跳转指令的情况下，将所述当前指令块作为所述指令块。
在一种可能的设计中，通过以下方式补充指令到当前线程队列：根据指令预测的预测分支，将预测分支对应的至少一条指令补充到当前线程队列。
在一种可能的方案中，从已解码缓存中读取对应的指令补充到当前线程队列，以形成待执行线程队列，其中已解码缓存中存储有预取并解码的多条指令。
在一种可能的实施方式中，跳转指令为寄存器操作指令，所述指令块还包含至少一条内存操作指令。
进一步地，在一个实施例中，在所述至少一条内存操作指令执行完毕之前，即可确定出所述跳转指令的目标指令。
根据一种可能的设计，通过以下方式获取目标指令：
判断已解码缓存中是否包含所述目标指令，其中已解码缓存中存储有预取并解码的多条指令；
在包含的情况下，从所述已解码缓存获取所述目标指令；
在不包含的情况下，从内存获取所述目标指令。
根据第二方面，提供一种CPU控制器，包括：
指令提取逻辑，用于从当前线程队列中依次提取指令形成指令块，以送入CPU执行单元执行，所述指令块中包含单条跳转指令，且该跳转指令为所述指令块中最后一条指令；
指令补充逻辑，用于将至少一条指令补充到当前线程队列，形成待执行线程队列；
目标确定逻辑，用于根据CPU执行单元的执行结果，确定所述跳转指令的目标指令；
判断逻辑，用于判断所述待执行线程队列中是否包含所述目标指令；
队列操作逻辑，用于在所述待执行线程队列中不包含所述目标指令的情况下，清除所述待执行线程队列，获取所述目标指令，并将所述目标指令添加到待执行线程队列中。
根据第三方面，提供一种中央处理单元CPU，包含第二方面的控制器。
通过本说明书实施例提供的方案，按照原有方式进行指令预取，放到已解码缓存和线程队列中，但是执行时，确保同时执行的代码块中至多在最后包含一条跳转指令，并且在跳转指令确定出目标指令之前，不再为线程队列中的后续指令进行重命名&分配可执行资源阶段。在确定出目标指令之后，比较线程队列中的指令与目标指令是否匹配，以此保证只有正确分支得到执行。如此，在利用原有指令预测方案的优势的基础上，避免预测错误的指令被执行导致的回滚耗时，提升CPU总体执行效率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为根据一种实施方案的CPU执行过程；
图2示出根据一个实施例在CPU中执行指令的方法；
图3示出根据一个实施例的CPU控制器的功能框图。
具体实施方式
下面结合附图，对本说明书提供的方案进行描述。
图1为根据一种实施方案的CPU执行过程。如图1所示，整个执行过程分为多个阶段。首先是取指令阶段。当前的主流CPU每个指令周期可以取16字节，大约每次为4条指令。接着进行指令预解码。预解码阶段的主要工作是辨别指令长度，同时标注跳转指令。通常来说，主流CPU在该阶段有5指令/周期的吞吐量。
预解码之后即进入解码阶段。解码阶段主要将复杂指令转变为精简指令(固定长度)，同时指定操作类型。通常该阶段也有5指令/周期的吞吐量。解码后的指令会放入到已解码缓存。
已解码缓存作为一个指令缓存池，其中可以存储多条已解码的指令，供下一阶段，即线程队列，读取。已解码缓存到下一阶段的吞吐量可以达到每个周期6跳指令。
如前所述，对于超线程CPU，可以存在多个线程并行执行。在执行过程中，每个线程都会读取接下来待执行的指令，形成自己的线程缓存队列，后续又称为线程队列。在已解码缓存中存在上述待执行指令的情况下，就使用已解码缓存中存储的指令，否则，从前端(内存)得到相应指令添加到队列中。在图1中示例性示出了线程A和线程B各自的线程队列，但是可以理解，超线程CPU还可以支持更多线程的并行执行。
接着，从形成线程队列进入下一阶段：重命名&分配可执行资源。从线程队列到该阶段的吞吐量可以达到每个周期5跳指令。而在重命名&分配可执行资源阶段，主要工作是解决寄存器读写依赖关系，去除不必要的依赖关系，力求得到指令更多并行执行能力,同时分配执行时所需要的各种资源。
在分配好执行所需资源之后，指令才会被送入到CPU的执行单元进行执行。目前CPU拥有多个执行单元，当前最普遍的CPU具有8条可以并行执行的流水线，也就是每个周期可以执行8个微操作，虽然可以乱序执行，但是最后指令提交的顺序与程序的顺序相同。
如前所述，为了避免指令缺失带来的流水线停顿或等待，目前几乎所有CPU都会采用指令预测，又称为分支预测(Branch Prediction)方案进行指令的预测和预取。在每个周期结束之后，预测单元根据其包含的历史执行状态表预测将要预取的指令。如果指令没有跳转，在前述取指令阶段，就取当前取指地址加16字节的指令块。如果指令存在跳转，则根据指令预测结果，获取预测分支的指令。
经过不断改进，当前的指令预测方案的预测准确度已经可以超过90％，有些方案的预测准确度甚至可达98％。但是，仍然存在预测错误的可能，此时很有可能将错误的指令块输入到可执行单元中。
例如，假定存在指令L1，L2，L3，L4，L5，其中L2是跳转指令，该指令规定，在某判断条件满足时，跳转至指令L5，否则顺序执行指令L3和L4。如果在指令预测时，预测该跳转指令L2的目标分支是L3，那么在取指令阶段就会读取L3和后续指令，并且在后续执行阶段，有可能将L1，L2，L3，L4送入CPU执行单元进行执行。如果实际上L2的执行结果指示，应该跳转到L5，那么L3和L4就被错误地执行。在这样的情况下，CPU不得不重新刷新整条流水线，回滚到之前的分支，然后重新热启动，选择另一条分支执行。尽管指令预测错误的概率并不高，但是一旦出现，就需要进行上述操作，这样的操作非常耗时，致使CPU效率最大只能在75％左右。
为此，本说明书的实施例在此基础上进行进一步改进，尽可能保留和利用高准确率的指令预测所带来的优势，同时防止预测失败情况下错误指令被执行。根据一个或多个实施例，仍然按照原有方式进行取指令，同时放到已解码缓存和线程队列中，但是在跳转指令获取到有效的目标地址，也就是确定出目标指令之前，不再执行代码块的重命名&分配可执行资源阶段，保证后续执行操作都是正确完成，没有预测失败而导致的效率下降。下面描述上述构思的实现方式。
图2示出根据一个实施例在CPU中执行指令的方法流程图，如图2所示，该方法包括：步骤21，从当前线程队列中提取指令形成指令块，送入CPU执行单元执行，所述指令块中包含单条跳转指令，且该跳转指令为该指令块中最后一条指令；步骤22，将至少一条指令补充到当前线程队列，形成待执行线程队列；步骤23，根据CPU执行单元的执行结果，确定所述跳转指令的目标指令；步骤24，判断所述待执行线程队列中是否包含所述目标指令；在不包含所述目标指令的情况下，在步骤25，清除所述待执行线程队列，获取所述目标指令，并将所述目标指令添加到待执行线程队列中。下面描述以上各个步骤的具体执行方式。
如前所述，根据本说明书的实施例，为了利用原有指令预测方案的优势，仍然按照原有方式进行取指令，同时放到已解码缓存和线程队列中。也就是说，按照原有方式执行图1的取指令阶段、预解码阶段、解码阶段，并将解码的指令放入已解码缓存中。各个线程可以从已解码缓存中读取指令，形成线程队列。因此，假定在步骤21之前，已经按照已有方式形成了线程队列。
在步骤21，从当前线程队列中提取指令形成指令块，以送入CPU执行单元执行。
如果从当前线程队列提取的指令不包含跳转指令，那么仍按照正常方式，形成与硬件最大处理能力对应的最大长度的指令块。通常，CPU硬件的最大处理能力取决于包含的执行单元的数目，可以根据执行单元的数目确定一预定阈值，作为指令块的最大长度。例如，当前最普遍的CPU具有8条可以并行执行的流水线，那么可以将该预定阈值设为8，相应地，指令块的最大长度为8。在提取的指令不包含跳转指令的情况下，可以仍按照正常方式提取8条指令作为指令块。
与常规方案不同的，在要提取的指令包含跳转指令时，则要确保送入CPU执行单元的一个指令块只包含一条跳转指令，且该跳转指令为指令块中最后一条指令。也就是说，在从线程队列向CPU执行单元传送指令时，对指令类型进行判断，并以跳转指令为界划分指令块，使得跳转指令作为送入CPU执行单元的一组指令中的最后一条指令。
可以采用多种方式形成上述指令块。在一个实施例中，从当前线程队列中一次读取预定阈值数目的指令，该预定阈值数目对应于CPU最大处理能力，或者说依赖于CPU执行单元的数目。然后，判断这些指令中是否包含跳转指令。如果不包含，如前所述，则将这些读取的指令作为上述指令块。如果这些指令中包含跳转指令，那么以该跳转指令为结尾向前截取，将截取的指令作为所述指令块。
例如，假定预定阈值数目为8，则一次从当前线程队列中读取8条指令。如果这8条指令中没有跳转指令，则直接将这8条指令作为上述指令块，送入CPU执行单元。如果这8条指令中包含跳转指令，那么从跳转指令的位置向前截取，来形成指令块。例如，如果第5条指令为跳转指令，那么就从以第5条指令为结尾向前截取，也就是将第1条到第5条指令作为指令块。
通过以上方式，确保跳转指令一定是送入CPU执行单元进行执行的一组指令中的最后一条指令。可以理解，在执行跳转指令之前，无法准确确定下一条要执行的指令，即目标指令，而指令预测方案是将预测的目标指令预取到线程队列中。如果确保跳转指令是一次送入CPU执行单元的指令组中的最后一条指令，相当于在该跳转指令与后续的预测的目标指令之间建立了一个隔离或中断，确保预测的目标指令不会与该跳转指令一起被送入CPU执行单元执行。如此，为准确确定目标指令，进而在预测失误的情况下纠正错误的目标指令提供了时机和可能性。
例如，在前述例子中，指令L1，L2，L3，L4，L5中L2是跳转指令。即使跳转指令L2的目标分支被错误地预测为L3，那么根据以上实施例，只会将L1和L2作为一个指令块，送入CPU执行单元进行执行，而不会同时将L1，L2，L3，L4一起执行。在执行L1和L2时，就为确定L2的准确目标分支，并纠正错误的预测分支提供了时机。
如上，从线程队列中提取出至少一部分指令送入CPU执行单元，那么线程队列中待执行指令数目会暂时变少。因此，在形成指令块送入CPU执行单元的同时或之后，对线程队列进行补充，以维持其队列长度。也就是，在步骤22，将至少一条指令补充到当前线程队列，形成待执行线程队列。可以理解，待执行线程队列用于形成送入CPU执行单元执行的下一指令块。
根据一种实施方式，在该步骤中，可以按照常规方式，根据指令预测的预测分支，向线程队列补充指令，形成待执行线程队列。在一个实施例中，根据指令预测结果，从已解码缓存中读取对应的指令补充到当前线程队列，其中已解码缓存中存储有预取并解码的多条指令。在极为少见的情况下，也可以从前端(例如内存)请求指令，解码后补充到线程队列中。
另一方面，在步骤21形成的指令块被送入CPU执行单元后，CPU执行单元就会将这些指令加入流水线，进行执行。特别地，上述指令块的最后一条指令为跳转指令，通过执行该跳转指令，才可以准确确定跳转的目标地址，也就是确定出目标指令。也就是，在步骤23，根据CPU执行单元的执行结果，确定跳转指令的目标指令。
接着，在步骤24，判断步骤23中补充后的待执行线程队列中是否包含上述目标指令。如果包含，则意味着，接下来要执行的目标指令已经被放入待执行线程队列中，指令预测结果是正确的，不需要进行额外操作；当前指令块执行完毕之后可以按照图2的方法继续从线程队列取得下一指令块进行执行。
但是，如果待执行线程队列中不包含上述目标指令，那就意味着，接下来应该执行的指令(目标指令)没有被放入线程队列，反过来说，待执行线程队列中包含的指令序列并不是接下来应该被执行的指令。造成的原因可能就是指令预测失误，而将错误的分支指令预取到了线程队列中。在这样的情况下，在步骤25，清除(flush)当前的待执行线程队列，获取所述目标指令，并将所述目标指令添加到待执行线程队列中。
具体而言，在步骤25，由于当前的待执行线程队列包含了错误的指令，不应该被执行，因此首先对当前的待执行线程队列进行清除(flush)操作。清除flush是CPU中的一种操作，可以对操作对象中存储的数据全部清理。清除当前的待执行线程队列就意味着，删除队列中的所有指令，将该队列清空。
与清除错误的指令相应地，还要获取正确的目标指令，将其添加到待执行线程队列中。
在一个实施例中，首先判断已解码缓存中是否包含正确的目标指令；在包含的情况下，从已解码缓存获取该目标指令。可以理解，尽管之前的线程队列添加了错误的分支指令，但是往往只是指令执行顺序上的错误，而基于指令预测方案的指令预取会不断地预取到许多条指令，解码后放入已解码缓存。因此，在绝大多数的情况下，都可以从已解码缓存中获取到正确的目标指令，将其添加到待执行线程队列。进一步地，在添加目标指令之外，还相应地将该目标指令所在分支的后续指令也添加到待执行线程队列中。
另一方面，在极其罕见的情况下，已解码缓存中不包含目标指令。这时，可以从内存请求获取该目标指令，解码后加入到待执行线程队列中。
经过步骤25的操作，确保待执行线程队列中包含有待执行的正确指令分支，于是后续送入CPU执行单元的指令块也是正确的指令块，预测错误的指令不会被执行单元真正执行。
下面结合一个具体例子描述以上过程。假定存在以下一段指令(其中/*…*/中间的内容是对指令的解释)：
Loop:1.fld f0,0(x1)/*按照x1存的地址，将内存内容传到寄存器f0*/
2.fadd.d f4,f0,f2/*将f0+f2的结果存入到寄存器f4*/
3.fsd f4,0(x1)/*按照x1存的地址，将f4中的数据存于内存中*/
4.addi x1,x1-8/*x1的内容-8同时存于寄存器x1*/
5.bne x1,x2,Loop/*如果x1不等于x2跳转到Loop，执行指令1,否则进入指令6*/
6.addi x2，x2+1/*x2的内容+1同时存于寄存器x2*/
7...
8...
在这一段指令中，指令5为跳转指令，根据x1与x2是否相等，跳转到不同分支，第一分支的目标指令为指令1，第二分支的目标指令为指令6。假定这些指令已经按照常规方式预取、解码，放入到已解码缓存。另外，假定根据指令预测的结果，指令5之后会执行第二分支，因此，将指令1到指令8依次放入到线程队列中。
如果按照常规方式，则有可能将指令1到指令6作为一个指令块，送入CPU执行单元进行执行。一旦指令预测失误，指令5之后本应该执行第一分支，即指令1，但是指令6被错误地执行，就会引起耗时的清除回滚操作，急剧降低CPU效率。
根据本说明书实施例的方案，在步骤21，由于指令5为跳转指令，只会将指令1到指令5形成一个指令块，送入CPU执行单元执行。
在步骤22，从已解码缓存中补充指令到线程队列，形成待执行线程队列。由于指令预测的分支是指令6，因此这时待执行线程队列可以包括：指令6，指令7以及补充进来的其他指令。
在步骤23，根据CPU执行单元的执行结果，可以确定跳转指令5的目标指令实际应该为第一分支中的指令1。
接着，在步骤24，可以判断出，待执行线程队列中并不包含目标指令1。这时，在步骤25，清除待执行线程队列，从已解码缓存中获取指令1，将其添加到待执行线程队列中，以按照正确分支重新形成待执行线程队列。
如此，在以上实施例中，按照原有方式进行指令预取，放到已解码缓存和线程队列中，但是执行时，确保同时执行的代码块中至多在最后包含一条跳转指令，并且在跳转指令确定出目标指令之前，不再为线程队列中的后续指令进行重命名&分配可执行资源阶段。在确定出目标指令之后，比较线程队列中的指令与目标指令是否匹配，以此保证只有正确分支得到执行，不会产生预测失败而导致的效率下降。
可以理解，CPU执行效率的提高需要尽可能利用每个执行周期，减少流水线停顿和等待，避免无指令空操作。以上的方案为了防止指令预测失误导致的耗时回滚和效率下降，在确定跳转指令的目标指令之后，判断和比较线程队列，以确保后续操作的正确性。这样的“附加”操作是否会带来流水线等待或者空操作，进而影响CPU执行效率，是需要考虑的问题。不过，经过发明人的研究和分析，以上操作并不会造成CPU执行周期的浪费，影响执行效率。下面是对该问题的论证。
首先本说明书的优化方案并不会带来中间数个周期的无指令空操作问题。通常，CPU每个周期可以取得多条指令，例如5条指令。经过统计，在5条指令，平均含有1条跳转指令，1.4条读内存指令，1条写内存指令，以及1.6条计算操作。而统计表明，绝大多数跳转指令都会依赖简单的寄存器操作，因此大多数跳转指令可在1个周期完成。
而另一方面，任何一条内存操作都会有较长周期的延迟。具体地，如果内存操作命中L1缓存，则需要4个周期的延迟；如果命中L2缓存，则需要12个周期的延迟；如果没有命中缓存，需要到内存中读取数据，则至少需要50个周期的延迟。因此，跳转指令会率先执行完毕，因此可以尽早决定目的地址，而不会造成等待。
例如，以上指令1到指令6的例子中，指令1到指令5形成指令块，送入执行单元。其中指令1需要从内存取得数据，即使L1缓存命中，也需要4个周期。由于依赖关系必须依次执行指令2和指令3，该过程需要再次增加2个周期。而指令4，5为寄存器操作，可以在一个周期内完成，因此在指令1，2，3完成之前，就可以预先知道指令5是否需要跳转。
此外，现有的主流CPU都是采用多线程操作，例如若有两个线程，CPU会为每个线程轮流取指，比如先给线程A取指令，再给线程B取指令，再次为线程A取指令。这样对于线程A就会有一个周期的等待，在这样原本就有的等待周期之内，就可以确定出跳转指令的目标指令。
实际上，当前在大数据云服务器环境下，大多数的性能问题集中于访问内存的延迟，而这种延迟往往达到上百个指令周期，这样的指令周期足以被利用来确定跳转指令的目标指令，并确认线程队列的正确性，而不影响CPU运行。因此通过上面的处理，该方案不会引入CPU无指令空操作和等待问题。
另外，还需要考虑以上的优化方案与原有指令预测方案带来的指令预取问题和数据预取问题。原有的指令预测方法可以在指令预执行阶段运行没有确定的指令，从这个角度来看原有的方法会帮助CPU预取到很多将要执行的代码，减少指令缺失带来的延迟。在本方案中可以继续采用这样的方案，只不过只有在明确跳转指令的目标地址之后才执行正确的有效指令。关于数据预取，原有的指令预测执行方法可以在指令预执行阶段运行没有确定的指令，所以可以预先把即将用到数据从内存中放入CPU缓存。在本说明书的实施例中也可以继续采用这样的已有方案，同时，只有在明确目标地址之后才执行有效指令，读取需要的数据。
因此，本说明书实施例的方案，可以充分利用现有预测方法的优势，在此基础上结合当前CPU的各项已有的特征和主要运行环境，最终充分提升CPU可利用率，提升云计算集群吞吐量。
如本领域技术人员所知，CPU中指令的执行过程通过控制器来控制。控制器是整个CPU的指挥控制中心，用于协调各个部件之间的操作。控制器一般包括指令控制逻辑、时序控制逻辑、总线控制逻辑、中断控制逻辑等几个部分。指令控制逻辑要完成取指令、分析指令和执行指令的操作。
根据以上描述的实施例的方案，对原有的指令控制过程进行了优化和调整，因此相应地，可以在硬件层面上修改控制器电路，特别是其中的指令控制逻辑，使其完成以上实施例描述的控制过程。
图3示出根据一个实施例的CPU控制器的功能框图。如图3所示，控制器300可以包括，指令提取逻辑31，用于从当前线程队列中提取指令形成指令块，以送入CPU执行单元执行，所述指令块中包含单条跳转指令，且该跳转指令为所述指令块中最后一条指令；指令补充逻辑32，用于将至少一条指令补充到当前线程队列，形成待执行线程队列；目标确定逻辑33，用于根据CPU执行单元的执行结果，确定所述跳转指令的目标指令；判断逻辑34，用于判断所述待执行线程队列中是否包含所述目标指令；队列操作逻辑35，用于在所述待执行线程队列中不包含所述目标指令的情况下，清除所述待执行线程队列，获取所述目标指令，并将所述目标指令添加到待执行线程队列中。
以上各个逻辑可以根据需要采用各种电路元件实现，例如采用若干比较器来实现判断逻辑等。
通过以上的控制器，可以实现如图2所示的控制过程，从而在利用指令预测和预取的优势的基础上，防止和避免预测错误导致的效率下降，全面提升CPU执行效率。
本领域技术人员应当理解，以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (8)

1.一种在CPU中执行指令的方法，包括：
从已解码缓存读取指令形成当前线程队列；
从当前线程队列中提取指令形成指令块，以送入CPU执行单元执行，所述指令块中包含单条跳转指令，且该跳转指令为所述指令块中最后一条指令；
将至少一条指令补充到当前线程队列，形成待执行线程队列；其中将至少一条指令补充到当前线程队列包括：根据指令预测的预测分支，将预测分支对应的至少一条指令补充到当前线程队列；
根据CPU执行单元的执行结果，确定所述跳转指令的目标指令；
判断所述待执行线程队列中是否包含所述目标指令；
在所述待执行线程队列中不包含所述目标指令的情况下，清除所述待执行线程队列，获取所述目标指令，并将所述目标指令添加到待执行线程队列中。
2.根据权利要求1所述的方法，其中从当前线程队列中提取指令形成指令块包括：
从当前线程队列中读取预定阈值数目的指令，所述预定阈值数目依赖于所述CPU执行单元的数目；
判断所述预定阈值数目的指令中是否包含跳转指令；
在包含跳转指令的情况下，以该跳转指令为结尾向前截取，将截取的指令作为所述指令块。
3.根据权利要求1所述的方法，其中将至少一条指令补充到当前线程队列，形成待执行线程队列包括：
从已解码缓存中读取对应的指令补充到当前线程队列，其中已解码缓存中存储有预取并解码的多条指令。
4.根据权利要求1所述的方法，其中所述跳转指令为寄存器操作指令，所述指令块还包含至少一条内存操作指令。
5.根据权利要求4所述的方法，其中根据CPU执行单元的执行结果，确定所述跳转指令的目标指令包括：
在所述至少一条内存操作指令执行完毕之前，确定出所述跳转指令的目标指令。
6.根据权利要求1所述的方法，其中获取所述目标指令包括：
判断已解码缓存中是否包含所述目标指令，其中已解码缓存中存储有预取并解码的多条指令；
在包含的情况下，从所述已解码缓存获取所述目标指令；
在不包含的情况下，从内存获取所述目标指令。
7.一种CPU控制器，包括：
指令提取逻辑，用于从已解码缓存读取指令形成当前线程队列；从当前线程队列中依次提取指令形成指令块，以送入CPU执行单元执行，所述指令块中包含单条跳转指令，且该跳转指令为所述指令块中最后一条指令；
指令补充逻辑，用于将至少一条指令补充到当前线程队列，形成待执行线程队列；其中将至少一条指令补充到当前线程队列包括：根据指令预测的预测分支，将预测分支对应的至少一条指令补充到当前线程队列；
目标确定逻辑，用于根据CPU执行单元的执行结果，确定所述跳转指令的目标指令；
判断逻辑，用于判断所述待执行线程队列中是否包含所述目标指令；
队列操作逻辑，用于在所述待执行线程队列中不包含所述目标指令的情况下，清除所述待执行线程队列，获取所述目标指令，并将所述目标指令添加到待执行线程队列中。
8.一种中央处理单元CPU，包含权利要求7所述的控制器。
CN201810922723.5A 2018-08-14 2018-08-14 在cpu中执行指令的方法 Active CN109101276B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201810922723.5A CN109101276B (zh) 2018-08-14 2018-08-14 在cpu中执行指令的方法
TW108120456A TWI719501B (zh) 2018-08-14 2019-06-13 中央處理單元（ｃｐｕ）、中央處理單元（ｃｐｕ）控制器與在中央處理單元（ｃｐｕ）中執行指令的方法
SG11202010825QA SG11202010825QA (en) 2018-08-14 2019-06-21 Method for executing instructions in cpu
EP19849120.1A EP3779682A4 (en) 2018-08-14 2019-06-21 METHOD OF EXECUTING INSTRUCTIONS IN A CPU
PCT/CN2019/092241 WO2020034753A1 (zh) 2018-08-14 2019-06-21 在cpu中执行指令的方法
US17/082,509 US11579885B2 (en) 2018-08-14 2020-10-28 Method for replenishing a thread queue with a target instruction of a jump instruction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810922723.5A CN109101276B (zh) 2018-08-14 2018-08-14 在cpu中执行指令的方法

Publications (2)

Publication Number Publication Date
CN109101276A CN109101276A (zh) 2018-12-28
CN109101276B true CN109101276B (zh) 2020-05-05

Family

ID=64849591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810922723.5A Active CN109101276B (zh) 2018-08-14 2018-08-14 在cpu中执行指令的方法

Country Status (6)

Country Link
US (1) US11579885B2 (zh)
EP (1) EP3779682A4 (zh)
CN (1) CN109101276B (zh)
SG (1) SG11202010825QA (zh)
TW (1) TWI719501B (zh)
WO (1) WO2020034753A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109101276B (zh) 2018-08-14 2020-05-05 阿里巴巴集团控股有限公司 在cpu中执行指令的方法
CN109947564B (zh) * 2019-03-07 2023-04-11 蚂蚁金服（杭州）网络技术有限公司 业务处理方法、装置、设备及存储介质
CN111538535B (zh) * 2020-04-28 2021-09-21 支付宝(杭州)信息技术有限公司 一种cpu指令处理方法、控制器和中央处理单元
CN113900910A (zh) * 2021-12-08 2022-01-07 北京新唐思创教育科技有限公司 应用程序监控方法、装置、存储介质和电子设备
CN117112033B (zh) * 2023-08-28 2024-04-12 海光信息技术(成都)有限公司 随机指令生成方法、装置、设备以及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520913A (zh) * 2011-11-03 2012-06-27 浙江大学 基于分组更新历史信息的并行分支预测装置
CN104978282A (zh) * 2014-04-04 2015-10-14 上海芯豪微电子有限公司 一种缓存系统和方法
CN107688468A (zh) * 2016-12-23 2018-02-13 北京国睿中数科技股份有限公司 推测执行处理器中分支指令与分支预测功能的验证方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604909A (en) 1993-12-15 1997-02-18 Silicon Graphics Computer Systems, Inc. Apparatus for processing instructions in a computing system
US5956753A (en) * 1993-12-30 1999-09-21 Intel Corporation Method and apparatus for handling speculative memory access operations
US5870577A (en) * 1996-11-27 1999-02-09 International Business Machines, Corp. System and method for dispatching two instructions to the same execution unit in a single cycle
US6185675B1 (en) * 1997-10-24 2001-02-06 Advanced Micro Devices, Inc. Basic block oriented trace cache utilizing a basic block sequence buffer to indicate program order of cached basic blocks
US6742111B2 (en) * 1998-08-31 2004-05-25 Stmicroelectronics, Inc. Reservation stations to increase instruction level parallelism
US6339822B1 (en) * 1998-10-02 2002-01-15 Advanced Micro Devices, Inc. Using padded instructions in a block-oriented cache
US6647462B1 (en) * 2000-06-29 2003-11-11 Motorola, Inc. Apparatus and a method for providing decoded information
US7139898B1 (en) * 2000-11-03 2006-11-21 Mips Technologies, Inc. Fetch and dispatch disassociation apparatus for multistreaming processors
US7089557B2 (en) * 2001-04-10 2006-08-08 Rusty Shawn Lee Data processing system and method for high-efficiency multitasking
US7076640B2 (en) * 2002-02-05 2006-07-11 Sun Microsystems, Inc. Processor that eliminates mis-steering instruction fetch resulting from incorrect resolution of mis-speculated branch instructions
US7024663B2 (en) * 2002-07-10 2006-04-04 Micron Technology, Inc. Method and system for generating object code to facilitate predictive memory retrieval
US7000095B2 (en) * 2002-09-06 2006-02-14 Mips Technologies, Inc. Method and apparatus for clearing hazards using jump instructions
US7281120B2 (en) * 2004-03-26 2007-10-09 International Business Machines Corporation Apparatus and method for decreasing the latency between an instruction cache and a pipeline processor
US7890735B2 (en) 2004-08-30 2011-02-15 Texas Instruments Incorporated Multi-threading processors, integrated circuit devices, systems, and processes of operation and manufacture
KR100628573B1 (ko) * 2004-09-08 2006-09-26 삼성전자주식회사 조건부실행명령어의 비순차적 수행이 가능한 하드웨어장치 및 그 수행방법
US7552318B2 (en) * 2004-12-17 2009-06-23 International Business Machines Corporation Branch lookahead prefetch for microprocessors
US7613904B2 (en) 2005-02-04 2009-11-03 Mips Technologies, Inc. Interfacing external thread prioritizing policy enforcing logic with customer modifiable register to processor internal scheduler
US7437543B2 (en) 2005-04-19 2008-10-14 International Business Machines Corporation Reducing the fetch time of target instructions of a predicted taken branch instruction
US7769983B2 (en) * 2005-05-18 2010-08-03 Qualcomm Incorporated Caching instructions for a multiple-state processor
US7761697B1 (en) * 2005-07-13 2010-07-20 Nvidia Corporation Processing an indirect branch instruction in a SIMD architecture
US7953933B1 (en) * 2005-09-28 2011-05-31 Oracle America, Inc. Instruction cache, decoder circuit, basic block cache circuit and multi-block cache circuit
US7475231B2 (en) 2005-11-14 2009-01-06 Texas Instruments Incorporated Loop detection and capture in the instruction queue
US8812822B2 (en) 2006-02-09 2014-08-19 International Business Machines Corporation Scheduling instructions in a cascaded delayed execution pipeline to minimize pipeline stalls caused by a cache miss
US7487340B2 (en) 2006-06-08 2009-02-03 International Business Machines Corporation Local and global branch prediction information storage
US9146745B2 (en) * 2006-06-29 2015-09-29 Intel Corporation Method and apparatus for partitioned pipelined execution of multiple execution threads
US7711929B2 (en) 2007-08-30 2010-05-04 International Business Machines Corporation Method and system for tracking instruction dependency in an out-of-order processor
CN102144222B (zh) 2008-07-02 2014-11-05 国立大学法人东京工业大学 执行时间估计方法、执行时间估计程序以及执行时间估计装置
JP5471082B2 (ja) 2009-06-30 2014-04-16 富士通株式会社 演算処理装置および演算処理装置の制御方法
CN101770358B (zh) * 2010-02-10 2013-01-30 龙芯中科技术有限公司 微处理器跳转指令分支预测处理系统和方法
CN102855121B (zh) * 2011-06-29 2017-04-19 上海芯豪微电子有限公司 分支处理方法与系统
US9329869B2 (en) 2011-10-03 2016-05-03 International Business Machines Corporation Prefix computer instruction for compatibily extending instruction functionality
US9354874B2 (en) 2011-10-03 2016-05-31 International Business Machines Corporation Scalable decode-time instruction sequence optimization of dependent instructions
US9286072B2 (en) 2011-10-03 2016-03-15 International Business Machines Corporation Using register last use infomation to perform decode-time computer instruction optimization
US9298469B2 (en) 2012-06-15 2016-03-29 International Business Machines Corporation Management of multiple nested transactions
CN102968293B (zh) * 2012-11-28 2014-12-10 中国人民解放军国防科学技术大学 基于指令队列的程序循环代码动态检测及执行方法
US9535695B2 (en) 2013-01-25 2017-01-03 Apple Inc. Completing load and store instructions in a weakly-ordered memory model
CN103984523B (zh) * 2013-02-08 2017-06-09 上海芯豪微电子有限公司 多发射指令处理系统及方法
US9880842B2 (en) 2013-03-15 2018-01-30 Intel Corporation Using control flow data structures to direct and track instruction execution
GB2519103B (en) * 2013-10-09 2020-05-06 Advanced Risc Mach Ltd Decoding a complex program instruction corresponding to multiple micro-operations
EP3058457A4 (en) * 2013-10-15 2017-07-12 Mill Computing, Inc. Computer processor with deferred operations
CN103677965B (zh) * 2014-01-03 2017-03-22 北京神舟航天软件技术有限公司 一种全数字快速仿真方法
WO2015165017A1 (zh) 2014-04-28 2015-11-05 华为技术有限公司 一种数据处理装置及方法
US10503538B2 (en) 2014-06-02 2019-12-10 International Business Machines Corporation Delaying branch prediction updates specified by a suspend branch prediction instruction until after a transaction is completed
US9477469B2 (en) 2014-06-02 2016-10-25 International Business Machines Corporation Branch predictor suppressing branch prediction of previously executed branch instructions in a transactional execution environment
CN104156196B (zh) * 2014-06-12 2017-10-27 龚伟峰 重命名预处理方法
CN104731557A (zh) * 2014-12-10 2015-06-24 康烁 指令执行的控制方法及装置
CN105786448B (zh) * 2014-12-26 2019-02-05 深圳市中兴微电子技术有限公司 一种指令调度方法及装置
CN104793921B (zh) * 2015-04-29 2018-07-31 深圳芯邦科技股份有限公司 一种指令分支预测方法与系统
US20160378491A1 (en) 2015-06-26 2016-12-29 Microsoft Technology Licensing, Llc Determination of target location for transfer of processor control
US20160378488A1 (en) 2015-06-26 2016-12-29 Microsoft Technology Licensing, Llc Access to target address
US20170315812A1 (en) 2016-04-28 2017-11-02 Microsoft Technology Licensing, Llc Parallel instruction scheduler for block isa processor
US20180081690A1 (en) * 2016-09-21 2018-03-22 Qualcomm Incorporated Performing distributed branch prediction using fused processor cores in processor-based systems
US10331454B2 (en) * 2016-09-29 2019-06-25 Intel Corporation System and method for load balancing in out-of-order clustered decoding
US20180095766A1 (en) 2016-10-05 2018-04-05 Centipede Semi Ltd. Flushing in a parallelized processor
US10922087B2 (en) * 2017-11-30 2021-02-16 International Business Machines Corporation Block based allocation and deallocation of issue queue entries
CN109101276B (zh) * 2018-08-14 2020-05-05 阿里巴巴集团控股有限公司 在cpu中执行指令的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520913A (zh) * 2011-11-03 2012-06-27 浙江大学 基于分组更新历史信息的并行分支预测装置
CN104978282A (zh) * 2014-04-04 2015-10-14 上海芯豪微电子有限公司 一种缓存系统和方法
CN107688468A (zh) * 2016-12-23 2018-02-13 北京国睿中数科技股份有限公司 推测执行处理器中分支指令与分支预测功能的验证方法

Also Published As

Publication number Publication date
US11579885B2 (en) 2023-02-14
WO2020034753A1 (zh) 2020-02-20
US20210042122A1 (en) 2021-02-11
CN109101276A (zh) 2018-12-28
EP3779682A4 (en) 2021-06-09
SG11202010825QA (en) 2020-11-27
TW202009692A (zh) 2020-03-01
EP3779682A1 (en) 2021-02-17
TWI719501B (zh) 2021-02-21

Similar Documents

Publication Publication Date Title
CN109101276B (zh) 在cpu中执行指令的方法
US7725684B2 (en) Speculative instruction issue in a simultaneously multithreaded processor
US8099586B2 (en) Branch misprediction recovery mechanism for microprocessors
US9146745B2 (en) Method and apparatus for partitioned pipelined execution of multiple execution threads
US7707391B2 (en) Methods and apparatus for improving fetching and dispatch of instructions in multithreaded processors
EP0448499A2 (en) Instruction prefetch method for branch-with-execute instructions
CN101501636A (zh) 用于基于动态可改变延迟来执行处理器指令的方法和设备
CN112214241B (zh) 一种分布式指令执行单元的方法及系统
EP1460532A2 (en) Computer processor data fetch unit and related method
WO2021218633A1 (zh) Cpu指令处理方法、控制器和中央处理单元
CN101884025B (zh) 用于使过程返回序列加速的方法和系统
US7454596B2 (en) Method and apparatus for partitioned pipelined fetching of multiple execution threads
CN114201219A (zh) 指令调度方法、指令调度装置、处理器及存储介质
CN114168202B (zh) 指令调度方法、指令调度装置、处理器及存储介质
US20100306504A1 (en) Controlling issue and execution of instructions having multiple outcomes
CN116048627B (zh) 指令缓冲方法、装置、处理器、电子设备及可读存储介质
CN115617402B (zh) 一种适用于通用处理器的解耦合分支预测方法及装置
US20220100519A1 (en) Processor with multiple fetch and decode pipelines
CN109614146B (zh) 一种局部跳转指令取指方法及装置
CN115080121A (zh) 指令处理方法、装置、电子设备及计算机可读存储介质
CN115525343A (zh) 一种并行译码的方法、处理器、芯片及电子设备
CN111026442A (zh) 一种cpu中用于消除程序无条件跳转开销的方法及装置
JP2001356904A (ja) プロセッサ
JP2005516301A (ja) 命令実行方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40002154

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201009

Address after: Cayman Enterprise Centre, 27 Hospital Road, George Town, Grand Cayman Islands

Patentee after: Innovative advanced technology Co.,Ltd.

Address before: Cayman Enterprise Centre, 27 Hospital Road, George Town, Grand Cayman Islands

Patentee before: Advanced innovation technology Co.,Ltd.

Effective date of registration: 20201009

Address after: Cayman Enterprise Centre, 27 Hospital Road, George Town, Grand Cayman Islands

Patentee after: Advanced innovation technology Co.,Ltd.

Address before: A four-storey 847 mailbox in Grand Cayman Capital Building, British Cayman Islands

Patentee before: Alibaba Group Holding Ltd.