CN108988988A - 一种基于准循环矩阵两级查找表的rcm编码器和编码方法 - Google Patents
一种基于准循环矩阵两级查找表的rcm编码器和编码方法 Download PDFInfo
- Publication number
- CN108988988A CN108988988A CN201810698704.9A CN201810698704A CN108988988A CN 108988988 A CN108988988 A CN 108988988A CN 201810698704 A CN201810698704 A CN 201810698704A CN 108988988 A CN108988988 A CN 108988988A
- Authority
- CN
- China
- Prior art keywords
- look
- matrix
- quasi
- rcm
- colnum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/353—Adaptation to the channel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Quality & Reliability (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种基于准循环矩阵两级查找表的RCM编码器和编码方法,属于传输速率自适应编码技术领域。本发明RCM编码器包括准循环矩阵G、第一级查找表、多个模加器、多个选择器、拼接器和第二级查找表,通过第一级查找表查找编码矩阵,通过第二级查找表查找编码符号。同时,本发明还实现了一种基于准循环矩阵两级查找表的RCM编码方法。本发明技术方案极大地降低编码器电路的实现复杂度,采用多级寄存器实现流水线的工作方式,每级电路的复杂度也得到大幅度降低,从而每个RCM符号的编码只需要一个时钟周期即可完成,其编码速率可达到系统时钟速率,满足高速编码的要求。
Description
技术领域
本发明属于传输速率自适应编码技术领域,更具体地,涉及一种基于准循环矩阵两级查找表的RCM编码方法。
背景技术
传输速率自适应技术根据当前信道的实时状态改变数据传输速率,从而使无线通信系统实现高效、可靠的信息传输。盲速率自适应技术可以克服AMC(Adaptive Modulationand Coding,AMC)依赖于实时准确的信道估计和只能实现阶梯式速率调整的问题,在无需准确信道估计的条件下实现无缝速率的平滑调整。盲速率自适应技术的基本原理是:发送端对信息序列编码,不断生成并发送无速率编码符号,接收端根据接收的符号尝试解码。如果解码失败,则会接收到更多的编码符号后继续解码,直到解码成功或者达到最大的编码符号数量为止。信道条件越好,成功解码所需的符号数越少,从而传输效率越高;反之,传输效率越低。速率兼容调制RCM是一种盲速率自适应技术,相对于其他盲速率自适应技术,其频谱效率更高,解码复杂度低,适用的信道范围广,发送端实现简单等特点,具有较好的应用前景。
RCM的编码过程中是一个大小为M×N的准循环稀疏编码矩阵乘以长度为N信息序列,得到M个RCM符号。当M、N比较大时,编码矩阵的完全存储将会占用大量存储资源,且编码电路采用乘法器和加法器实现时,会降低编码电路吞吐率,导致编码吞吐率较低,难以满足高速编码的要求。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种基于准循环矩阵两级查找表的RCM编码方法,其目的在于准循环矩阵G、第一级查找表、多个模加器、多个选择器、拼接器和第二级查找表,通过第一级查找表查找编码矩阵,通过第二级查找表查找编码符号,由此提高传统RCM编码的吞吐率,且大幅度降低了存储空间的寻求。
为实现上述目的,本发明提供了一种基于准循环矩阵两级查找表的RCM编码器,所述编码器包括准循环矩阵G、第一级查找表、多个模加器、多个选择器、拼接器和第二级查找表,其中:
所述准循环矩阵G,由m×n个矩阵g组成,矩阵g大小为K×K,其中m×K=M,n×K=N,矩阵gα,β(1≤α≤m,1≤β≤n)是由单位矩阵向右循环移位pα,β位后乘随机权重值wα,β∈W得到,且wα,β1≠wα,β2(1≤α≤m,1≤β1≤n,1≤β2≤n);
所述第一级查找表,包含n个ROM,n个ROM分别存放n个权重值在矩阵首行中的列序号,权重集W中第l个权重值wl在矩阵首行中的列序号为Top[l];用于根据准循环矩阵G的行序号i,求取第一级查找表的地址LUT1_Addr,从地址中读取各个权重值在矩阵首行中的列序号Top[l];
所述模加器,数量为n,用于由Top[l]求取各个权重值在矩阵所有行中的列序号ColNum[l];
所述选择器,数量为n,用于从输入的信息序列b中选择第ColNum[l]个比特bColNum[l];
所述拼接器,用于将各个bColNum[l]按照l=1,…,n的顺序进行拼接组成n个比特的二进制数data;
所述第二级查找表,包含一个ROM,ROM存放内容其中,Al=LUT2_Addr[l];所述第二级查找表的地址LUT2_Addr=data;用于根据地址LUT2_Addr读取得到RCM编码符号si的值。
进一步地,所述第一级查找表的每个ROM的字数为m,字长为c=logN个bit。
进一步地,第二级查找表中ROM的字数为2n,字长为个bit。
进一步地,所述第一级查找表的地址
进一步地,所述模加器中列序号ColNum[l]具体为:
ColNum[l]=Col>(Top[l]/K+1)×K?Col-K:Col,
其中,Col=Top[l]+(i-1)%K。
另一方面,本发明还实现了一种基于准循环矩阵两级查找表的RCM编码方法,所述方法包括:
(1)构造准循环矩阵G,并按照准循环矩阵的结构构造第一级查找表和第二级查找表;
所述准循环矩阵G由m×n个矩阵g组成,矩阵g大小为K×K,其中m×K=M,n×K=N,矩阵gα,β(1≤α≤m,1≤β≤n)是由单位矩阵向右循环移位pα,β位后乘随机权重值wα,β∈W得到,且wα,β1≠wα,β2(1≤α≤m,1≤β1≤n,1≤β2≤n);
所述第一级查找表的地址为LUT1_Addr,包含n个ROM,n个ROM分别存放n个权重值在矩阵首行中的列序号,权重集W中第l个权重值wl在矩阵首行中的列序号为Top[l];
所述第二级查找表的地址为LUT2_Addr,包含一个ROM,ROM存放内容其中,Al=LUT2_Addr[l];
(2)根据准循环矩阵G的行序号i,求取第一级查找表的地址LUT1_Addr,从地址中读取各个权重值在矩阵首行中的列序号Top[l];
(3)由Top[l]求取各个权重值在矩阵所有行中的列序号ColNum[l];
(4)从输入的信息序列b中选择第ColNum[l]个比特bColNum[l],将各个bColNum[l]按照l=1,…,n的顺序进行拼接组成n个比特的二进制数data;
(5)第二级查找表的地址LUT2_Addr=data,RCM编码符号si的值即为读取地址LUT2_Addr中内容;
(6)若i=max,则结束;否则i=i+1并返回步骤(2);其中max表示所需的RCM编码符号数量。
进一步地,所述步骤(1)中第一级查找表的每个ROM的字数为m,字长为c=logN个bit。
进一步地,所述步骤(1)中第二级查找表中ROM的字数为2n,字长为个bit。
进一步地,所述步骤(2)中第一级查找表的地址
进一步地,所述步骤(3)中列序号ColNum[l]为:
ColNum[l]=Col>(Top[l]/K+1)×K?Col-K:Col
其中,Col=Top[l]+(i-1)%K。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,具有以下技术特征及有益效果:
本发明提出的基于准循环矩阵的两级查找表的RCM编码器由大小为m×c的第一级查找表、大小为2n×d的第二级查找表、n个选择器和极少量的模加运算单元组成完成,极大地降低编码器电路的实现复杂度。且该RCM编码器可以通过采用多级寄存器实现流水线的工作方式,每级电路的复杂度也得到大幅度降低,从而每个RCM符号的编码只需要一个时钟周期即可完成,其编码速率可达到系统时钟速率,满足高速编码的要求。
附图说明
图1是本发明中准循环矩阵的结构图;
图2是本发明中准循环矩阵的构造示意图;
图3是本发明中第一级查找表的实现结构图;
图4是本发明中第二级查找表的实现结构图;
图5是本发明中RCM的编码器结构框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
对于长度为N的信息比特向量b,其编码得到RCM编码符号向量s的过程如式所示:
s=G·b
式中G是大小为M×N的稀疏编码矩阵,每行有n个非零元素值,且这些非零元素选自一个大小为n的权重集W。
第i个RCM符号si的取值,由编码矩阵第i行的权重值和与权重值相对应位置的信息比特决定:
式中wl为权重取值,是信息比特向量中与第i行权值wl对应的比特值。
为了节省编解码器的存储空间,简化编解码器的电路设计,G采用准循环结构。如图1所示,矩阵G由m×n个元素g组成,每个g都是大小为K×K的循环移位加权矩阵,其中m×K=M,n×K=N;G中矩阵gα,β(1≤α≤m,1≤β≤n)是由单位矩阵向右循环移位pα,β位后乘以某个随机的权重值wα,β∈W得到,且wα,β1≠wα,β2(1≤α≤m,1≤β1≤n,1≤β2≤n)。
图2给出了一个M×N=30×30的准循环编码矩阵的结构示例,它是由m×n=5×5个循环移位加权矩阵构成,每个循环移位加权矩阵的大小为K×K=6×6。图2中左边矩阵G的每个元素代表一个循环移位加权矩阵g,元素值的大小表示单位加权矩阵向右循环移位的位数pα,β;右边矩阵给出了一个具体的元素g3,5,其循环移位值p3,5=2,权重为w3,5。
图3为RCM编码矩阵查找表,即第一级查找表。该查找表使用n个ROM分别存放n个权重值的列序号。其中,ROMl存储wl的列序号。由于G是准循环矩阵,所以ROMl只需存储图1中权值为wl的矩阵g中首行非零元素的列序号Top[l],其他行的列序号可以通过模加计算得到。
同时,矩阵G有M行,每个ROM需要存储m=M/K个列序号,所以可以算出每个ROM的字数是m。列序号的最大值为N,需要c=logN个bit表示权重值在G中的列序号,即每个ROM的宽度是c。所以,第一级查找表的大小为m×c。
图4为RCM编码符号查找表,即第二级查找表,该查找表使用一个ROM实现。该ROM的地址LUT2_Addr的位宽为n,与权重集W的大小相等,所以其字数为2n。ROM中每个存储单元存放的内容symbol与该存储单元的地址有关,可由下式计算得出。
其中,A是ROM的地址LUT2_Addr,Al表示该存储单元的地址的第l位,即Al=LUT2_Addr[l]。每个symbol需要占用个bit存储,所以第二级查找表的大小为2n×d。
基于以上两级查找表,图5给出了RCM编码器的结构框图。下面以第i个RCM符号为例,介绍编码器的基本工作原理,具体步骤如下:
通过运算得到第一级查找表的地址LUT1_Addr,进而得到各个权重值ω的首行列序号Top[l]。其中,第一级查找表的n个ROM共用一个访问地址,表示对i/K向下取整;
将Top[l]进行模加运算,计算过程如下式所示:
Col=Top[l]+(i-1)%K
ColNum[l]=Col>(Top[l]/K+1)×K?Col-K:Col
得到第i行中各权重值的列序号ColNum[l];
将ColNum[l]作为选择器的输入端,从输入的信息序列b中选择信息序列中第ColNum[l]个比特bColNum[l],n个选择器共选择出n个bit,将它们按照bColNum[l](l=1,…,n)的顺序进行拼接运算成n个比特的二进制数;
把拼接好的二进制数作为第二级查找表的访问地址LUT2_Addr,此时的地址就是信息序列中的与权重值对应的比特值,所以得到RCM符号si,从而完成一个RCM的编码;
重复以上步骤,直到产生所需的编码符号的个数或者达到最大编码符号的数量。
以上内容本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于准循环矩阵两级查找表的RCM编码器,其特征在于,所述编码器包括准循环矩阵G、第一级查找表、多个模加器、多个选择器、拼接器和第二级查找表,其中:
所述准循环矩阵G,由m×n个矩阵g组成,矩阵g大小为K×K,其中m×K=M,n×K=N,矩阵gα,β(1≤α≤m,1≤β≤n)是由单位矩阵向右循环移位pα,β位后乘随机权重值wα,β∈W得到,且wα,β1≠wα,β2(1≤α≤m,1≤β1≤n,1≤β2≤n);
所述第一级查找表,包含n个ROM,n个ROM分别存放n个权重值在矩阵首行中的列序号,权重集W中第l个权重值wl在矩阵首行中的列序号为Top[l];用于根据准循环矩阵G的行序号i,求取第一级查找表的地址LUT1_Addr,从地址中读取各个权重值在矩阵首行中的列序号Top[l];
所述模加器,数量为n,用于由Top[l]求取各个权重值在矩阵所有行中的列序号ColNum[l];
所述选择器,数量为n,用于从输入的信息序列b中选择第ColNum[l]个比特bColNum[l];
所述拼接器,用于将各个bColNum[l]按照l=1,…,n的顺序进行拼接组成n个比特的二进制数data;
所述第二级查找表,包含一个ROM,ROM存放内容其中,Al=LUT2_Addr[l];所述第二级查找表的地址LUT2_Addr=data;用于根据地址LUT2_Addr读取得到RCM编码符号si的值。
2.根据权利要求1所述的一种基于准循环矩阵两级查找表的RCM编码器,其特征在于,所述第一级查找表的每个ROM的字数为m,字长为c=logN个bit。
3.根据权利要求1所述的一种基于准循环矩阵两级查找表的RCM编码器,其特征在于,第二级查找表中ROM的字数为2n,字长为个bit。
4.根据权利要求1所述的一种基于准循环矩阵两级查找表的RCM编码器,其特征在于,所述第一级查找表的地址
5.根据权利要求1所述的一种基于准循环矩阵两级查找表的RCM编码器,其特征在于,所述模加器中列序号ColNum[l]具体为:
ColNum[l]=Col>(Top[l]/K+1)×K?Col-K:Col,
其中,Col=Top[l]+(i-1)%K。
6.一种基于准循环矩阵两级查找表的RCM编码方法,其特征在于,所述方法包括:
(1)构造准循环矩阵G,并按照准循环矩阵的结构构造第一级查找表和第二级查找表;
所述准循环矩阵G由m×n个矩阵g组成,矩阵g大小为K×K,其中m×K=M,n×K=N,矩阵gα,β(1≤α≤m,1≤β≤n)是由单位矩阵向右循环移位pα,β位后乘随机权重值wα,β∈W得到,且wα,β1≠wα,β2(1≤α≤m,1≤β1≤n,1≤β2≤n);
所述第一级查找表的地址为LUT1_Addr,包含n个ROM,n个ROM分别存放n个权重值在矩阵首行中的列序号,权重集W中第l个权重值wl在矩阵首行中的列序号为Top[l];
所述第二级查找表的地址为LUT2_Addr,包含一个ROM,ROM存放内容其中,Al=LUT2_Addr[l];
(2)根据准循环矩阵G的行序号i,求取第一级查找表的地址LUT1_Addr,从地址中读取各个权重值在矩阵首行中的列序号Top[l];
(3)由Top[l]求取各个权重值在矩阵所有行中的列序号ColNum[l];
(4)从输入的信息序列b中选择第ColNum[l]个比特bColNum[l],将各个bColNum[l]按照l=1,…,n的顺序进行拼接组成n个比特的二进制数data;
(5)第二级查找表的地址LUT2_Addr=data,RCM编码符号si的值即为读取地址LUT2_Addr中内容;
(6)若i=max,则结束;否则i=i+1并返回步骤(2);其中max表示所需的RCM编码符号数量。
7.根据权利要求6所述的一种基于准循环矩阵两级查找表的RCM编码方法,其特征在于,所述步骤(1)中第一级查找表的每个ROM的字数为m,字长为c=logN个bit。
8.根据权利要求6所述的一种基于准循环矩阵两级查找表的RCM编码方法,其特征在于,所述步骤(1)中第二级查找表中ROM的字数为2n,字长为个bit。
9.根据权利要求6所述的一种基于准循环矩阵两级查找表的RCM编码方法,其特征在于,所述步骤(2)中第一级查找表的地址
10.根据权利要求6所述的一种基于准循环矩阵两级查找表的RCM编码方法,其特征在于,所述步骤(3)中列序号ColNum[l]为:
ColNum[l]=Col>(Top[l]/K+1)×K?Col-K:Col
其中,Col=Top[l]+(i-1)%K。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810698704.9A CN108988988B (zh) | 2018-06-29 | 2018-06-29 | 一种基于准循环矩阵两级查找表的rcm编码器和编码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810698704.9A CN108988988B (zh) | 2018-06-29 | 2018-06-29 | 一种基于准循环矩阵两级查找表的rcm编码器和编码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108988988A true CN108988988A (zh) | 2018-12-11 |
CN108988988B CN108988988B (zh) | 2020-05-19 |
Family
ID=64539586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810698704.9A Active CN108988988B (zh) | 2018-06-29 | 2018-06-29 | 一种基于准循环矩阵两级查找表的rcm编码器和编码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108988988B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110198201A (zh) * | 2019-04-02 | 2019-09-03 | 华中科技大学 | 一种分层的rcm译码方法和系统 |
CN110224703A (zh) * | 2019-05-31 | 2019-09-10 | 华中科技大学 | 一种准循环矩阵及其构造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101489135A (zh) * | 2009-01-22 | 2009-07-22 | 航天恒星科技有限公司 | 一种方便ldpc长码在fpga实现的编码器及编码方法 |
CN103236849A (zh) * | 2013-04-19 | 2013-08-07 | 荣成市鼎通电子信息科技有限公司 | 基于共享存储机制的dtmb中准循环矩阵串行乘法器 |
CN103248372A (zh) * | 2013-04-19 | 2013-08-14 | 荣成市鼎通电子信息科技有限公司 | 基于循环左移的准循环ldpc串行编码器 |
CN105515630A (zh) * | 2014-09-24 | 2016-04-20 | 深圳市中兴微电子技术有限公司 | 一种预编码矩阵的生成装置和方法 |
CN106533452A (zh) * | 2016-11-14 | 2017-03-22 | 中国电子科技集团公司第五十四研究所 | 一种多进制ldpc编码方法及编码器 |
US20170222753A1 (en) * | 2016-02-02 | 2017-08-03 | Georgios ANGELOPOULOS | Methods, apparatus and systems for transmission and reception of sparse signals in wireless sensor networks |
-
2018
- 2018-06-29 CN CN201810698704.9A patent/CN108988988B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101489135A (zh) * | 2009-01-22 | 2009-07-22 | 航天恒星科技有限公司 | 一种方便ldpc长码在fpga实现的编码器及编码方法 |
CN103236849A (zh) * | 2013-04-19 | 2013-08-07 | 荣成市鼎通电子信息科技有限公司 | 基于共享存储机制的dtmb中准循环矩阵串行乘法器 |
CN103248372A (zh) * | 2013-04-19 | 2013-08-14 | 荣成市鼎通电子信息科技有限公司 | 基于循环左移的准循环ldpc串行编码器 |
CN105515630A (zh) * | 2014-09-24 | 2016-04-20 | 深圳市中兴微电子技术有限公司 | 一种预编码矩阵的生成装置和方法 |
US20170222753A1 (en) * | 2016-02-02 | 2017-08-03 | Georgios ANGELOPOULOS | Methods, apparatus and systems for transmission and reception of sparse signals in wireless sensor networks |
CN106533452A (zh) * | 2016-11-14 | 2017-03-22 | 中国电子科技集团公司第五十四研究所 | 一种多进制ldpc编码方法及编码器 |
Non-Patent Citations (1)
Title |
---|
胡丽莹,林鹭: "卫星高速数传系统多码率融合LDPC编码器设计", 《数学杂志》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110198201A (zh) * | 2019-04-02 | 2019-09-03 | 华中科技大学 | 一种分层的rcm译码方法和系统 |
CN110224703A (zh) * | 2019-05-31 | 2019-09-10 | 华中科技大学 | 一种准循环矩阵及其构造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108988988B (zh) | 2020-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106899379B (zh) | 用于处理极化码的方法和通信设备 | |
CN103023618B (zh) | 一种任意码长的极化编码方法 | |
CN101635612B (zh) | 多输入多输出系统的预编码码本构造方法和装置 | |
CN109716662A (zh) | 使用极化码编码数据的方法和装置 | |
CN110098855B (zh) | 一种可见光mimo通信预编码及解码方法 | |
CN102857324B (zh) | 基于查找表的深空通信中ldpc串行编码器和编码方法 | |
WO2018019044A1 (zh) | 编码方法和设备 | |
JP5418685B2 (ja) | プリコーディング行列コードブックを生成する方法及び装置 | |
CN109286402B (zh) | 一种Polar码编码方法及装置 | |
CN108988988A (zh) | 一种基于准循环矩阵两级查找表的rcm编码器和编码方法 | |
CN101854236A (zh) | 一种信道信息反馈方法和系统 | |
CN108768482A (zh) | 基于遗传算法的scma码本生成方法 | |
CN108462560A (zh) | 一种用于极化码级联的编译码方法 | |
CN109075805A (zh) | 实现极化码的设备和方法 | |
CN105933042A (zh) | 一种lte系统中基于分簇的自适应有限反馈新方法 | |
CN102843150A (zh) | 一种低延时的qc-ldpc并行编码器和编码方法 | |
CN107276703B (zh) | 一种采用压缩感知技术的正交空间调制系统检测方法 | |
CN107437976A (zh) | 一种数据处理方法及设备 | |
CN101540663B (zh) | 一种用于高阶mimo系统的预编码码本的构造方法 | |
CN109639290B (zh) | 一种半随机分组叠加编码及译码方法 | |
CN110138423B (zh) | 一种非正交复用方法 | |
CN111342931B (zh) | 极化多天线广义序号调制系统的编、解码方法和装置 | |
US20190229838A1 (en) | Fast decoding method and device suitable for ovxdm system, and ovxdm system | |
CN111327398B (zh) | 极化多天线序号调制系统的信号发送、接收方法和装置 | |
CN108123742B (zh) | 一种数据处理方法、数据发送装置以及数据接收装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |