CN108984468B - 单芯片系统与具有其的集成电路装置 - Google Patents

Abstract

本发明提供了一种单芯片系统与具有其的集成电路装置。单芯片系统具有不需要根据参考时钟信号操作的芯片控制器与第一芯片元件，以及具有需要根据参考时钟信号操作的第二芯片元件。在主系统处理器进行重置的过程中，单芯片系统中的芯片控制器同时进行重置。芯片控制器在重置完成后第一芯片元件接着再进行重置。在主系统处理器重置完成后，单芯片系统中的第二芯片元件才会开始进行重置。藉此，在主系统处理器进行重置的过程中，单芯片系统同时会进行重置，以缩短集成电路装置的整个开机时间。

Description

单芯片系统与具有其的集成电路装置

技术领域

本发明提供一种单芯片系统与具有其的集成电路装置，且特别是关于一种可以缩短集成电路装置的开机时间的单芯片系统与具有其的集成电路装置。

背景技术

一般来说，使用者会按下开机按钮来启动电子装置。电子装置将执行一段开机时间后进入应用程序界面。图1A示出现有集成电路装置进行开机的示意图。如图1A所示，集成电路装置10设置于一电子装置的主机板上(未绘于图中)。集成电路装置10包括一主系统处理器12与一芯片系统14。主系统处理器12为电子装置的主要运算中心，用以执行各项分析、运算及控制，且具体可为中央处理器、微控制器或嵌入式控制器等处理芯片。而芯片系统14为相应电子装置处理其它次要功能，且芯片系统14耦接主系统处理器12。举例来说，芯片系统14可以是协助主系统处理器12处理音频功能的芯片、协助处理储存功能的芯片，或协助处理其它功能的芯片，本发明对此不作限制。

主系统处理器12根据一开机信号Pon而进行重置(即重新开机)，并传送一旁带信号(sideband signal)PERST(作为系统重启的触发条件)与一参考时钟信号CLKr至芯片系统14。更进一步来说，请同时参考图1B，当使用者按下开机按钮来启动电子装置时，主系统处理器12将接收到一高电平的一开机信号Pon而进行重置(即重新开机)，并进入一开机状态。在开机状态中，主系统处理器12将持续产生低电平的旁带信号PERST一段时间T1。在低电平的旁带信号PERST中，参考时钟信号CLKr具有不稳定的频率。而在高电平的旁带信号PERST中，参考时钟信号CLKr则具有稳定的频率。

因此，在现有集成电路装置10的架构中，芯片系统14将会等待主系统处理器12重置完成后，才会开始进行重置。而集成电路装置10直到芯片系统14重置完成后，才会结束开机状态。由上述可知，芯片系统14必需等待主系统处理器12重置完成后才会开始进行重置，使得整个开机时间很长。因此，若可以缩短整个开机时间，集成电路装置10将会更受到使用者喜爱。

发明内容

本发明提供了一种单芯片系统与具有其的集成电路装置，其在主系统处理器进行重置的过程中，单芯片系统同时会进行重置，以缩短集成电路装置的整个开机时间，进而降低使用者等待集成电路装置的开机时间。

本发明实施例提供一种单芯片系统。单芯片系统耦接一集成电路装置的一主系统处理器，用以根据主系统处理器产生一低电平的一旁带信号与一参考时钟信号进行重置。单芯片系统包括一芯片控制器、一第一芯片元件、一第二芯片元件与一时钟检测器。芯片控制器于接收到低电平的旁带信号时进行重置。第一芯片元件耦接芯片控制器，且受控于芯片控制器。第一芯片元件不会根据参考时钟信号进行操作。第二芯片元件耦接芯片控制器，且受控于芯片控制器。第二芯片元件根据参考时钟信号进行操作。时钟检测器接收参考时钟信号与一固定时钟信号。当参考时钟信号与固定时钟信号具有一特殊比例关系时，时钟检测器产生一通知信号至芯片控制器。于芯片控制器重置完成后，芯片控制器传送一启动信号至第一芯片元件，以据此重置第一芯片元件。而于芯片控制器重置完成且接收到通知信号后，芯片控制器传送启动信号与参考时钟信号至第二芯片元件，以据此重置第二芯片元件。

本发明实施例提供一种集成电路装置，其包括一主系统处理器与一单芯片系统。主系统处理器产生一旁带信号与一参考时钟信号，且于一开机状态下产生一低电平的旁带信号。单芯片系统耦接主系统处理器，且包括一芯片控制器、一第一芯片元件、一第二芯片元件与一时钟检测器。芯片控制器于接收到低电平的旁带信号时进行重置。第一芯片元件耦接芯片控制器，且受控于芯片控制器。第一芯片元件不会根据参考时钟信号进行操作。第二芯片元件耦接芯片控制器，且受控于芯片控制器。第二芯片元件根据参考时钟信号进行操作。时钟检测器接收参考时钟信号与一固定时钟信号。当参考时钟信号与固定时钟信号具有一特殊比例关系时，时钟检测器产生一通知信号至芯片控制器。于芯片控制器重置完成后，芯片控制器传送一启动信号至第一芯片元件，以据此重置第一芯片元件。于芯片控制器重置完成且接收到通知信号后，芯片控制器传送启动信号与参考时钟信号至第二芯片元件，以据此重置第二芯片元件。

由上述可知，本发明实施例提供单芯片系统与具有其的集成电路装置。单芯片系统具有不需要根据参考时钟信号操作的芯片控制器(作为单芯片系统的主要运算中心，例如微处理器)与第一芯片元件(例如闪存控制器或双倍数据速率(DDR)控制器)，以及具有需要根据参考时钟信号操作的第二芯片元件(例如总线控制器)。在主系统处理器进行重置的过程中，单芯片系统中的芯片控制器同时进行重置。芯片控制器在重置完成后第一芯片元件接着再进行重置。而在主系统处理器重置完成后，单芯片系统中的第二芯片元件才会开始进行重置。藉此，在主系统处理器进行重置的过程中，单芯片系统同时会进行重置，以缩短集成电路装置的整个开机时间，进而可降低使用者等待集成电路装置的开机时间。

为使能更进一步了解本发明的技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与所附图式仅用来说明本发明，而非对本发明的权利要求范围作任何的限制。

附图说明

图1A是现有集成电路装置进行开机的示意图。

图1B是现有集成电路装置进行开机的波形图。

图2是本发明一实施例的集成电路装置的示意图。

图3是本发明一实施例的集成电路装置进行开机的波形图。

图4是本发明另一实施例的单芯片系统为非易失性储存装置的示意图。

具体实施方式

在下文中，将通过图式说明本发明的各种例示实施例来详细描述本发明。然而，本发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。此外，图式中相同参考数字可用以表示类似的元件。

首先，请参考图2，其示出本发明一实施例的集成电路装置的示意图。集成电路装置50设置于电子装置的一主机板上(未绘于图式)。集成电路装置50包括一主系统处理器12与一芯片系统100。主系统处理器12为集成电路装置50的主要运算中心，用以执行各项分析、运算及控制，且具体可为中央处理器、微控制器或嵌入式控制器等处理芯片。

主系统处理器12根据一开机信号Pon而进行重置(即重新开机)，并传送一旁带信号PERST与一参考时钟信号CLKr至芯片系统100。请同时参考图3，在本实施例中，当使用者按下开机按钮来启动电子装置时，主系统处理器12将接收到一高电平的一开机信号Pon而进行重置(即重新开机)，并进入一开机状态。在开机状态中，主系统处理器12将持续产生低电平的旁带信号PERST一段时间T2。在低电平的旁带信号PERST中，参考时钟信号CLKr具有不稳定的频率。而在高电平的旁带信号PERST中，参考时钟信号CLKr则具有稳定的频率。

请回到图2，芯片系统100为相应电子装置来处理其它次要功能，且芯片系统100耦接主系统处理器12。在本实施例中，芯片系统100可以是协助主系统处理器12处理音频功能的芯片、协助处理储存功能的芯片，或协助处理其它功能的芯片，本发明对此不作限制。

单芯片系统100包括一芯片控制器120、一第一芯片元件130、一第二芯片元件140与一时钟检测器110。芯片控制器120将在接收到低电平的旁带信号PERST时进行重置。第一芯片元件130耦接芯片控制器120，且受控于芯片控制器120。第二芯片元件140耦接芯片控制器120，且受控于芯片控制器120。在本实施例中，芯片控制器120是单芯片系统100的主要运算中心，例如微处理器。第一芯片元件130不会根据参考时钟信号CLKr进行操作，例如闪存控制器或DDR控制器。而第二芯片元件140则会根据参考时钟信号CLKr进行操作。更进一步来说，例如总线控制器。

时钟检测器110接收参考时钟信号CLKr与一固定时钟信号Cs。而时钟检测器110将检测参考时钟信号CLKr与固定时钟信号Cs之间是否具有一特殊比例关系。在本实施例中，特殊比例关系为参考时钟信号CLKr的频率与固定时钟信号Cs的频率之间的关系。举例来说，在高电平的旁带信号PERST中，参考时钟信号CLKr具有稳定的频率。因此，特殊比例关系将根据上述实际状况来设计参考时钟信号CLKr的频率(例如100MHz)为固定时钟信号Cs的频率(25MHz)的4倍。

当参考时钟信号CLKr与固定时钟信号Cs具有上述特殊比例关系时，时钟检测器110将会产生一通知信号Nt(在本实施例表示通知信号Nt为高电平)至芯片控制器120。反之，当参考时钟信号CLKr与固定时钟信号Cs不具有上述特殊比例关系时，时钟检测器110则不会产生通知信号Nt(在本实施例表示通知信号Nt为低电平)至芯片控制器120。

更进一步来说，时钟检测器110包括一第一频率计112、一第二频率计114与一比较器116。第一频率计112接收参考时钟信号CLKr，且计算参考时钟信号CLKr的频率以产生一第一频率f1。第二频率计114接收固定时钟信号Cs，且计算固定时钟信号Cs的频率以产生一第二频率f2。比较器116耦接第一频率计112与第二频率计114，且比较第一频率f1与第二频率f2。当比较器116判断出第一频率f1与第二频率f2具有特殊比例关系时，表示参考时钟信号CLKr具有稳定的频率。此时，比较器116将产生通知信号Nt(在本实施例表示通知信号Nt为高电平)至芯片控制器120。而当比较器116判断出第一频率f1与第二频率f2不具有特殊比例关系时，表示参考时钟信号CLKr具有不稳定的频率。此时，比较器116将不产生通知信号Nt(在本实施例表示通知信号Nt为低电平)至芯片控制器120。而有关第一频率计112与第二频率计114计算频率的方式为所属领域具有通常知识者所悉知，故在此不再赘述。

藉此，主系统处理器12在重置的过程中(即旁带信号PERST为低电平)，参考时钟信号CLKr具有不稳定的频率。参考时钟信号CLKr与固定时钟信号Cs之间不具有特殊比例关系，故时钟检测器110不会产生通知信号Nt(在本实施例表示产生低电平的通知信号Nt)至芯片控制器120。主系统处理器12重置完成时(即旁带信号PERST为高电平)，参考时钟信号CLKr具有稳定的频率。参考时钟信号CLKr与固定时钟信号Cs之间将具有特殊比例关系，故时钟检测器110将会产生通知信号Nt(在本实施例表示产生高电平的通知信号Nt)至芯片控制器120。

在本实施例中，固定时钟信号Cs可由一石英振荡器(未绘于图式中)产生，且亦可为其它振荡器或电子元件产生，本发明对此不作限制。

请同时参考图2至图3，芯片控制器120将在接收到低电平的旁带信号PERST时进行重置。而芯片控制器120在重置完成后，芯片控制器120将传送一启动信号Rst1至第一芯片元件130，以据此重置第一芯片元件130。而芯片控制器120在重置完成且接收到通知信号Nt(在本实施例表示通知信号Nt为高电平)后，芯片控制器120将传送启动信号Rst2与参考时钟信号CLKr至第二芯片元件140，以据此重置第二芯片元件140。

由上述可知，单芯片系统100具有不需要根据参考时钟信号CLKr操作的芯片控制器120(作为单芯片系统100的主要运算中心，例如微处理器)与第一芯片元件130(例如闪存控制器或双倍数据速率(DDR)控制器)，以及具有需要根据参考时钟信号CLKr操作的第二芯片元件140。在主系统处理器12进行重置的过程中，单芯片系统100中的芯片控制器120会同时进行重置。芯片控制器120在重置完成后第一芯片元件130接着再进行重置。而在主系统处理器12重置完成后，单芯片系统100中的第二芯片元件140才会开始进行重置。由于芯片控制器120的重置时间相较于第一芯片元件130与第二芯片元件140的重置时间长。故主系统处理器12与芯片控制器120同时进行重置将可以缩短集成电路装置50的整个开机时间，进而可降低使用者等待集成电路装置50的开机时间。

以下将以单芯片系统200为非易失性储存装置为例来作说明。如图4所示，单芯片系统200具有一时钟检测器210、一芯片控制器220、一闪存控制器230、一DDR控制器240与一总线控制器250。芯片控制器220耦接时钟检测器210、闪存控制器230、一DDR控制器240与一总线控制器250。有关本实施例的时钟检测器210与芯片控制器220的操作方式大致上可由前一实施例的时钟检测器110与芯片控制器120推得，故在此不再赘述。不同的地方在于：闪存控制器230与DDR控制器240不会根据参考时钟信号CLKr进行操作(类似前一实施例的第一芯片元件130)，总线控制器250会根据参考时钟信号CLKr进行操作(类似前一实施例的第二芯片元件140)。

因此，当使用者按下开机按钮来启动电子装置时，主系统处理器12将接收到一高电平的一开机信号Pon而进行重置(即重新开机)，并进入一开机状态。在开机状态中，主系统处理器12将持续产生低电平的旁带信号PERST一段时间。而芯片控制器220将根据低电平的旁带信号PERST进行重置。当芯片控制器220重置完成后，芯片控制器220分别传送启动信号Rst3与Rst4至闪存控制器230与DDR控制器240，以据此依序重置闪存控制器230与DDR控制器240。

而当芯片控制器220重置完成且接收到通知信号Nt(在本实施例表示通知信号Nt为高电平)后，表示参考时钟信号CLKr具有稳定的频率。此时，芯片控制器220将传送启动信号Rst5与参考时钟信号CLKr至总线控制器250，以据此重置总线控制器250。

综上所述，本发明实施例所提供的一种单芯片系统与具有其的集成电路装置，其在主系统处理器进行重置的过程中，不需要根据参考时钟信号操作的电子元件(如芯片控制器与第一芯片元件)会同时进行重置，而需要根据参考时钟信号操作的电子元件(如第二芯片元件)则是在主系统处理器重置完成后才会开始进行重置。藉此，本发明实施例所提供的一种单芯片系统与具有其的集成电路装置可以缩短集成电路装置的整个开机时间，进而可降低使用者等待集成电路装置的开机时间。

以上所述仅为本发明的实施例，其并非用以局限本发明的专利范围。

符号说明

10：集成电路装置

12：主系统处理器

14：芯片系统

50：集成电路装置

100：芯片系统

110：时钟检测器

112：第一频率计

114：第二频率计

116：比较器

120：芯片控制器

130：第一芯片元件

140：第二芯片元件

Pon：开机信号

CLKr：参考时钟信号

Cs：固定时钟信号

Nt：通知信号

Rst1：启动信号

Rst2：启动信号

f1：第一频率

f2：第二频率

PERST：旁带信号

T1：时间

T2：时间

200：芯片系统

210：时钟检测器

220：芯片控制器

230：闪存控制器

240：DDR控制器

250：总线控制器

Rst3：启动信号

Rst4：启动信号

Rst5：启动信号。

Claims (10)

1.一种单芯片系统，耦接一集成电路装置的一主系统处理器，用以根据该主系统处理器产生一低电平的一旁带信号与一参考时钟信号进行重置，且该单芯片系统包括：

一芯片控制器，于接收到该低电平的该旁带信号时进行重置；

一第一芯片元件，耦接该芯片控制器，且受控于该芯片控制器，其中该第一芯片元件不会根据该参考时钟信号进行操作；

一第二芯片元件，耦接该芯片控制器，且受控于该芯片控制器，其中该第二芯片元件根据该参考时钟信号进行操作；以及

一时钟检测器，接收该参考时钟信号与一固定时钟信号，且当该参考时钟信号与该固定时钟信号具有一特殊比例关系时，该时钟检测器产生一通知信号至该芯片控制器；

其中，于该芯片控制器重置完成后，该芯片控制器传送一启动信号至该第一芯片元件，以据此重置该第一芯片元件；

其中，于该芯片控制器重置完成且接收到该通知信号后，该芯片控制器传送该启动信号与该参考时钟信号至该第二芯片元件，以据此重置该第二芯片元件。

2.如权利要求1所述的单芯片系统，其中，该时钟检测器包括：

一第一频率计，接收该参考时钟信号，且计算该参考时钟信号的频率以产生一第一频率；

一第二频率计，接收该固定时钟信号，且计算该固定时钟信号的频率以产生一第二频率；以及

一比较器，耦接该第一频率计与该第二频率计，且比较该第一频率与该第二频率；

当该第一频率与该第二频率具有该特殊比例关系时，该比较器产生该通知信号至该芯片控制器。

3.如权利要求1所述的单芯片系统，其中，该特殊比例关系为该参考时钟信号的频率与该固定时钟信号的频率之间的关系。

4.如权利要求1所述的单芯片系统，其中，该固定时钟信号的频率低于该参考时钟信号的频率。

5.如权利要求1所述的单芯片系统，其中，当该旁带信号为该低电平时，该主系统处理器产生的该参考时钟信号具有不稳定的频率。

6.如权利要求1所述的单芯片系统，其中，该主系统处理器产生该低电平的该旁带信号一段时间后产生高电平的旁带信号。

7.一种集成电路装置，包括：

一主系统处理器，产生一旁带信号与一参考时钟信号，且于一开机状态下产生一低电平的该旁带信号；

一单芯片系统，耦接该主系统处理器，且包括：

一芯片控制器，于接收到该低电平的该旁带信号时进行重置；

一第一芯片元件，耦接该芯片控制器，且受控于该芯片控制器，其中该第一芯片元件不会根据该参考时钟信号进行操作；

一第二芯片元件，耦接该芯片控制器，且受控于该芯片控制器，其中该第二芯片元件根据该参考时钟信号进行操作；以及

一时钟检测器，接收该参考时钟信号与一固定时钟信号，且当该参考时钟信号与该固定时钟信号具有一特殊比例关系时，该时钟检测器产生一通知信号至该芯片控制器；

其中，于该芯片控制器重置完成后，该芯片控制器传送一启动信号至该第一芯片元件，以据此重置该第一芯片元件；

其中，于该芯片控制器重置完成且接收到该通知信号后，该芯片控制器传送该启动信号与该参考时钟信号至该第二芯片元件，以据此重置该第二芯片元件。

8.如权利要求7所述的集成电路装置，其中，该时钟检测器包括：

一第一频率计，接收该参考时钟信号，且计算该参考时钟信号的频率以产生一第一频率；

一第二频率计，接收该固定时钟信号，且计算该固定时钟信号的频率以产生一第二频率；以及

一比较器，耦接该第一频率计与该第二频率计，且比较该第一频率与该第二频率；

当该第一频率与该第二频率具有该特殊比例关系时，该比较器产生该通知信号至该芯片控制器。

9.如权利要求7所述的集成电路装置，其中，该特殊比例关系为该参考时钟信号的频率与该固定时钟信号的频率之间的关系。

10.如权利要求7所述的集成电路装置，其中，该固定时钟信号的频率低于该参考时钟信号的频率。

Images