CN108959135A - 数据存储及处理系统及其操作方法 - Google Patents

数据存储及处理系统及其操作方法 Download PDF

Info

Publication number
CN108959135A
CN108959135A CN201810368657.1A CN201810368657A CN108959135A CN 108959135 A CN108959135 A CN 108959135A CN 201810368657 A CN201810368657 A CN 201810368657A CN 108959135 A CN108959135 A CN 108959135A
Authority
CN
China
Prior art keywords
processing unit
graphics processing
data
driver
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810368657.1A
Other languages
English (en)
Other versions
CN108959135B (zh
Inventor
瑞姆达斯·P·卡佳瑞
桑庞·保罗·欧拉利格
大卫·施瓦德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108959135A publication Critical patent/CN108959135A/zh
Application granted granted Critical
Publication of CN108959135B publication Critical patent/CN108959135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7896—Modular architectures, e.g. assembled from a number of identical packages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/10—File systems; File servers
    • G06F16/18—File system types
    • G06F16/1847—File system types specifically adapted to static storage, e.g. adapted to flash memory or SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining

Abstract

在本发明的一个方面中，提供一种数据存储及处理系统。所述系统包括主机服务器及存储单元。所述存储单元包括：驱动器，包括存储器及驱动器处理器；外部交换机，被配置成将所述主机服务器耦合到所述驱动器以在所述主机服务器与所述驱动器的所述存储器之间发送及接收数据；以及图形处理单元。所述驱动器处理器被配置成将处理指令及数据从所述驱动器存储器发送到所述图形处理单元，且所述图形处理单元被配置成根据所述处理指令来处理所述数据以产生结果数据。也提供一种操作数据存储及处理系统的方法。

Description

数据存储及处理系统及其操作方法
相关申请的交叉引用
本申请主张在2017年5月24号提出申请的美国临时专利申请第62/510,728号的优先权及权利，所述美国临时专利申请的内容全文引用并入本申请。
技术领域
本公开大体上涉及数据存储及处理系统及其操作方法。
背景技术
被收集并存储的数据量正在增加。从物联网到社交网络、到数字医疗领域的许多应用产生了巨大的数据量。这些数据可在数据系统(例如，数据中心)中进行托管。所述数据常常需要存储、处理及分析。可向大数据集应用例如机器学习算法等算法，以便从其中提取出特征或有用信息。需要用于快速地、高效地、在价格方面可负担地且弹性地对这些数据进行存储、处理及分析的技术及架构。
在此背景技术部分中公开的上述信息仅为了增强对本发明的背景技术的理解，因此其可含有不形成所属领域中的普通技术人员已知的现有技术的信息。
发明内容
在本公开的一个方面中，提供一种数据存储及处理系统。所述系统包括主机服务器及存储单元。所述存储单元包括：驱动器，包括驱动器存储器及驱动器处理器；外部交换机，被配置成将所述主机服务器耦合到所述驱动器以在所述主机服务器与所述驱动器的所述驱动器存储器之间发送及接收数据；以及图形处理单元。所述驱动器处理器被配置成将处理指令及数据从所述驱动器存储器发送到所述图形处理单元，且所述图形处理单元被配置成根据所述处理指令来处理所述数据以产生结果数据。
在一个实施例中，所述图形处理单元包括U.2连接器，所述图形处理单元通过所述U.2连接器连接到所述驱动器，且所述图形处理单元通过所述U.2连接器接收所述处理指令及所述数据。
在一个实施例中，所述图形处理单元被配置成将所述结果数据发送到所述驱动器处理器，且所述驱动器处理器被配置成将所述结果数据存储在所述驱动器存储器中。
在一个实施例中，所述图形处理单元耦合到所述外部交换机，且其中所述图形处理单元被配置成利用所述外部交换机将所述结果数据发送到所述主机服务器。
在一个实施例中，所述图形处理单元被配置成在根据所述处理指令完成对所述数据的所述处理时向所述驱动器处理器发送状态消息。
在一个实施例中，所述主机服务器被配置成向所述驱动器处理器发送触发指令，所述驱动器处理器被配置成响应于所述触发指令来执行数据处理算法，且所述数据处理算法包括在被执行时使所述驱动器处理器将所述数据及所述处理指令发送到所述图形处理单元的步骤。
在一个实施例中，所述驱动器包括能力表，且所述驱动器处理器被配置成：识别存储在所述驱动器存储器上的数据块以及将对所述数据块应用的变换；从所述能力表接收所述图形处理单元的地址，其中所述能力表指示所述图形处理单元能够实行所述变换；以及将所述数据块发送到所述图形处理单元的所述地址。
在一个实施例中，所述存储单元还包括底板管理控制器，所述底板管理控制器被配置成确定所述图形处理单元的能力并基于所述图形处理单元的所述能力来更新所述能力表。
在一个实施例中，所述存储单元包括多个所述驱动器，所述多个驱动器中的每一驱动器具有单独的能力表，所述存储单元包括多个所述图形处理单元，且所述底板管理控制器被配置成更新所述多个驱动器中的每一驱动器的每一所述能力表。
在一个实施例中，所述底板管理控制器及所述图形处理单元被配置成利用快速非易失性存储器-管理接口协议进行通信，且其中所述底板管理控制器利用快速非易失性存储器-管理接口识别命令来确定所述图形处理单元的所述能力。
在一个实施例中，所述存储单元包括多个所述图形处理单元，且其中所述底板管理控制器被配置成确定所述多个图形处理单元中的每一图形处理单元的负荷且基于所述多个图形处理单元中的每一图形处理单元的所述负荷来更新所述能力表。
在一个实施例中，所述外部交换机是以太网交换机且所述驱动器是以太网固态驱动器。
在一个实施例中，所述主机服务器利用远程直接存取存储协议与所述存储单元进行通信。
在一个实施例中，所述存储单元还包括底架及底板管理控制器，所述图形处理单元是现场可更换单元，且所述底板管理控制器被配置成探测与所述图形处理单元被插入所述底架中对应的插入事件。
在本发明的另一个方面中，提供一种操作数据存储及处理系统的方法。所述系统包括驱动器及图形处理单元。所述驱动器包括驱动器处理器及驱动器存储器。所述方法包括：所述驱动器处理器从主机服务器接收数据；所述驱动器处理器将所述数据存储在所述驱动器存储器上；所述驱动器处理器探测触发；所述驱动器处理器响应于所述触发来执行算法，所述算法识别存储在所述驱动器存储器上的所述数据的数据块以及将对所述数据块应用的变换；所述驱动器处理器在能力表中搜索与用于实行所述变换的器件对应的地址；以及所述驱动器处理器将所述数据块及用于处理所述数据块的处理指令发送到所述地址，所述地址是所述图形处理单元的所述地址。
在一个实施例中，所述方法包括：所述图形处理单元接收所述数据块及所述处理指令；以及所述图形处理单元根据所述处理指令来处理所述数据块以产生结果数据。
在一个实施例中，所述方法包括：所述图形处理单元将所述结果数据发送到所述驱动器处理器；以及所述驱动器处理器将所述结果数据存储在所述驱动器存储器上。
在一个实施例中，所述方法包括：底板管理控制器探测所述图形处理单元的能力；以及所述底板管理控制器基于所述图形处理单元的所述能力来更新所述能力表。
在一个实施例中，所述数据存储及处理系统包括多个所述驱动器，所述多个驱动器中的每一驱动器包括能力表，且其中所述方法包括：所述底板管理控制器基于所述图形处理单元的所述能力来更新所述多个驱动器中的每一驱动器的每一所述能力表。
在本发明的另一个方面中，提供一种数据存储及处理系统。所述系统包括驱动器及图形处理单元。所述驱动器包括驱动器处理器及驱动器存储器。所述系统还包括：用于从主机服务器接收数据的构件；用于将所述数据存储在所述驱动器存储器上的构件；用于探测触发的构件；用于响应于所述触发来执行算法的构件，所述算法识别存储在所述驱动器存储器上的所述数据的数据块以及将对所述数据块应用的变换；用于在能力表中搜索与用于实行所述变换的器件对应的地址的构件；用于将所述数据块及用于处理所述数据块的处理指令发送到所述地址的构件，所述地址是所述图形处理单元的所述地址；用于根据所述处理指令来处理所述数据块以产生结果数据并将所述结果数据发送到所述主机服务器的构件；以及用于探测现场可更换图形处理单元的插入事件、确定所述现场可更换图形处理单元的能力、并且基于所述现场可更换图形处理单元的所述能力并响应于探测到所述插入事件来更新所述能力表的构件。
附图说明
图1是根据现有技术的存储系统的方框图。
图2是根据本公开实施例的存储系统的方框图。
图3是根据本公开实施例的图形处理单元的方框图。
图4是示出根据本公开实施例的驱动器与图形处理单元进行通信的程序方框图。
图5示出根据本公开实施例的能力表。
图6是示出根据本公开实施例的底板管理控制器来管理图形处理单元的程序方框图。
[附图标记的说明]
110：主机服务器；
112：应用程序；
114：操作系统及文件系统；
116：远程直接存取存储(rDAS)驱动器；
120：网络；
130：存储单元；
131：底架；
132：以太网交换机；
134：底板管理控制器(BMC)；
136：PCIe交换机；
140：底架中板；
142A、142B、142C：以太网固态驱动器(eSSD)；
210：主机服务器/主机；
212：应用程序；
214：操作系统及文件系统；
216：存储驱动器；
220：网络；
230：存储单元；
231：底架；
232：外部交换机；
234：底板管理控制器；
236：内部交换机；
240：底架中板；
242A、242B：驱动器；
244：处理器；
246：存储器；
250A、250B：U.2图形处理单元(U.2GPU)；
350：U.2图形处理单元(U.2GPU)；
352：连接器；
354：以太网接口；
356：PCIe接口；
358：系统管理总线(SMBus)接口；
360：处理器；
362：动态随机存取存储器；
364：非易失性存储器；
366：电源/功率调节器；
400：能力表；
510、520、522、524、526、528、530、532、534、536、538、540：行动；
610、620、622、624、626、628、630、632、634、636、638：行动。
具体实施方式
在以下详细说明中，仅以例证方式示出并阐述了本发明的一些示例性实施例。如所属领域中的技术人员将认识到，本发明可以许多不同的形式实施，且不应被解释为仅限于本文中所述的实施例。在每一示例性实施例内对特征或方面的说明通常应被理解为可用于在其他示例性实施例中的其他类似特征或方面。在说明书通篇中相同的附图标记指代相同的元件。
图1是根据现有技术的存储系统的方框图。主机服务器110通过网络120连接到一个或多个存储单元130。主机服务器110运行一个或多个应用程序112以及操作系统及文件系统114。主机服务器110还包括用以与一个或多个存储单元130交互作用的远程直接存取存储(remote direct access storage，rDAS)驱动器116。
存储单元130包括底架131、以太网交换机132、底板管理控制器(baseboardmanagement controller，BMC)134、快速周边组件互连(PCIe)交换机136以及多个以太网固态驱动器(Ethernet solid state drive，eSSD)142A到142C。PCIe交换机136通过底架中板140将底板管理控制器134连接到以太网固态驱动器142A到142C。底板管理控制器134利用PCIe交换机136来管理以太网固态驱动器142A到142C。以太网交换机132将以太网固态驱动器142A到142C连接到网络120。主机服务器110利用远程直接存取存储驱动器116通过以太网交换机132将数据发送到以太网固态驱动器142A到142C并从以太网固态驱动器142A到142C接收数据。
例如机器学习等处理可能需要大量数据被处理。计算资源(例如，处理器)对数据执行算法(例如，机器学习算法)。在对存储在存储单元130上的数据实行此种处理时，主机服务器110必须向存储单元130请求待被处理的数据。存储单元130必须通过网络120将数据发送到主机服务器110。主机服务器110然后利用位于主机服务器110中的中央处理单元(CPU)或图形处理单元(GPU)例如通过执行机器学习算法来对所述数据进行处理，且可能需要将所述处理的结果发送回存储单元130进行存储。
将数据从存储单元130移动到主机服务器110进行处理可消耗大量的电能且可涉及与通过网络120来回传播数据及结果相关联的处理延迟。架构也可能是昂贵的，因为其需要充足的带宽来通过网络120传输数据及结果及在主机服务器110处的处理资源及系统存储器，以应对对数据的处理。此外，处理资源在主机服务器110处处理数据时的速度可能成为处理数据集的瓶颈，且用以应对所述处理的处理资源可能不易于添加、移除或更换。
图2是根据本公开实施例的存储系统的方框图。参照图2，主机服务器210通过网络220连接到一个或多个存储单元230。主机服务器210可运行应用程序212以及操作系统及文件系统214。主机服务器210还可包括用以与一个或多个存储单元230交互作用的存储驱动器216。
存储单元230可包括底架231、外部交换机232(例如，以太网交换机)、底板管理控制器(BMC)234、内部交换机236(例如，PCIe交换机)、一个或多个驱动器242A到242B以及一个或多个U.2图形处理单元(U.2GPU)250A到250B。注意，尽管将在本说明书通篇中使用术语U.2图形处理单元(U.2GPU)，但图形处理单元可以不同于U.2连接的连接进行操作，且这些连接处于本公开的范围内；所述术语仅用于清晰目的。内部交换机236通过底架中板240连接底板管理控制器234、驱动器242A到242B以及U.2图形处理单元250A到250B。外部交换机232连接到驱动器242A到242B、U.2图形处理单元250A到250B、底板管理控制器234以及网络220。根据本公开的实施例，底架231包括用于容纳驱动器及/或U.2图形处理单元的多个槽位(slot)。
举例来说，在一些实施例中，存储驱动器216是远程直接存取存储(rDAS)驱动器，例如跨架构快速非易失性存储器(NVMe-over-fabrics，NVMe-oF)驱动器，网络220是以太网网络，外部交换机232是以太网交换机，且驱动器是以太网固态驱动器(eSSD)。主机服务器210利用远程直接存取存储驱动器通过以太网网络将数据传送到一个或多个存储单元230中的以太网固态驱动器并从以太网固态驱动器传送数据。在一些实施例中，内部交换机236是PCIe交换机。
图3是根据本公开实施例的U.2图形处理单元350的方框图。在一些实施例中，图2所示的U.2图形处理单元250A到250B被实施为图3所示的U.2图形处理单元350。参照图3，U.2图形处理单元350包括处理器360、动态随机存取存储器362、非易失性存储器364、电源/功率调节器366以及连接器352。在一些实施例中，U.2图形处理单元350也可包括电源/功率调节器366。连接器352提供接口以连接到处理器360。连接器352可提供用于与内部交换机(例如，PCIe交换机)及外部交换机(例如，以太网交换机)相连接的接口。举例来说，连接器可提供以太网接口354、PCIe接口356以及系统管理总线(SMBus)接口358。在一个实施例中，连接器352是U.2连接器/SFF-8639连接器。
U.2图形处理单元350可被配置成插入到位于驱动器(例如，以太网固态驱动器)旁边的存储单元的底架中并与所述存储单元的底板管理控制器进行通信。在一些实施例中，连接器352被配置成与驱动器(例如，以太网固态驱动器)连接到底架上的相同槽位。在一些实施例中，U.2图形处理单元350在被插入到底架中时也可与外部交换机(例如，以太网交换机)进行通信。在一些实施例中，U.2图形处理单元350可相应地被实施为现场可更换单元，所述现场可更换单元可被插入到底架中及/或从底架移除并自动地适应存储单元的操作或从存储单元的操作移除。以下相对于图6论述实例。这样一来，U.2图形处理单元350形式的处理资源可被高效地添加到存储单元、从存储单元移除、或在存储单元中进行更换。U.2图形处理单元还被提供以给定槽位可获得的全功率(连接器所支持的全功率)且可利用所述瓦特数用于处理操作，而放置在所述槽位中的驱动器将利用相同的瓦特数用于存储操作。举例来说，在实施例中，连接器是U.2连接器且U.2图形处理单元被提供以25瓦特的功率。
再次参照图2，驱动器242A到242B可包括处理器244及存储器246，例如闪存或其他非易失性存储器。在一些实施例中，驱动器242A到242B也可包括将被处理器244利用的动态随机存取存储器(dynamic random access memory，DRAM)。在一个或多个驱动器242A到242B中，处理器244可执行用于对存储在对应驱动器的存储器246上的数据实施数据处理算法(例如，机器学习算法)的指令。作为执行这些指令的一部分，处理器244可将来自存储器246的数据以及用于处理所述数据的指令发送到U.2图形处理单元250。在一些实施例中，所述数据及指令通过内部交换机236经过中板240在驱动器242与U.2图形处理单元250之间进行发送。在一些实施例中，所述数据及指令通过外部交换机232在驱动器242与U.2图形处理单元250之间进行发送。驱动器242A到驱动器242B以及U.2图形处理单元250A到250B两者都可利用例如U.2连接器等连接器。
图4是示出根据本公开实施例的驱动器242(例如，图2所示的驱动器242)与U.2图形处理单元250进行通信的程序方框图。图4所示的程序可由嵌入在驱动器242中的处理器244执行。在行动610处，处理器244可探测触发。所述触发可指示处理器244应根据算法(例如，机器学习算法)处理驱动器242的存储器246上包含的数据。举例来说，在一些实施例中，触发可为经过了一定量的时间，即算法被触发以在后台自动地周期性运行。在一些实施例中，触发可为从主机服务器210或另一外部源接收的指令或查询。在一些实施例中，触发可为驱动器242接收到新的数据区块，或从主机210接收到另一数据操作(例如，读、写、删除或更新)。在一些实施例中，触发可为需要额外分析、处理或其他类型的处理的机器学习算法的结果。在一些实施例中，触发可响应于驱动器的一些内部状态或操作(例如，所存储的数据量超过阈值)而产生。在一些实施例中，可从另一驱动器242接收触发，且在一些实施例中，驱动器242可将触发转发到其他驱动器242。
在一些实施例中，算法被存储在驱动器242上位于存储器246中或储存在其他地方(例如，单独的动态随机存取存储器)，且触发仅指示所存储的算法应被执行。在一些实施例中，触发可包括将被运行的算法。在一些实施例中，驱动器242可存储有多个算法，且触发可包括识别运行哪一算法的标签。在行动620处，处理器244开始执行算法。在一些实施例中，算法620是机器学习算法。在行动622处，处理器244例如基于算法中的指令或目前处理器244利用率来识别应对存储器246上的数据的一个或多个数据块实行一个或多个变换、功能或其他形式的处理。
在行动624处，处理器244检查能力表(CAP表)以识别可实行所需变换、功能或其他处理任务的U.2图形处理单元250的地址。在一些实施例中，能力表存储在驱动器242上。图5示出根据本公开实施例的能力表400的实例。能力表400包括与处理器244可利用U.2图形处理单元250来实行的变换、功能或其他处理任务对应的一系列变换1到变换n的条目。每一条目被填充以可供处理器244用以实行给定变换的U.2图形处理单元的地址。举例来说，用于存储能力表400的驱动器的处理器可利用槽位(SLOT)-3中的U.2图形处理单元或槽位-4中的U.2图形处理单元来实行变换1。处理器244选择在能力表中识别的U.2图形处理单元用于实行由算法所识别的变换。
在行动630处，处理器244重获将由U.2图形处理单元250处理的数据块。所述数据块可从存储器246取出及/或可从驱动器242的读/写快取缓冲器取出。在行动632处，处理器244可例如通过以下方式产生包括数据块及用于处理所述数据块的指令的消息：将所述指令放置在所述消息的标头(header)中，并将所述数据块放置在正文(body)中。在行动634处，处理器244例如通过利用PCIe协议经由内部交换机236进行通信而将所述消息传送到U.2图形处理单元250。
在行动628处，处理器244判断将由U.2图形处理单元250处理的所有数据块是否都已被发送到U.2图形处理单元。如果没有，那么处理器244针对剩余的数据块重复行动630、632及634。如果处理器244确定将被处理的所有数据块都已被发送到U.2图形处理单元250，那么所述程序进入行动636。
在从驱动器242的处理器244接收到消息时，U.2图形处理单元250可对在所述消息中接收到的数据块实现在所述消息中识别的变换以产生结果数据。U.2图形处理单元250一旦产生所述结果数据，便可向处理器244发送处理响应消息用于指示已完成所述变换。在一些实施例中，处理响应消息可包括结果数据，且处理器244可将所述结果数据存储在驱动器242的存储器246中。在一些实施例中，U.2图形处理单元250可另外地或作为另外一种选择将所述结果数据发送到含有U.2图形处理单元250的存储单元130内的另一位置或发送到存储单元130之外。举例来说，U.2图形处理单元250可另外地或作为另外一种选择将结果数据发送到主机服务器210，或处理器244可在到U.2图形处理单元250的所述消息中包括地址，且U.2图形处理单元250可将结果数据转发到所述指定地址。
在行动636处，处理器244判断其是否已从在行动634处接收到所发送的消息的每一U.2图形处理单元250接收到处理响应消息。如果没有，那么在行动638处处理器244等待接收任意剩余的处理响应消息。如果已接收到所有的处理响应消息，那么所述程序可返回行动620且处理器244可继续执行算法。作为另外一种选择，例如如果已完成算法，那么所述程序可返回行动610且处理器244可等待并探测另一触发以继续进行。
图6是示出根据本公开实施例的底板管理控制器(BMC)234来管理U.2图形处理单元250A到250B的程序方框图。在行动510处，底板管理控制器234探测存在通电、插入或拔出事件。举例来说，底板管理控制器234可监测在底架231的端口(中板槽位)上的“当前”管脚，且可在新的U.2图形处理单元250耦合到当前管脚(插入中板槽位中)时探测到已发生插入事件，或可在从当前管脚(中板槽位)移除U.2图形处理单元250时探测到已发生拔出事件。在一个实施例中，底板管理控制器234利用PCIe或SMBus接口以使用NVMe管理接口(NVMeManagement Interface，NVMe-MI)协议来与U.2图形处理单元250进行通信。
在行动520处，如果底板管理控制器234确定所述事件是通电事件，那么底板管理控制器234确定耦合到底板管理控制器234的任一U.2图形处理单元250的能力。举例来说，如图6所示，在行动524处，底板管理控制器234可读取耦合到底板管理控制器234的U.2图形处理单元250的重要产品数据(vital product data，VPD)GPU.VPD。在行动526处，底板管理控制器234可另外地或作为另外一种选择利用NVMe“识别”命令来收集与U.2图形处理单元250的能力相关的信息。在行动522处，如果底板管理控制器234确定存在耦合到底板管理控制器234且尚未被扫描以确定其能力的一个或多个U.2图形处理单元250，那么底板管理控制器234针对剩余的一个或多个U.2图形处理单元重复步骤524及/或526。如果底板管理控制器234确定耦合到底板管理控制器234的每一U.2图形处理单元250已被扫描以确定其能力，那么所述程序进入行动530。
在行动530处，底板管理控制器234基于U.2图形处理单元的所确定的能力在驱动器242处更新能力表。在一些实施例中，所确定的能力可包括U.2图形处理单元的目前利用率、U.2图形处理单元特征、U.2图形处理单元年纪、U.2图形处理单元处理能力、线程处理器的数目、U.2图形处理单元动态随机存取存储器的大小、带宽、延迟、精度、输入输出大小及操作MHZ速度中的一者或多者。举例来说，如果底板管理控制器234确定对于驱动器242来说槽位3处的U.2图形处理单元250能够实行变换1或变换2，那么驱动器242的能力表将被更新以包括对应于变换1及变换2的槽位3地址。在行动528处，如果底板管理控制器234确定耦合到底板管理控制器234的一个或多个驱动器242的能力表尚未被更新，那么底板管理控制器234返回行动530并更新下一驱动器242。如果底板管理控制器234确定耦合到底板管理控制器234的每一驱动器242的能力表已被更新，那么所述程序返回行动510，且底板管理控制器234继续等待以探测另一通电、插入或拔出事件。
如果底板管理控制器234确定在行动510处探测到的事件不是通电事件，那么所述程序前进到行动532。在行动532处，如果底板管理控制器234确定所述事件是插入事件，那么底板管理控制器234确定耦合到底板管理控制器234从而导致插入事件的U.2图形处理单元250的能力。此插入事件可对应于其中U.2图形处理单元被实施为现场可更换单元、且现场可更换U.2图形处理单元连接到已含有一个或多个驱动器242的底架231的情形。作为确定U.2图形处理单元250的能力的实例，如图6所示，在行动534处，底板管理控制器234可读取U.2图形处理单元250的重要产品数据GPU.VPD。在行动536处，底板管理控制器234可另外地或作为另外一种选择利用NVMe“识别”命令来收集与U.2图形处理单元250的能力有关的信息。一旦确定了导致所述插入事件的U.2图形处理单元250的能力，所述程序便前进到行动540及538，在行动540及538处，底板管理控制器234基于新的U.2图形处理单元250的能力来更新耦合到底板管理控制器234的驱动器242的能力表，如以上关于行动530及528所述。
如果底板管理控制器确定所述事件不是插入事件，例如如果底板管理控制器234确定所述事件是拔出事件，那么所述程序前进到行动540。此拔出事件可对应于其中U.2图形处理单元被实施为现场可更换单元且U.2图形处理单元被从底架231移除的情形。在行动540及538处，底板管理控制器234基于对应于U.2图形处理单元250的拔出事件来更新驱动器242的能力表。举例来说，底板管理控制器234可从所述能力表移除U.2图形处理单元250的先前地址。
在一些实施例中，除通电、插入及拔出事件以外，底板管理控制器234还可确定事件是存储管理事件。此可指示存储管理者(例如，主机210上的应用程序212)已改变了哪一个U.2图形处理单元250可用于哪一个驱动器242。如果所述事件是存储管理事件，那么底板管理控制器234可相应地更新能力表。举例来说，存储管理事件可指示一特定的U.2图形处理单元250无法用于辅助一具体的驱动器242，且底板管理控制器234可从所述具体的驱动器242的能力表移除所述特定的U.2图形处理单元250。
在一些实施例中，当底板管理控制器234更新驱动器242的能力表时，底板管理控制器234在确定列举哪一U.2图形处理单元可用于哪一驱动器及哪一变换时考虑除每一U.2图形处理单元的能力以外的注意事项。举例来说，在一个实施例中，底板管理控制器234在逐个变换(transform-by-transform)基础上或针对驱动器242需要的任一变换通过将某些驱动器242指定到某些U.2图形处理单元250来平衡U.2图形处理单元250上的负荷。在此种实施例中，底板管理控制器234可仅更新给定驱动器242的能力表以包括其指定U.2图形处理单元250的地址。在另一实施例中，底板管理控制器234可分配特定的U.2图形处理单元250以基于所述特定的U.2图形处理单元250的能力来处理特定的变换。在此种实施例中，底板管理控制器234可更新能力表以包括用于特定变换的所分配的一个或多个U.2图形处理单元的地址，但可能不包括用于其他变换的地址，即使U.2图形处理单元能力足以处理其他变换。举例来说，底板管理控制器234可保留位于槽位2处用于变换3的最强大的U.2图形处理单元。槽位2处的U.2图形处理单元可具有足以处理变换1到变换9的能力。底板管理控制器234可更新能力表以包括对应于变换3的槽位2，但可能不包括用于任一其他变换的槽位2，从而防止驱动器242将槽位2处的U.2图形处理单元用于除变换3以外的任一变换。在一些实施例中，底板管理控制器234可基于以下实行负荷平衡：与可用U.2图形处理单元特征相比的变换中所涉及的算法类型；目前可用的U.2图形处理单元特征(例如，非专用或未被充分分配的)；及/或可同时运行的并发算法的数目。
本文中所用的术语仅用于阐述特定实施例的目的，而不旨在限制本发明概念。除非上下文中清楚地另外指明，否则本文中所用的单数形式“一(a及an)”旨在也包括复数形式。还应进一步理解，当在本说明书中使用术语“包括(comprises及comprising)”以及“包含(includes及including)”时，是用于指明所述特征、整数、步骤、操作、元件、及/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件及/或其群组的存在或添加。本文中所用的术语“及/或”包括相关列出项其中一项或多个项的任意及所有组合。当例如“…中的至少一者”等表达位于一系列元件之前时，所述表达修饰整个系列元件而不是修饰所述系列中的个别元件。
在本文中阐述本发明概念的实施例时所使用的“可(may)”指“本发明概念的一个或多个实施例”。本文中所用的术语“使用(use)”、“正使用(using)”、及“被使用(used)”可视为分别与术语“利用(utilize)”、“正利用(utilizing)”、及“被利用(utilized)”同义。此外，术语“示例性”旨在指实例或例证。
根据本文中所述本发明概念的实施例的电子器件或电器件及/或任意其他相关器件或组件可利用任意适当的硬件、韧件(例如，专用集成电路)、软件、或软件、韧件及硬件的组合来实施。举例来说，这些器件的各种组件可形成在一个集成电路(integratedcircuit，IC)芯片上或形成在单独的集成电路芯片上。此外，这些器件的各种组件可在柔性印刷电路膜、载带封装(tape carrier package，TCP)、印刷电路板(printed circuitboard，PCB)上实施，或可形成在一个衬底上。此外，这些器件的各种组件可为在一个或多个计算器件中在一个或多个处理器上运行的进程或线程(thread)，用于执行计算机程序指令并与其他系统组件交互作用以执行本文中所述的各种功能。所述计算机程序指令存储在存储器中，所述存储器可在使用标准存储器器件(例如，随机存取存储器(random accessmemory，RAM))的计算器件中实施。所述计算机程序指令也可被存储在其他非暂时性计算机可读介质(例如，CD-ROM、或快闪驱动器等)中。此外，所属领域中的技术人员应认识到，在不背离本发明概念的示例性实施例的精神及范围的条件下，各种计算器件的功能可组合或集成到单个计算器件中，或特定计算器件的功能可分布在一个或多个其他计算器件上。
除非另外定义，否则本文中所用的所有术语(包括技术及科学术语)的意义均与本发明所属领域中的普通技术人员所通常理解的意义相同。应进一步理解，术语(例如在常用字典中所定义的术语)应被解释为具有与其在相关技术的上下文及/或本说明书中的含义一致的含义，且除非在本文中明确定义，否则不应将其解释为具有理想化或过于正式的意义。
尽管已特定参照本发明的说明性实施例详细阐述了本发明，但本文中所述的实施例并不旨在为详尽的或将本发明的范围限制在所公开的确切形式。本发明所属技术领域中的技术人员将理解，在不有意背离在以上权利要求书及其等效形式中所述的本发明的原理、精神及范围的条件下，可实施装配及操作的所述结构及方法中的变更及变化。

Claims (20)

1.一种数据存储及处理系统，其特征在于，包括：
主机服务器；以及
存储单元，所述存储单元包括：
驱动器，包括驱动器存储器及驱动器处理器；
外部交换机，被配置成将所述主机服务器耦合到所述驱动器以在所述主机服务器与所述驱动器的所述驱动器存储器之间发送及接收数据；
以及
图形处理单元，其中所述驱动器处理器被配置成将处理指令及数据从所述驱动器存储器发送到所述图形处理单元，且所述图形处理单元被配置成根据所述处理指令来处理所述数据以产生结果数据。
2.根据权利要求1所述的系统，其特征在于，所述图形处理单元包括U.2连接器，所述图形处理单元通过所述U.2连接器连接到所述驱动器，且所述图形处理单元通过所述U.2连接器接收所述处理指令及所述数据。
3.根据权利要求1所述的系统，其特征在于，所述图形处理单元被配置成将所述结果数据发送到所述驱动器处理器，且所述驱动器处理器被配置成将所述结果数据存储在所述驱动器存储器中。
4.根据权利要求1所述的系统，其特征在于，所述图形处理单元耦合到所述外部交换机，且其中所述图形处理单元被配置成利用所述外部交换机将所述结果数据发送到所述主机服务器。
5.根据权利要求4所述的系统，其特征在于，所述图形处理单元被配置成在根据所述处理指令完成对所述数据的所述处理时向所述驱动器处理器发送状态消息。
6.根据权利要求1所述的系统，其特征在于，所述主机服务器被配置成向所述驱动器处理器发送触发指令，所述驱动器处理器被配置成响应于所述触发指令来执行数据处理算法，且所述数据处理算法包括在被执行时使所述驱动器处理器将所述数据及所述处理指令发送到所述图形处理单元的步骤。
7.根据权利要求1所述的系统，其特征在于，所述驱动器包括能力表，且所述驱动器处理器被配置成：
识别存储在所述驱动器存储器上的数据块以及将对所述数据块应用的变换；
从所述能力表接收所述图形处理单元的地址，其中所述能力表指示所述图形处理单元能够实行所述变换；以及
将所述数据块发送到所述图形处理单元的所述地址。
8.根据权利要求7所述的系统，其特征在于，所述存储单元还包括底板管理控制器，所述底板管理控制器被配置成确定所述图形处理单元的能力并基于所述图形处理单元的所述能力来更新所述能力表。
9.根据权利要求8所述的系统，其特征在于，
所述存储单元包括多个所述驱动器，所述多个驱动器中的每一者具有单独的能力表；
所述存储单元包括多个所述图形处理单元；且
所述底板管理控制器被配置成更新所述多个驱动器中的每一驱动器的每一所述能力表。
10.根据权利要求8所述的系统，其特征在于，所述底板管理控制器及所述图形处理单元被配置成利用快速非易失性存储器-管理接口协议进行通信，且其中所述底板管理控制器利用快速非易失性存储器-管理接口识别命令来确定所述图形处理单元的所述能力。
11.根据权利要求8所述的系统，其特征在于，所述存储单元包括多个所述图形处理单元，且其中所述底板管理控制器被配置成确定所述多个图形处理单元中的每一图形处理单元的负荷且基于所述多个图形处理单元中的每一图形处理单元的所述负荷来更新所述能力表。
12.根据权利要求1所述的系统，其特征在于，所述外部交换机是以太网交换机且所述驱动器是以太网固态驱动器。
13.根据权利要求1所述的系统，其特征在于，所述主机服务器利用远程直接存取存储协议与所述存储单元进行通信。
14.根据权利要求1所述的系统，其特征在于，所述存储单元还包括底架及底板管理控制器，所述图形处理单元是现场可更换单元，且所述底板管理控制器被配置成探测与所述图形处理单元被插入所述底架中对应的插入事件。
15.一种操作数据存储及处理系统的方法，所述数据存储及处理系统包括驱动器及图形处理单元，所述驱动器包括驱动器处理器及驱动器存储器，其特征在于，所述方法包括：
由所述驱动器处理器从主机服务器接收数据；
由所述驱动器处理器将所述数据存储在所述驱动器存储器上；
由所述驱动器处理器探测触发；
由所述驱动器处理器响应于所述触发来执行算法，所述算法识别存储在所述驱动器存储器上的所述数据的数据块以及将对所述数据块应用的变换；
由所述驱动器处理器在能力表中搜索与用于实行所述变换的器件对应的地址；以及
所述驱动器处理器将所述数据块及用于处理所述数据块的处理指令发送到所述地址，所述地址是所述图形处理单元的所述地址。
16.根据权利要求15所述的方法，其特征在于，还包括：
由所述图形处理单元接收所述数据块及所述处理指令；以及
由所述图形处理单元根据所述处理指令来处理所述数据块以产生结果数据。
17.根据权利要求16所述的方法，其特征在于，还包括：
由所述图形处理单元将所述结果数据发送到所述驱动器处理器；以及
由所述驱动器处理器将所述结果数据存储在所述驱动器存储器上。
18.根据权利要求15所述的方法，其特征在于，还包括：
由底板管理控制器探测所述图形处理单元的能力；以及
由所述底板管理控制器基于所述图形处理单元的所述能力来更新所述能力表。
19.根据权利要求18所述的方法，其特征在于，所述数据存储及处理系统包括多个所述驱动器，所述多个驱动器中的每一驱动器包括能力表，且其中所述方法包括：由所述底板管理控制器基于所述图形处理单元的所述能力来更新所述多个驱动器中的每一驱动器的每一所述能力表。
20.一种数据存储及处理系统，包括驱动器及图形处理单元，所述驱动器包括驱动器处理器及驱动器存储器，其特征在于，所述系统包括：
用于从主机服务器接收数据的构件；
用于将所述数据存储在所述驱动器存储器上的构件；
用于探测触发的构件；
用于响应于所述触发来执行算法的构件，所述算法识别存储在所述驱动器存储器上的所述数据的数据块以及将对所述数据块应用的变换；
用于在能力表中搜索与用于实行所述变换的器件对应的地址的构件；
用于将所述数据块及用于处理所述数据块的处理指令发送到所述地址的构件，所述地址是所述图形处理单元的所述地址；
用于根据所述处理指令来处理所述数据块以产生结果数据并将所述结果数据发送到所述主机服务器的构件；以及
用于探测现场可更换图形处理单元的插入事件、确定所述现场可更换图形处理单元的能力、并且基于所述现场可更换图形处理单元的所述能力并响应于探测到所述插入事件来更新所述能力表的构件。
CN201810368657.1A 2017-05-24 2018-04-23 数据存储及处理系统及其操作方法 Active CN108959135B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762510728P 2017-05-24 2017-05-24
US62/510,728 2017-05-24
US15/672,223 US10417733B2 (en) 2017-05-24 2017-08-08 System and method for machine learning with NVMe-of ethernet SSD chassis with embedded GPU in SSD form factor
US15/672,223 2017-08-08

Publications (2)

Publication Number Publication Date
CN108959135A true CN108959135A (zh) 2018-12-07
CN108959135B CN108959135B (zh) 2023-08-08

Family

ID=64401700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810368657.1A Active CN108959135B (zh) 2017-05-24 2018-04-23 数据存储及处理系统及其操作方法

Country Status (5)

Country Link
US (1) US10417733B2 (zh)
JP (1) JP6975095B2 (zh)
KR (1) KR102333445B1 (zh)
CN (1) CN108959135B (zh)
TW (1) TWI737904B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111221762A (zh) * 2020-02-25 2020-06-02 深圳市春盛海科技有限公司 图像控制器及图像系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180038793A (ko) * 2016-10-07 2018-04-17 삼성전자주식회사 영상 데이터 처리 방법 및 장치
US10180924B2 (en) 2017-05-08 2019-01-15 Liqid Inc. Peer-to-peer communication for graphics processing units
US11573900B2 (en) 2019-09-11 2023-02-07 Intel Corporation Proactive data prefetch with applied quality of service
US10996942B1 (en) * 2020-01-21 2021-05-04 Dell Products L.P. System and method for graphics processing unit firmware updates
US11977915B2 (en) 2020-12-15 2024-05-07 Western Digital Technologies, Inc. Non-volatile memory with intelligent compute task distribution

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950878A (zh) * 2004-04-27 2007-04-18 辉达公司 对系统存储器的gpu渲染
CN101484883A (zh) * 2006-06-30 2009-07-15 英特尔公司 用于重新映射图形数据的存储器地址的装置和方法
US20130067133A1 (en) * 2002-11-18 2013-03-14 Arm Limited Handling interrupts in data processing
US20140129753A1 (en) * 2012-11-06 2014-05-08 Ocz Technology Group Inc. Integrated storage/processing devices, systems and methods for performing big data analytics
CN103797492A (zh) * 2011-07-27 2014-05-14 Lsi公司 用于安全存储劫持保护的技术
CN104471554A (zh) * 2012-08-17 2015-03-25 英特尔公司 共享虚拟存储器
US20150120874A1 (en) * 2013-10-25 2015-04-30 Samsung Electronics Co., Ltd Server system and storage system
US20150378932A1 (en) * 2014-06-26 2015-12-31 NXGN Data, Inc. System and method for executing native client code in a storage device
CN106462498A (zh) * 2014-06-23 2017-02-22 利奇德股份有限公司 用于数据存储系统的模块化交换架构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8341332B2 (en) * 2003-12-02 2012-12-25 Super Talent Electronics, Inc. Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices
US8824492B2 (en) * 2010-05-28 2014-09-02 Drc Computer Corporation Accelerator system for remote data storage
US9058675B2 (en) * 2010-05-29 2015-06-16 Intel Corporation Non-volatile storage for graphics hardware
US9423983B2 (en) * 2012-01-19 2016-08-23 Syncsort Incorporated Intelligent storage controller
US9142004B2 (en) * 2012-12-20 2015-09-22 Vmware, Inc. Dynamic allocation of physical graphics processing units to virtual machines
US9483431B2 (en) 2013-04-17 2016-11-01 Apeiron Data Systems Method and apparatus for accessing multiple storage devices from multiple hosts without use of remote direct memory access (RDMA)
US9430412B2 (en) 2013-06-26 2016-08-30 Cnex Labs, Inc. NVM express controller for remote access of memory and I/O over Ethernet-type networks
US8819335B1 (en) 2013-08-30 2014-08-26 NXGN Data, Inc. System and method for executing map-reduce tasks in a storage device
US9317204B2 (en) 2013-11-14 2016-04-19 Sandisk Technologies Inc. System and method for I/O optimization in a multi-queued environment
US8935463B1 (en) * 2014-01-03 2015-01-13 Fastor Systems, Inc. Compute engine in a smart SSD exploiting locality of data
US9003109B1 (en) * 2014-05-29 2015-04-07 SanDisk Technologies, Inc. System and method for distributed computing in non-volatile memory
WO2016118559A1 (en) 2015-01-20 2016-07-28 Ultrata Llc Object based memory fabric
JP6316503B2 (ja) * 2015-05-18 2018-04-25 株式会社日立製作所 計算機システム、アクセラレータ及びデータベースの処理方法
US9811379B2 (en) * 2015-06-01 2017-11-07 Samsung Electronics Co., Ltd. Highly efficient inexact computing storage device
US10621692B2 (en) * 2015-06-26 2020-04-14 Intel Corporation Apparatus and method to improve the scalability of graphics processor unit (GPU) virtualization
US9916273B2 (en) 2015-07-10 2018-03-13 Microsoft Technology Licensing, Llc Sideband serial channel for PCI express peripheral devices
US20170019312A1 (en) 2015-07-17 2017-01-19 Brocade Communications Systems, Inc. Network analysis and management system
US10296232B2 (en) 2015-09-01 2019-05-21 Western Digital Technologies, Inc. Service level based control of storage systems
US10055142B1 (en) * 2015-10-13 2018-08-21 Maxlinear Asia Singapore Pte Ltd. Apparatus and method for command processing for a fast block input/output device
US10866912B2 (en) * 2017-03-10 2020-12-15 Toshiba Memory Corporation Integrated heterogeneous solid state storage drive

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130067133A1 (en) * 2002-11-18 2013-03-14 Arm Limited Handling interrupts in data processing
CN1950878A (zh) * 2004-04-27 2007-04-18 辉达公司 对系统存储器的gpu渲染
CN101484883A (zh) * 2006-06-30 2009-07-15 英特尔公司 用于重新映射图形数据的存储器地址的装置和方法
CN103797492A (zh) * 2011-07-27 2014-05-14 Lsi公司 用于安全存储劫持保护的技术
CN104471554A (zh) * 2012-08-17 2015-03-25 英特尔公司 共享虚拟存储器
US20140129753A1 (en) * 2012-11-06 2014-05-08 Ocz Technology Group Inc. Integrated storage/processing devices, systems and methods for performing big data analytics
US20150120874A1 (en) * 2013-10-25 2015-04-30 Samsung Electronics Co., Ltd Server system and storage system
CN106462498A (zh) * 2014-06-23 2017-02-22 利奇德股份有限公司 用于数据存储系统的模块化交换架构
US20150378932A1 (en) * 2014-06-26 2015-12-31 NXGN Data, Inc. System and method for executing native client code in a storage device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111221762A (zh) * 2020-02-25 2020-06-02 深圳市春盛海科技有限公司 图像控制器及图像系统
CN111221762B (zh) * 2020-02-25 2021-05-25 深圳市春盛海科技有限公司 图像控制器及图像系统

Also Published As

Publication number Publication date
TW201907310A (zh) 2019-02-16
KR20180128825A (ko) 2018-12-04
TWI737904B (zh) 2021-09-01
US20180342039A1 (en) 2018-11-29
KR102333445B1 (ko) 2021-12-02
JP6975095B2 (ja) 2021-12-01
CN108959135B (zh) 2023-08-08
JP2018198054A (ja) 2018-12-13
US10417733B2 (en) 2019-09-17

Similar Documents

Publication Publication Date Title
CN108959135A (zh) 数据存储及处理系统及其操作方法
CN107992356B (zh) 区块链事务区块处理方法、电子装置及可读存储介质
JP6336988B2 (ja) 使用要求の小バッチ処理のためのシステムおよび方法
CN106688208B (zh) 利用机架规模架构中的池化存储器进行的网络通信
US20140013081A1 (en) Efficiently implementing a plurality of finite state machines
US10223126B2 (en) Out-of-order processor and method for back to back instruction issue
CN105391648A (zh) 使网络流对准处理资源的技术
CN103049240A (zh) Pci-e设备及其接收数据重排序方法
CN110231991A (zh) 一种任务分配方法、装置、电子设备及可读存储介质
CN112650558A (zh) 数据处理方法、装置、可读介质和电子设备
CN108259348B (zh) 一种报文传输方法和装置
CN113296976A (zh) 消息处理方法、装置、电子设备、存储介质及程序产品
JP5031841B2 (ja) 無線装置集合の濃度の推定
CN114640707A (zh) 一种消息异步处理方法、装置、电子设备及存储介质
CN105700859A (zh) 一种基于网络处理器实现硬件表遍历的方法及装置
CN102209016A (zh) 一种数据处理方法、装置和数据处理系统
CN109462522A (zh) 一种终端外接设备的状态监测方法、终端及其系统
CN114201466B (zh) 防缓存击穿方法、装置、设备及可读存储介质
CN105138406A (zh) 一种任务处理方法、装置及系统
CN105074680B (zh) 在基板的盒体上的微控制器
CN114253741B (zh) 多核微处理器的核间通信方法和多核微处理器
CN116033037A (zh) 一种基于can总线的上下位机的通信方法与系统
CN117170879A (zh) 面向智能芯片的设备管理装置和方法
CN117349030A (zh) 一种基于云计算集群的医疗数字系统、方法及设备
CN114676007A (zh) 外插卡检测方法、系统、终端及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant