CN108932129A - 一种WebP编码过程中熵编码算法的加速系统及方法 - Google Patents

Abstract

本发明公开了一种WebP编码过程中熵编码算法的加速系统及方法，包括：程序综合工具，用于预先对熵编码算法程序进行重新编译综合，生成支持协处理器架构的熵编码算法文件，其中，熵编码算法文件包含多级并行流水运行的内核函数；主机处理器，用于将待熵编码的数据传输至协处理器中预留的缓存空间，并生成启动信号；协处理器，用于在接收到启动信号后，从缓存空间中依次读取待熵编码的数据，并加载运行熵编码算法文件，以对待熵编码的数据进行并行编码处理，并将最终编码结果返回至主机处理器。可见，本申请可并行运行熵编码算法，从而缩短了算法开发周期，提高了算法实现效率。

Description

一种WebP编码过程中熵编码算法的加速系统及方法

技术领域

本发明涉及图像编码技术领域，特别是涉及一种WebP编码过程中熵编码算法的加速系统及方法。

背景技术

目前，JPEG(Joint Photographic Experts Group，联合图像专家小组)格式和WebP格式是两种常用的图像压缩格式。在图像质量相同的情况下，相比于JPEG格式图像，WebP格式图像的压缩体积大约只有JPEG格式图像的2/3，所以WebP格式图像的加载速度较快，且能节省大量的服务器宽带资源和数据空间。但是，WebP格式图像的编码时间要比JPEG格式图像的编码时间长8倍，主要是因为现有技术中，主机处理器在编码WebP格式图像的过程中，只能串行运行其对应的整套熵编码算法，即熵编码算法中某一步运行结束，才能运行下一步，可见，现有的熵编码算法的开发周期较长且实现效率较低。

因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种WebP编码过程中熵编码算法的加速系统及方法，可并行运行熵编码算法，从而缩短了算法开发周期，提高了算法实现效率。

为解决上述技术问题，本发明提供了一种WebP编码过程中熵编码算法的加速系统，包括：

程序综合工具，用于预先对熵编码算法程序进行重新编译综合，生成支持协处理器架构的熵编码算法文件，其中，所述熵编码算法文件包含多级并行流水运行的内核函数；

主机处理器，用于将待熵编码的数据传输至所述协处理器中预留的缓存空间，并生成启动信号；

所述协处理器，用于在接收到所述启动信号后，从所述缓存空间中依次读取待熵编码的数据，并加载运行所述熵编码算法文件，以对所述待熵编码的数据进行并行编码处理，并将最终编码结果返回至所述主机处理器。

优选地，所述协处理器包括：

数据读取单元，用于在接收到所述启动信号后，从所述缓存空间中依次读取待熵编码的数据；

算法运行单元，用于加载所述熵编码算法文件，并将当前读取的数据输入至第一级内核函数开始编码，使所述第一级内核函数中各分段函数的编码结果依次输出至第二级内核函数，在第一段编码结果输出后立即运行第二级内核函数，以建立多级并行流水运行的内核函数，完成该数据的并行编码处理；

数据返回单元，用于将最终编码结果返回至所述主机处理器。

优选地，所述主机处理器具体为CPU，所述协处理器具体为现场可编程门阵列FPGA。

优选地，所述程序综合工具具体为Altera SDK for OpenCL高层次综合工具。

优选地，所述主机处理器还用于更新所述缓存空间中已编码完成的数据，以实现循环编码所述缓存空间中不断更新的数据。

为解决上述技术问题，本发明还提供了一种WebP编码过程中熵编码算法的加速方法，包括：

程序综合工具预先对熵编码算法程序进行重新编译综合，生成支持协处理器架构的熵编码算法文件，其中，所述熵编码算法文件包含多级并行流水运行的内核函数；

主机处理器将待熵编码的数据传输至所述协处理器中预留的缓存空间，并生成启动信号；

所述协处理器在接收到所述启动信号后，从所述缓存空间中依次读取待熵编码的数据，并加载运行所述熵编码算法文件，以对所述待熵编码的数据进行并行编码处理，并将最终编码结果返回至所述主机处理器。

优选地，所述加载运行所述熵编码算法文件，以对所述待熵编码的数据进行并行编码处理的过程具体为：

所述协处理器加载所述熵编码算法文件，并将当前读取的数据输入至第一级内核函数开始编码，使所述第一级内核函数中各分段函数的编码结果依次输出至第二级内核函数；

所述协处理器在第一段编码结果输出后立即运行第二级内核函数，以建立多级并行流水运行的内核函数，完成该数据的并行编码处理。

优选地，所述主机处理器具体为CPU，所述协处理器具体为FPGA。

优选地，所述程序综合工具具体为Altera SDK for OpenCL高层次综合工具。

优选地，该加速方法还包括：

所述主机处理器更新所述缓存空间中已编码完成的数据，以实现循环编码所述缓存空间中不断更新的数据。

本发明提供了一种WebP编码过程中熵编码算法的加速系统，包括：程序综合工具，用于预先对熵编码算法程序进行重新编译综合，生成支持协处理器架构的熵编码算法文件，其中，熵编码算法文件包含多级并行流水运行的内核函数；主机处理器，用于将待熵编码的数据传输至协处理器中预留的缓存空间，并生成启动信号；协处理器，用于在接收到启动信号后，从缓存空间中依次读取待熵编码的数据，并加载运行熵编码算法文件，以对待熵编码的数据进行并行编码处理，并将最终编码结果返回至主机处理器。

与现有技术中的主机处理器串行运行熵编码算法相比，本申请在主机处理器的基础上添加协处理器，协处理器在主机处理器的引导下完成熵编码算法。而且，本申请提前采用程序综合工具对熵编码算法程序进行重新编译综合，生成包含多级并行流水运行的内核函数的熵编码算法文件(流水运行：除最后一级的任一级内核函数的输出数据作为其下一级内核函数的输入数据，并行运行：多级内核函数均处于运行状态)，供协处理器加载运行，以实现对待熵编码的数据的并行编码处理。可见，本申请可并行运行熵编码算法，从而缩短了算法开发周期，提高了算法实现效率。

本发明还提供了一种WebP编码过程中熵编码算法的加速方法，与上述加速系统具有相同的有益效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种WebP编码过程中熵编码算法的加速系统的结构示意图；

图2为本发明提供的一种熵编码并行算法的流程图；

图3为本发明提供的一种WebP编码过程中熵编码算法的加速方法的流程图。

具体实施方式

本发明的核心是提供一种WebP编码过程中熵编码算法的加速系统及方法，可并行运行熵编码算法，从而缩短了算法开发周期，提高了算法实现效率。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图1，图1为本发明提供的一种WebP编码过程中熵编码算法的加速系统的结构示意图。

该加速系统包括：

程序综合工具1，用于预先对熵编码算法程序进行重新编译综合，生成支持协处理器3架构的熵编码算法文件，其中，熵编码算法文件包含多级并行流水运行的内核函数；

主机处理器2，用于将待熵编码的数据传输至协处理器3中预留的缓存空间，并生成启动信号；

协处理器3，用于在接收到启动信号后，从缓存空间中依次读取待熵编码的数据，并加载运行熵编码算法文件，以对待熵编码的数据进行并行编码处理，并将最终编码结果返回至主机处理器2。

需要说明的是，本申请中的预先是提前编译好的，只需要编译一次，除非根据实际情况需要修改，否则不需要重新编译。

具体地，考虑到单个主机处理器在编码WebP格式图像的过程中，只能串行运行其对应的整套熵编码算法，所以，本申请的加速系统在主机处理器2的基础上，加入程序综合工具1及协处理器3，以实现并行运行熵编码算法，从而缩短了算法开发周期，提高了算法实现效率。

其中，程序综合工具1可对熵编码算法程序进行重新编译综合，将原有的整套熵编码算法(包含可同时运行的函数，如编码区间范围更新、区间起点更新、区间归一化更新、编码字符的输出等函数，但现有的算法结构只能一步一步运行)整理成多级可并行流水运行的内核函数，并生成包含多级内核函数、且支持协处理器3架构(即可在协处理器3运行)的熵编码算法文件。请参照图2，图2为本发明提供的一种熵编码并行算法的流程图。图2中，除最后一级的任一级内核函数的输出数据作为其下一级内核函数的输入数据(即流水运行)，多级内核函数可同时处于运行状态(即并行运行)，N为正整数。

已知程序综合工具1生成的是可在协处理器3运行的熵编码算法文件，所以协处理器3用来加载熵编码算法文件以并行运行熵编码算法，而主机处理器2用来引导协处理器3并行运行熵编码算法。也就是说，本申请应提前采用算法语言，如OpenCL(Open ComputingLanguage，开放式计算语言)高级语言，描述主机处理器2对应的主机端程序(引导协处理器3运行熵编码并行算法)，并采用程序编译器，如GCC(GNU Compiler Collection，GNU编译器套件)，对主机端程序进行编译，生成可在主机处理器2上运行的主机端程序文件；以及采用算法语言描述协处理器3对应的熵编码算法程序，供程序综合工具1对其重新编译综合。

主机处理器2与协处理器3协作实现并行运行熵编码算法的具体过程为：

1)主机处理器2在协处理器3的外设内存上确定一段缓存空间，以创建主机端与协处理器端进行数据通信的缓存空间；若协处理器3选用FPGA

(Field-Programmable Gate Array，现场可编程门阵列)，则其外设内存为FPGA开发板上的DDR(Double Data Rate，双倍数据速率)内存；

2)主机处理器2将待熵编码的数据传输至协处理器3的外设内存上确定的缓存空间，并生成控制协处理器3启动熵编码算法的启动信号；

3)协处理器3在接收到启动信号后，从缓存空间中依次读取待熵编码的数据(主机处理器2设置协处理器3的运行参数，如读取位置及读取长度)，并加载运行熵编码算法文件，从而对待熵编码的数据进行并行编码处理，并将最终编码结果返回至主机处理器2，或将最终编码结果存至协处理器3的外设内存上，由主机处理器2从外设内存上主动读取。

本发明提供了一种WebP编码过程中熵编码算法的加速系统，包括：程序综合工具，用于预先对熵编码算法程序进行重新编译综合，生成支持协处理器架构的熵编码算法文件，其中，熵编码算法文件包含多级并行流水运行的内核函数；主机处理器，用于将待熵编码的数据传输至协处理器中预留的缓存空间，并生成启动信号；协处理器，用于在接收到启动信号后，从缓存空间中依次读取待熵编码的数据，并加载运行熵编码算法文件，以对待熵编码的数据进行并行编码处理，并将最终编码结果返回至主机处理器。

与现有技术中的主机处理器串行运行熵编码算法相比，本申请在主机处理器的基础上添加协处理器，协处理器在主机处理器的引导下完成熵编码算法。而且，本申请提前采用程序综合工具对熵编码算法程序进行重新编译综合，生成包含多级并行流水运行的内核函数的熵编码算法文件(流水运行：除最后一级的任一级内核函数的输出数据作为其下一级内核函数的输入数据，并行运行：多级内核函数均处于运行状态)，供协处理器加载运行，以实现对待熵编码的数据的并行编码处理。可见，本申请可并行运行熵编码算法，从而缩短了算法开发周期，提高了算法实现效率。

在上述实施例的基础上：

作为一种优选地实施例，协处理器3包括：

数据读取单元，用于在接收到启动信号后，从缓存空间中依次读取待熵编码的数据；

算法运行单元，用于加载熵编码算法文件，并将当前读取的数据输入至第一级内核函数开始编码，使第一级内核函数中各分段函数的编码结果依次输出至第二级内核函数，在第一段编码结果输出后立即运行第二级内核函数，以建立多级并行流水运行的内核函数，完成该数据的并行编码处理；

数据返回单元，用于将最终编码结果返回至主机处理器2。

具体地，图2中，任一级内核函数(除最后一级)通过传输通道的方式为其下一级内核函数提供数据，即除最后一级的任一级内核函数计算后的数据写入对应的传输通道，其下一级内核函数从对应的传输通道中读取数据，以实现其下一级内核函数的运行。

各级内核函数的运行过程：在各级内核函数刚开始运行的过程中，首先将当前从缓存空间中读取的待熵编码的数据，输入至第一级内核函数开始编码，第一级内核函数包含多段函数，每段函数在运行过程中均会输出编码结果至第二级内核函数，第二级内核函数在第一段函数的编码结果输出后便立即被触发运行，同理依次触发运行各级内核函数，建立多级流水运行的内核函数，即所有的内核函数均运行起来；在所有的内核函数均运行起来后，便实现同时运行各级内核函数，从而建立多级并行流水运行的内核函数。

作为一种优选地实施例，主机处理器2具体为CPU，协处理器3具体为现场可编程门阵列FPGA。

具体地，本申请的主机处理器2可以选用CPU，协处理器3可以选用FPGA，从而构成CPU+FPGA异构加速平台，CPU与FPGA之间采用PCI-E接口连接，以实现二者的数据通信。其中，使用FPGA作为协处理器3，能够有效提升熵编码算法的并行运行性能。此外，本申请的实现方式能够有效缩短将熵编码算法部署到基于FPGA的异构加速平台的时间，缩短了产品的研发周期。

本申请的主机处理器2和协处理器3还可以选用其他处理器，如主机处理器2选用MCU(Microcontroller Unit，微控制单元)，协处理器3选用CPLD(Complex ProgrammableLogic Device，复杂可编程逻辑器件)，本申请在此不做特别的限定。

作为一种优选地实施例，程序综合工具1具体为Altera SDK for OpenCL高层次综合工具。

具体地，本申请描述程序的算法语言选用OpenCL高级语言，则程序综合工具1可以选用但不仅限于Altera SDK for OpenCL高层次综合工具，本申请在此不做特别的限定。

作为一种优选地实施例，主机处理器2还用于更新缓存空间中已编码完成的数据，以实现循环编码缓存空间中不断更新的数据。

进一步地，本申请中的主机处理器2与协处理器3交互，已知待熵编码的每个数据在缓存空间中的位置信息，当待熵编码的数据中出现已编码完成的数据时，主机处理器2将新的待熵编码的数据传输至已编码完成的数据的缓存位置，以更新已编码完成的数据，从而实现循环编码缓存空间中不断更新的数据。

请参照图3，图3为本发明提供的一种WebP编码过程中熵编码算法的加速方法的流程图。

该加速方法包括：

步骤S1：程序综合工具预先对熵编码算法程序进行重新编译综合，生成支持协处理器架构的熵编码算法文件，其中，熵编码算法文件包含多级并行流水运行的内核函数；

步骤S2：主机处理器将待熵编码的数据传输至协处理器中预留的缓存空间，并生成启动信号；

步骤S3：协处理器在接收到启动信号后，从缓存空间中依次读取待熵编码的数据，并加载运行熵编码算法文件，以对待熵编码的数据进行并行编码处理，并将最终编码结果返回至主机处理器。

作为一种优选地实施例，加载运行熵编码算法文件，以对待熵编码的数据进行并行编码处理的过程具体为：

协处理器加载熵编码算法文件，并将当前读取的数据输入至第一级内核函数开始编码，使第一级内核函数中各分段函数的编码结果依次输出至第二级内核函数；

协处理器在第一段编码结果输出后立即运行第二级内核函数，以建立多级并行流水运行的内核函数，完成该数据的并行编码处理。

作为一种优选地实施例，主机处理器具体为CPU，协处理器具体为FPGA。

作为一种优选地实施例，程序综合工具具体为Altera SDK for OpenCL高层次综合工具。

作为一种优选地实施例，该加速方法还包括：

主机处理器更新缓存空间中已编码完成的数据，以实现循环编码缓存空间中不断更新的数据。

本申请提供的方法的介绍请参考上述系统实施例，本申请在此不再赘述。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种WebP编码过程中熵编码算法的加速系统，其特征在于，包括：

程序综合工具，用于预先对熵编码算法程序进行重新编译综合，生成支持协处理器架构的熵编码算法文件，其中，所述熵编码算法文件包含多级并行流水运行的内核函数；

主机处理器，用于将待熵编码的数据传输至所述协处理器中预留的缓存空间，并生成启动信号；

所述协处理器，用于在接收到所述启动信号后，从所述缓存空间中依次读取待熵编码的数据，并加载运行所述熵编码算法文件，以对所述待熵编码的数据进行并行编码处理，并将最终编码结果返回至所述主机处理器。

2.如权利要求1所述的WebP编码过程中熵编码算法的加速系统，其特征在于，所述协处理器包括：

数据读取单元，用于在接收到所述启动信号后，从所述缓存空间中依次读取待熵编码的数据；

算法运行单元，用于加载所述熵编码算法文件，并将当前读取的数据输入至第一级内核函数开始编码，使所述第一级内核函数中各分段函数的编码结果依次输出至第二级内核函数，在第一段编码结果输出后立即运行第二级内核函数，以建立多级并行流水运行的内核函数，完成该数据的并行编码处理；

数据返回单元，用于将最终编码结果返回至所述主机处理器。

3.如权利要求2所述的WebP编码过程中熵编码算法的加速系统，其特征在于，所述主机处理器具体为CPU，所述协处理器具体为现场可编程门阵列FPGA。

4.如权利要求3所述的WebP编码过程中熵编码算法的加速系统，其特征在于，所述程序综合工具具体为Altera SDK for OpenCL高层次综合工具。

5.如权利要求1-4任一项所述的WebP编码过程中熵编码算法的加速系统，其特征在于，所述主机处理器还用于更新所述缓存空间中已编码完成的数据，以实现循环编码所述缓存空间中不断更新的数据。

6.一种WebP编码过程中熵编码算法的加速方法，其特征在于，包括：

程序综合工具预先对熵编码算法程序进行重新编译综合，生成支持协处理器架构的熵编码算法文件，其中，所述熵编码算法文件包含多级并行流水运行的内核函数；

主机处理器将待熵编码的数据传输至所述协处理器中预留的缓存空间，并生成启动信号；

所述协处理器在接收到所述启动信号后，从所述缓存空间中依次读取待熵编码的数据，并加载运行所述熵编码算法文件，以对所述待熵编码的数据进行并行编码处理，并将最终编码结果返回至所述主机处理器。

7.如权利要求6所述的WebP编码过程中熵编码算法的加速方法，其特征在于，所述加载运行所述熵编码算法文件，以对所述待熵编码的数据进行并行编码处理的过程具体为：

所述协处理器加载所述熵编码算法文件，并将当前读取的数据输入至第一级内核函数开始编码，使所述第一级内核函数中各分段函数的编码结果依次输出至第二级内核函数；

所述协处理器在第一段编码结果输出后立即运行第二级内核函数，以建立多级并行流水运行的内核函数，完成该数据的并行编码处理。

8.如权利要求7所述的WebP编码过程中熵编码算法的加速方法，其特征在于，所述主机处理器具体为CPU，所述协处理器具体为FPGA。

9.如权利要求8所述的WebP编码过程中熵编码算法的加速方法，其特征在于，所述程序综合工具具体为Altera SDK for OpenCL高层次综合工具。

10.如权利要求6-9任一项所述的WebP编码过程中熵编码算法的加速方法，其特征在于，该加速方法还包括：

所述主机处理器更新所述缓存空间中已编码完成的数据，以实现循环编码所述缓存空间中不断更新的数据。