CN108897700A - 一种环形缓存器的数据处理方法、装置及机顶盒 - Google Patents

一种环形缓存器的数据处理方法、装置及机顶盒 Download PDF

Info

Publication number
CN108897700A
CN108897700A CN201810671629.7A CN201810671629A CN108897700A CN 108897700 A CN108897700 A CN 108897700A CN 201810671629 A CN201810671629 A CN 201810671629A CN 108897700 A CN108897700 A CN 108897700A
Authority
CN
China
Prior art keywords
buffer
data
write
written
annular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810671629.7A
Other languages
English (en)
Inventor
张明
单晓森
王利
陈相涛
王顺康
王峰
张丽萍
徐磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hisense Broadband Multimedia Technology Co Ltd
Original Assignee
Hisense Broadband Multimedia Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hisense Broadband Multimedia Technology Co Ltd filed Critical Hisense Broadband Multimedia Technology Co Ltd
Priority to CN201810671629.7A priority Critical patent/CN108897700A/zh
Publication of CN108897700A publication Critical patent/CN108897700A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877Cache access modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种环形缓存器的数据处理方法、装置及机顶盒,其至少包括第一环形缓存器和第二环形缓存器,由写指针在第一环形缓存器中所指示的当前写入地址与第一起始地址确定剩余写入长度,并判断待写入数据的长度是否大于该剩余写入长度,若是,则将写指针由第一环形缓存器内切换至第二起始地址,以使待写入数据按写指针的指示写入至第二环形缓存器内;否则,将待写入数据继续按写指针所指示位置写入至第一环形缓存器内,由此,当第一环形缓存器内的长度无法满足待写入数据的写入长度时,将写指针切换至第二起始地址以使数据写入至第二环形缓存器内,防止环形缓存器在处理读写操作时因不同步而造成的数据堵塞,提高环形缓存器的数据处理效率。

Description

一种环形缓存器的数据处理方法、装置及机顶盒
技术领域
本发明涉及电子技术领域,尤其涉及一种环形缓存器的数据处理方法、装置及机顶盒。
背景技术
环形缓存器是一种数据结构用于表示一个固定尺寸、头尾相连的缓冲区,适合缓存数据流。环形缓存器通常有一个读指针和一个写指针。读指针指向环形缓存器中可读的数据,写指针指向环形缓存器中可写的缓冲区。通过移动读指针和写指针就可以实现缓冲区的数据读取和写入,当读指针移动至写指针所在地址时,完成对该环形缓存器内已写入数据的读取。采用环形缓存器对音视频数据进行写入和读取操作时,若读指针移动较慢,即数据读取较慢,且此时写指针已移动至的环形缓存器的终止位并完成对该环形缓存器的写入,不及时完成对该环形缓存器数据的读取,将会导致无法对环形缓存器数据继续写入,直至该环形缓存器内数据全部读取完成后,清空该环形缓存器内所以数据后才可继续写入数据,由此,造成对音视频数据的写入堵塞。
发明内容
本发明的实施例提供一种环形缓存器的数据处理方法、装置及机顶盒,以解决环形缓存器对数据进行处理时所引起的数据堵塞,提高环形缓存器的数据处理效率。
为达到上述目的,本发明的实施例采用如下技术方案:
第一方面,提供一种环形缓存器的数据处理方法,所述方法至少应用于第一环形缓存器和第二环形缓存器,由读指针指示在所述第一环形缓存器或所述第二环形缓存器的数据读取地址,由写指针指示在所述第一环形缓存器或所述第二环形缓存器的数据写入地址,所述第一环形缓存器包括用于指示数据处理标志位的第一起始地址,所述第二环形缓存器包括用于指示数据处理标志位的第二起始地址,所述方法包括:
基于所述写指针在所述第一环形缓存器中所指示的当前写入地址与所述第一起始地址确定所述第一环形缓存器的剩余写入长度,判断待写入数据的长度是否大于所述剩余写入长度;
若是,则将指示在所述第一环形缓存器的所述写指针切换指示至所述第二环形缓存器的所述第二起始地址,以使所述待写入数据按所述写指针的指示地址写入至所述第二环形缓存器内;
否则,将所述待写入数据按所述写指针的指示地址写入至所述第一环形缓存器。
第二方面,提供一种环形缓存器的数据处理装置,其包括:第一环形缓存器和第二环形缓存器,由读指针指示在所述第一环形缓存器或所述第二环形缓存器的数据读取地址,由写指针指示在所述第一环形缓存器或所述第二环形缓存器的数据写入地址,其中,所述第一环形缓存器包括用于指示数据处理标志位的第一起始地址,所述第二环形缓存器包括用于指示数据处理标志位的第二起始地址,所述装置还包括:
计算单元:用于基于所述写指针在所述第一环形缓存器中所指示的当前写入地址与所述第一起始地址确定所述第一环形缓存器的剩余写入长度;
判断单元:用于判断待写入数据的长度是否大于所述剩余写入长度;
处理单元:用于若所述判断待写入数据的长度大于所述剩余写入长度,则将指示在所述第一环形缓存器的所述写指针切换指示至所述第二环形缓存器的所述第二起始地址,以使所述待写入数据按所述写指针的指示地址写入至所述第二环形缓存器内;否则,将所述待写入数据按所述写指针的指示地址写入至所述第一环形缓存器。
第三方面,提供一种机顶盒,其包括第二方面所提出的环形缓存器的数据处理装置。
本发明实施例提供的环形缓存器的数据处理方法、装置及机顶盒,其至少包括第一环形缓存器和第二环形缓存器,读指针指示在第一缓存器或第二缓存器的数据读取地址,写指针指示在第一缓存器或第二缓存器的数据写入地址,第一环形缓存器和第二环形缓存器分别包括用于指示数据处理标志位的第一起始地址和第二起始地址,由写指针在第一环形缓存器中所指示的当前写入地址与第一起始地址确定剩余写入长度,并判断待写入数据的长度是否大于该剩余写入长度,若是,则将写指针由第一环形缓存器内切换至第二起始地址,以使待写入数据按写指针的指示写入至第二环形缓存器内;否则,将待写入数据继续按写指针所指示位置写入至第一环形缓存器内,由此,当第一环形缓存器内的长度无法满足待写入数据的写入长度时,将写指针切换至第二起始地址以使数据写入至第二环形缓存器内,无需等待读指针读取完成之后再写入至清空后的环形缓存器内,防止环形缓存器在处理读写操作时因不同步而造成的数据堵塞,提高环形缓存器的数据处理效率。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的环形缓存器的结构示意图;
图2为本发明实施例提供的一种环形缓存器的数据处理方法的示意图;
图3为本发明实施例提供的一种环形缓存器的数据处理装置的结构示意图;
图4为本发明实施例提供的第一环形缓存器和第二环形缓存器的结构示意图;
图5为本发明实施例提供的机顶盒的结构示意图。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面对本申请中所涉及的部分术语进行解释,以方便读者理解:
其中,图1为本发明实施例提供的环形缓存器的结构示意图,参照图1所示,“环形缓存器”是一种数据结构用于表示一个固定尺寸、头尾相连的缓冲区,适合缓存数据流。环形缓存器通常有一个读指针和一个写指针。读指针指向环形缓存器中可读的数据,写指针指向环形缓存器中可写的缓冲区。通过移动读指针和写指针就可以实现缓冲区的数据读取和写入。
“读指针”用于指示在环形缓存器内的数据读取位置,“写指针”用于指示在环形缓存器内的数据写入位置。
“第一起始地址”用于指示第一环形缓存器内数据处理标志位,由“第一起始地址”指示在该第一环形缓冲器内读指针或写指针的初始写入地址,以使数据完成在第一环形缓冲器内的初次读取或写入;“第二起始地址”用于指示第二环形缓存器内数据处理标志位,由“第二起始地址”指示在该第二环形缓冲器内读指针或写指针的初始写入地址,以使数据完成在第二环形缓冲器内的初次读取或写入。
为了使本领域的技术人员更好的理解本发明的技术方案,下面结合附图和具体实施例对本发明作进一步的详细说明。
需要说明的是,本文中的“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分,本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定。
需要说明的是,本发明实施例中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
需要说明的是,本发明实施例中,除非另有说明,“多个”的含义是指两个或两个以上。例如,多个数据包是指两个或两个以上的数据包。
需要说明的是,本发明实施例中,“的(英文:of)”,“相应的(英文:corresponding,relevant)”和“对应的(英文:corresponding)”有时可以混用,应当指出的是,在不强调其区别时,其所要表达的含义是一致的。
下面将结合本发明实施例的说明书附图,对本发明实施例提供的技术方案进行说明。显然,所描述的是本发明的一部分实施例,而不是全部的实施例。需要说明的是,下文所提供的任意多个技术方案中的部分或全部技术特征在不冲突的情况下,可以结合使用,形成新的技术方案。
基于上述内容,本发明实施例提供一种环形缓存器的数据处理方法,该方法至少应用于第一环形缓存器和第二环形缓存器,由分别由第一环形缓存器和第二环形缓存器实现对数据的读写操作,具体的,由写指针指示第一环形缓存器或第二环形缓存器的数据写入地址,由读指针指示第一环形缓存器或第二环形缓存器的数据读取地址,由写指针或读指针所指示的地址完成对数据的写入或读取。第一环形缓存器包括用于指示数据处理标志位的第一起始地址,第二环形缓存器包括用于指示数据处理标志位的第二起始地址。在本实施例中,由于该方法是应用与环形缓存器内,其数据处理标志位指示读写数据的起始位置,且该数据处理标志位可指示该数据缓存器的存储长度。
如图2所示,该方法具体包括:
110、基于写指针在第一环形缓存器中所指示的当前写入地址与第一起始地址确定第一环形缓存器的剩余写入长度,具体的,根据第一起始地址与由写指针所指示的当前写入地址的差值确定剩余写入长度,剩余写入长度具体是指该第一环形缓存器内可用于数据继续写入的长度大小。
120、判断待写入数据的长度是否大于剩余写入长度,具体的,在第一环形缓存器内写入数据时,判断待写入数据的长度是否大于已确定的剩余写入长度,以确定该待写入数据能否完整写入该第一环形缓存器内。
需要说明的是,该数据能否完整写入至第一环形缓存器内将影响该数据在第一环形缓存器内的读取,若待写入数据的长度大于剩余写入长度,且待写入数据仍写入至该第一环形缓存器内,由此使得待写入数据内超出剩余写入长度的部分数据无法写入至第一环形缓存器内,使得在读取该数据时造成丢失,影响数据读取。
130、若确定待写入数据的长度大于剩余写入长度,则将指示在第一环形缓存器的写指针切换指示至第二环形缓存器的第二起始地址,以使待写入数据按写指针的指示地址写入至第二环形缓存器内。
具体的,若待写入数据长度大于剩余写入长度,则第一环形缓存器内的剩余写入长度无法满足待写入数据长度,使得待写入数据无法完整写入至第一环形缓存器内,若对待写入数据停止写入会直接影响后续数据的写入,进而影响数据处理效率,将指示在第一环形缓存器的写指针切换指示至第二环形缓存器内,且写指针是切换指示在第二环形缓存器内的第二起始地址,以使待写入数据按写指针所指示的写入地址写入至第二环形缓存器内。
若待写入数据长度不大于剩余写入长度,则第一环形缓存器内的剩余写入长度无可满足待写入数据长度,使得待写入数据可完整写入至第一环形缓存器内,继而在第一环形缓存器内继续写入数据。
进一步的,当读指针由第一环形缓存器移动至第二环形缓存器的第二起始地址时,完成对第一环形缓存器内所写入数据的读取,清空第一环形缓存器内的写入数据,以备第一环形缓存器再次写入数据,提高第一环形缓存器和第二环形缓存器的使用效率。
需要说明的是,在本发明实施例中,仅示例性的说明数据的写入操作在待写入数据的长度大于剩余写入长度时,由第一环形缓存器切换至第二环形缓存器进行数据的写入操作,基于相同的发明构思,由第二环形缓存器切换至第一环形缓存器进行数据的写入操作也属于本发明实施例的实质内容。
请参见图3所示,本发明实施例二提供环形缓存器的数据处理装置200包括第一环形缓存器201、第二环形缓存器202、计算单元210、判断单元220和处理单元230,其中,图4示出第一环形缓存器201和第二环形缓存器202的连接示意图。
计算单元210:用于基于写指针在第一环形缓存器中所指示的当前写入地址与第一起始地址确定第一环形缓存器的剩余写入长度。
判断单元220:用于判断待写入数据的长度是否大于剩余写入长度。
处理单元230:用于若判断待写入数据的长度大于剩余写入长度,则将指示在第一环形缓存器的写指针切换指示至第二环形缓存器的第二起始地址,以使待写入数据按写指针的指示地址写入至第二环形缓存器内;否则,将待写入数据按写指针的指示地址写入至第一环形缓存器。
请参见图5所示,本发明实施例三提供的机顶盒300包括实施例二所提供的环形缓存器的数据处理装置200。
本发明实施例提供的环形缓存器的数据处理方法、装置及机顶盒,其至少包括第一环形缓存器和第二环形缓存器,读指针指示在第一缓存器或第二缓存器的数据读取地址,写指针指示在第一缓存器或第二缓存器的数据写入地址,第一环形缓存器和第二环形缓存器分别包括用于指示数据处理标志位的第一起始地址和第二起始地址,由写指针在第一环形缓存器中所指示的当前写入地址与第一起始地址确定剩余写入长度,并判断待写入数据的长度是否大于该剩余写入长度,若是,则将写指针由第一环形缓存器内切换至第二起始地址,以使待写入数据按写指针的指示写入至第二环形缓存器内;否则,将待写入数据继续按写指针所指示位置写入至第一环形缓存器内,由此,当第一环形缓存器内的长度无法满足待写入数据的写入长度时,将写指针切换至第二起始地址以使数据写入至第二环形缓存器内,无需等待读指针读取完成之后再写入至清空后的环形缓存器内,防止环形缓存器在处理读写操作时因不同步而造成的数据堵塞,提高环形缓存器的数据处理效率。
需要说明的是,在具体实现过程中,上述如图2、3所示的方法流程中环形缓存器所执行的各步骤均可以通过硬件形式的处理器执行存储器中存储的软件形式的计算机执行指令实现,为避免重复,此处不再赘述。而上述环形缓存器所执行的动作所对应的程序均可以以软件形式环形缓存器的存储器中,以便于处理器调用执行以上各个单元对应的操作。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理包括,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种环形缓存器的数据处理方法,其特征在于,所述方法至少应用于第一环形缓存器和第二环形缓存器,由读指针指示在所述第一环形缓存器或所述第二环形缓存器的数据读取地址,由写指针指示在所述第一环形缓存器或所述第二环形缓存器的数据写入地址,所述第一环形缓存器包括用于指示数据处理标志位的第一起始地址,所述第二环形缓存器包括用于指示数据处理标志位的第二起始地址,所述方法包括:
基于所述写指针在所述第一环形缓存器中所指示的当前写入地址与所述第一起始地址确定所述第一环形缓存器的剩余写入长度,判断待写入数据的长度是否大于所述剩余写入长度;
若是,则将指示在所述第一环形缓存器的所述写指针切换指示至所述第二环形缓存器的所述第二起始地址,以使所述待写入数据按所述写指针的指示地址写入至所述第二环形缓存器内;
否则,将所述待写入数据按所述写指针的指示地址写入至所述第一环形缓存器。
2.根据权利要求1所述的方法,其特征在于,当所述读指针由所述第一环形缓存器移动至所述第二环形缓存器的所述第二起始地址时,清空所述第一环形缓存器内的写入数据。
3.根据权利要求1所述的方法,其特征在于,所述第一起始地址与由所述写指针所指示的当前写入地址的差值确定所述剩余写入长度。
4.根据权利要求1所述的方法,其特征在于,若所述待写入数据的长度大于所述剩余写入长度时,将所述写指针切换指示至所述第二起始地址,以使所述写指针由所述第二起始地址所移动并在所述第二缓存器内将所述待写入数据进行写入。
5.一种环形缓存器的数据处理装置,其特征在于,包括第一环形缓存器和第二环形缓存器,由读指针指示在所述第一环形缓存器或所述第二环形缓存器的数据读取地址,由写指针指示在所述第一环形缓存器或所述第二环形缓存器的数据写入地址,其中,所述第一环形缓存器包括用于指示数据处理标志位的第一起始地址,所述第二环形缓存器包括用于指示数据处理标志位的第二起始地址,所述装置还包括:
计算单元:用于基于所述写指针在所述第一环形缓存器中所指示的当前写入地址与所述第一起始地址确定所述第一环形缓存器的剩余写入长度;
判断单元:用于判断待写入数据的长度是否大于所述剩余写入长度;
处理单元:用于若所述判断待写入数据的长度大于所述剩余写入长度,则将指示在所述第一环形缓存器的所述写指针切换指示至所述第二环形缓存器的所述第二起始地址,以使所述待写入数据按所述写指针的指示地址写入至所述第二环形缓存器内;否则,将所述待写入数据按所述写指针的指示地址写入至所述第一环形缓存器。
6.根据权利要求1所述的装置,其特征在于,当所述读指针由所述第一环形缓存器移动至所述第二环形缓存器的所述第二起始地址时,所述处理单元清空所述第一环形缓存器内的写入数据。
7.根据权利要求1所述的装置,其特征在于,所述计算单元根据所述第一起始地址与由所述写指针所指示的当前写入地址的差值确定所述剩余写入长度。
8.根据权利要求1所述的装置,其特征在于,所述处理单元具体包括:若所述待写入数据的长度大于所述剩余写入长度时,将所述写指针切换指示至所述第二起始地址,以使所述写指针由所述第二起始地址所移动并在所述第二缓存器内将所述待写入数据进行写入。
9.一种机顶盒,其特征在于,包括如权利要求5-8任一所述的装置。
CN201810671629.7A 2018-06-26 2018-06-26 一种环形缓存器的数据处理方法、装置及机顶盒 Withdrawn CN108897700A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810671629.7A CN108897700A (zh) 2018-06-26 2018-06-26 一种环形缓存器的数据处理方法、装置及机顶盒

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810671629.7A CN108897700A (zh) 2018-06-26 2018-06-26 一种环形缓存器的数据处理方法、装置及机顶盒

Publications (1)

Publication Number Publication Date
CN108897700A true CN108897700A (zh) 2018-11-27

Family

ID=64346094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810671629.7A Withdrawn CN108897700A (zh) 2018-06-26 2018-06-26 一种环形缓存器的数据处理方法、装置及机顶盒

Country Status (1)

Country Link
CN (1) CN108897700A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111257637A (zh) * 2020-02-21 2020-06-09 深圳市中电电力技术股份有限公司 超高次谐波测量方法、系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484757A (zh) * 2009-09-03 2012-05-30 罗伯特·博世有限公司 用于会议音频系统的延迟单元、用于延迟音频输入信号的方法、计算机程序以及会议音频系统
CN102591815A (zh) * 2011-12-27 2012-07-18 Tcl集团股份有限公司 一种用环形数据缓冲区读写批量数据的方法及装置
CN103513964A (zh) * 2012-06-15 2014-01-15 苹果公司 循环缓冲器打包
CN106856574A (zh) * 2015-12-08 2017-06-16 三星显示有限公司 视频接收器及用于生成显示数据的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484757A (zh) * 2009-09-03 2012-05-30 罗伯特·博世有限公司 用于会议音频系统的延迟单元、用于延迟音频输入信号的方法、计算机程序以及会议音频系统
CN102591815A (zh) * 2011-12-27 2012-07-18 Tcl集团股份有限公司 一种用环形数据缓冲区读写批量数据的方法及装置
CN103513964A (zh) * 2012-06-15 2014-01-15 苹果公司 循环缓冲器打包
CN106856574A (zh) * 2015-12-08 2017-06-16 三星显示有限公司 视频接收器及用于生成显示数据的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111257637A (zh) * 2020-02-21 2020-06-09 深圳市中电电力技术股份有限公司 超高次谐波测量方法、系统
CN111257637B (zh) * 2020-02-21 2022-05-20 深圳市中电电力技术股份有限公司 超高次谐波测量方法、系统

Similar Documents

Publication Publication Date Title
USRE47659E1 (en) Memory system having high data transfer efficiency and host controller
CN111930676B (zh) 多处理器间的通信方法、装置、系统及存储介质
CN111625182B (zh) 通用闪存存储器模块、控制器、电子装置及操作方法
CN107426113B (zh) 报文接收方法及网络设备
EP3979088A1 (en) Inter-core data processing method and system, system on chip and electronic device
CN107506135B (zh) 一种数据处理方法、装置及系统
CN107480074B (zh) 一种缓存方法、装置及电子设备
US20240256477A1 (en) Method and apparatus for processing dma, and computer-readable storage medium
CN101478481B (zh) 缓存管理方法及装置、数据转发系统
CN108989432A (zh) 用户态的文件发送方法、文件接收方法和文件收发装置
US20030056073A1 (en) Queue management method and system for a shared memory switch
CN109446147B (zh) 一种网络存储设备与pcie设备的数据交互方法
CN102571938B (zh) 电子杂志阅读系统及电子杂志客户端阅读系统
CN108462652A (zh) 一种报文处理方法、装置和网络设备
CN114490439A (zh) 基于无锁环形共享内存的数据写入、读取、通信方法
CN102750245B (zh) 报文接收方法、报文接收模块、装置及系统
CN108897700A (zh) 一种环形缓存器的数据处理方法、装置及机顶盒
US20090225767A1 (en) Network packet capturing method
CN109857553A (zh) 内存管理方法及装置
CN109257300A (zh) 一种网络数据包的存储方法及装置
CN111343404B (zh) 成像数据处理方法及装置
US6518973B1 (en) Method, system, and computer program product for efficient buffer level management of memory-buffered graphics data
CN116225999A (zh) 一种dma数据传输方法及系统
CN109710187A (zh) NVMe SSD主控芯片的读命令加速方法、装置、计算机设备及存储介质
CN102609240B (zh) 处理器电路及读取数据的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20181127