CN108897263A - 具有多维数据传输和处理功能的智能电路单元及其系统和控制方法 - Google Patents

具有多维数据传输和处理功能的智能电路单元及其系统和控制方法 Download PDF

Info

Publication number
CN108897263A
CN108897263A CN201811070761.9A CN201811070761A CN108897263A CN 108897263 A CN108897263 A CN 108897263A CN 201811070761 A CN201811070761 A CN 201811070761A CN 108897263 A CN108897263 A CN 108897263A
Authority
CN
China
Prior art keywords
transmission channel
data transmission
data
circuit unit
smart circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811070761.9A
Other languages
English (en)
Other versions
CN108897263B (zh
Inventor
骆建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sage Microelectronics Corp
Original Assignee
Sage Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sage Microelectronics Corp filed Critical Sage Microelectronics Corp
Priority to CN201811070761.9A priority Critical patent/CN108897263B/zh
Publication of CN108897263A publication Critical patent/CN108897263A/zh
Application granted granted Critical
Publication of CN108897263B publication Critical patent/CN108897263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller

Abstract

本发明公开了一种具有多维数据传输和处理功能的智能电路单元及其系统和控制方法，智能电路单元包括CPU以及至少一个与其输入端和输出端相连接的数据传输通道，所述数据传输通道的开启受控于所述CPU，当所述数据传输通道开启时，输入的数据通过该数据传输通道直接传输至输出端，否则，所述CPU获取输入的数据并对其进行数据处理；所述CPU至少设置运算单元、特征寄存器、程序寄存器和数据寄存器，其中，所述特征寄存器用于存储特征参数以控制所述数据传输通道的开启或关闭。

Description

具有多维数据传输和处理功能的智能电路单元及其系统和控 制方法
技术领域
本发明涉及智能控制单元，尤其涉及一种具有多维数据传输和处理功能的智能电路单元及其系统和控制方法。
背景技术
在云计算和人工智能系统中，对处理单元的性能要求日益提高，目前通常采用多个处理单元协同处理，由于多个处理单元能够并行地处理任务，所以与由单一的处理单元构成的处理器系统相比，具有每单位时间的任务处理量变多的特征。在现有技术的多处理单元系统中，相互连接的多个处理单元，除了处理分配给本处理单元的任务以外，还需要与其他处理单元进行通信。然而，现有技术方案中，处理单元之间的数据路由需要在该处理单元控制下完成，从而降低了数据处理的速度和效率。
故，针对现有技术的缺陷，实有必要提出一种技术方案以解决现有技术存在的技术问题。
发明内容
有鉴于此，确有必要提供一种具有多维数据传输和处理功能的智能电路单元及其系统和控制方法，在多个智能电路单元之间进行高效地进行数据路由，同时能够根据应用要求方便地设置数据传输通道的触发条件，从而满足各种应用的需求。
为了解决现有技术存在的技术问题，本发明的技术方案如下：
具有多维数据传输和处理功能的智能电路单元，所述智能电路单元包括CPU以及至少一个与其输入端和输出端相连接的数据传输通道，所述数据传输通道的开启受控于所述CPU，当所述数据传输通道开启时，输入的数据通过该数据传输通道直接传输至输出端，否则，所述CPU获取输入的数据并对其进行数据处理；
所述CPU至少设置运算单元、特征寄存器、程序寄存器和数据寄存器，其中，所述特征寄存器用于存储特征参数以控制所述数据传输通道的开启或关闭。
作为优选的技术方案，所述程序寄存器中运行通道控制算法，用于当所述CPU的执行状态与所述特征寄存器中特征参数相匹配时控制所述数据传输通道的开启或关闭。
作为优选的技术方案，所述特征寄存器至少设置通道开启特征参数和通道关闭特征参数。
作为优选的技术方案，所述智能电路单元设置多个输入端和输出端，任一个输入端和输出端之间均连接一独立的数据传输通道。
作为优选的技术方案，任一输入端设置N个数据传输通道分别与N个独立输出端相连接，且与该输入端相连的N个数据传输通道中仅有一个数据传输通道处于开启状态或者全部处于关闭状态。
作为优选的技术方案，所述数据传输通道采用高速数据开关。
本发明还公开了具有多维数据传输和处理功能的智能电路系统，该系统由多个权利要求1至6所述的智能电路单元级联组成。
本发明还公开了具有多维数据传输和处理功能的智能控制方法，包括以下步骤：
当数据传输至智能电路单元输入端时，如果与该输入端相连接的数据传输通道处于开启状态，则通过该数据传输通道将该数据直接传输至与其级联的下一智能电路单元，否则，该智能电路单元通过CPU接收该数据并进行数据处理；
在CPU进行数据处理的过程中，运行通道控制算法判断是否达到数据传输通道触发条件，如果是，则控制数据传输通道开启或关闭。
作为优选的技术方案，每个输入端连接多个数据传输通道，通道控制算法采用轮询方式控制数据传输通道开启。
作为优选的技术方案，每个智能电路单元中设置不同的特征参数和通道控制算法以使各个智能电路单元根据应用要求具备不同的数据传输通道触发条件。
与现有技术相比较，本发明通过设置数据传输通道并当该数据传输通道开启时，将输入的数据通过该数据传输通道直接传输至输出端，从而提高多个智能电路单元系统的数据路由效率和处理速度；同时能够根据应用要求方便地设置数据传输通道的触发条件，从而满足各种应用的需求。
附图说明
图1为本发明具有多维数据传输和处理功能的智能电路单元的原理示意图。
图2为本发明一种优选实施方式的原理示意图。
图3为本发明又一种优选实施方式的原理示意图。
图4为本发明具有多维数据传输和处理功能的智能电路系统的原理示意图。
图5为本发明具有多维数据传输和处理功能的智能电路控制方法的流程框图。
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
以下将结合附图对本发明提供的技术方案作进一步说明。
参见图1，所示为本发明提供的具有多维数据传输和处理功能的智能电路单元的原理示意图，所述智能电路单元包括CPU以及至少一个与其输入端和输出端相连接的数据传输通道，所述数据传输通道的开启受控于所述CPU，当所述数据传输通道开启时，输入的数据通过该数据传输通道直接传输至输出端，否则，所述CPU获取输入的数据并对其进行数据处理；
CPU至少设置运算单元、特征寄存器、程序寄存器和数据寄存器，其中，特征寄存器用于存储特征参数以控制所述数据传输通道的开启或关闭，也即通过配置特征寄存器设置数据传输通道的触发条件，作为优选的，特征寄存器至少设置通道开启特征参数和通道关闭特征参数；当通道开启特征参数与预设值相匹配时，CPU控制数据传输通道处于开启状态；当通道关闭特征参数与预设值相匹配时，CPU控制数据传输通道处于关闭状态。因此，可以根据不同应用要求配置特征寄存器，就能方便地设置数据传输通道的触发条件，从而满足各种场合的应用需求。
在一种优选实施方式中，数据传输通道采用高速数据开关，从而能够方便的实现数据传输通道的开启或关闭。其中，高速数据开关采用单刀双掷、单刀多掷等开关方式。
采用上述技术方案，由于设置数据传输通道，并当该数据传输通道开启时将输入的数据通过该数据传输通道直接传输至输出端，从而在数据路由过程中基本不用占用CPU资源，从而提高多个智能电路单元系统的数据路由效率；同时，CPU可以根据数据处理情况合理控制数据传输通道，从而大大提高了数据处理速度和效率。
在一种优选实施方式中，在程序寄存器中运行通道控制算法，用于当所述CPU的执行状态与所述特征寄存器中特征参数相匹配时控制所述数据传输通道的开启或关闭。CPU的执行状态为在数据处理过程中的参数状态的改变。例如，一种最简单的通道控制算法，CPU在数据处理过程中，执行状态标记为“忙”，在CPU处于“忙”状态下，控制数据传输通道开启，则后续数据传输至该智能电路单元时，通过该数据传输通道直接传输给其他非“忙”状态下的智能电路单元，大大降低CPU进行数据路由分配的工作量。当然，通道控制算法和特征参数可以按照实际应用需求设定，比如CPU预估数据执行量、预估执行时间等，当其超出第一预设值时，开启数据传输通道，或者当其低于第二预设值时，关闭数据传输通道。
参见图2和图3，智能电路单元设置多个输入端和输出端，任一个输入端和输出端之间均连接一独立的数据传输通道。从而可以通过多个输入端和输出端级联为多智能电路单元系统，每个智能电路单元能够独立配置其特征寄存器以控制每个数据传输通道。
进一步的，任一输入端设置N个数据传输通道分别与N个独立输出端相连接，且与该输入端相连的N个数据传输通道中仅有一个数据传输通道处于开启状态或者全部处于关闭状态。智能电路单元在进行数据路由控制时，每个输入端仅有一个数据传输通道处于开启状态，从而保证数据传输的稳定性和一致性。多个数据传输通道的调度中，通道控制算法采用轮询方式控制数据传输通道开启，从而最大限度的保证将数据发送给处于“空闲”状态的智能电路单元，提高数据处理速度和效率。
参见图4，所示为本发明具有多维数据传输和处理功能的智能电路系统的原理示意图，该系统由多个上述所述的智能电路单元级联组成。由于每个智能电路单元均设置数据传输通道，当数据来临时，当前智能电路单元处于“忙”状态时，数据能够通过数据传输通道直接传输至与其相连接的智能电路单元，从而大大提高数据路由的效率。
参见图5，所示为本发明具有多维数据传输和处理功能的智能控制方法的流程框图，包括以下步骤：
步骤S1：当数据传输至智能电路单元输入端时，如果与该输入端相连接的数据传输通道处于开启状态，则通过该数据传输通道将该数据直接传输至与其级联的下一智能电路单元，否则，该智能电路单元通过CPU接收该数据并进行数据处理；
步骤S2：在CPU进行数据处理的过程中，运行通道控制算法判断是否达到数据传输通道触发条件，如果是，则控制数据传输通道开启或关闭。
采用上述技术方案，由于设置数据传输通道，并当该数据传输通道开启时将输入的数据通过该数据传输通道直接传输至输出端，从而在数据路由过程中基本不用占用CPU资源，从而提高多个智能电路单元系统的数据路由效率；同时，CPU可以根据数据处理情况合理控制数据传输通道，从而大大提高了数据处理速度和效率。
进一步的，每个输入端连接多个数据传输通道，通道控制算法采用轮询方式控制数据传输通道开启，从而最大限度的保证将数据发送给处于“空闲”状态的智能电路单元，提高数据处理速度和效率。
在一种优选实施方式中，每个智能电路单元中设置不同的特征参数和通道控制算法以使各个智能电路单元根据应用要求具备不同的数据传输通道触发条件。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.具有多维数据传输和处理功能的智能电路单元，其特征在于，所述智能电路单元包括CPU以及至少一个与其输入端和输出端相连接的数据传输通道，所述数据传输通道的开启受控于所述CPU，当所述数据传输通道开启时，输入的数据通过该数据传输通道直接传输至输出端，否则，所述CPU获取输入的数据并对其进行数据处理；
所述CPU至少设置运算单元、特征寄存器、程序寄存器和数据寄存器，其中，所述特征寄存器用于存储特征参数以控制所述数据传输通道的开启或关闭。
2.根据权利要求1所述的具有多维数据传输和处理功能的智能电路单元，其特征在于，所述程序寄存器中运行通道控制算法，用于当所述CPU的执行状态与所述特征寄存器中特征参数相匹配时控制所述数据传输通道的开启或关闭。
3.根据权利要求1或2所述的具有多维数据传输和处理功能的智能电路单元，其特征在于，所述特征寄存器至少设置通道开启特征参数和通道关闭特征参数。
4.根据权利要求1或2所述的具有多维数据传输和处理功能的智能电路单元，其特征在于，所述智能电路单元设置多个输入端和输出端，任一个输入端和输出端之间均连接一独立的数据传输通道。
5.根据权利要求4所述的具有多维数据传输和处理功能的智能电路单元，其特征在于，任一输入端设置N个数据传输通道分别与N个独立输出端相连接，且与该输入端相连的N个数据传输通道中仅有一个数据传输通道处于开启状态或者全部处于关闭状态。
6.根据权利要求1或2所述的具有多维数据传输和处理功能的智能电路单元，其特征在于，所述数据传输通道采用高速数据开关。
7.具有多维数据传输和处理功能的智能电路系统，其特征在于，该系统由多个权利要求1至6所述的智能电路单元级联组成。
8.具有多维数据传输和处理功能的智能控制方法，其特征在于，包括以下步骤：
当数据传输至智能电路单元输入端时，如果与该输入端相连接的数据传输通道处于开启状态，则通过该数据传输通道将该数据直接传输至与其级联的下一智能电路单元，否则，该智能电路单元通过CPU接收该数据并进行数据处理；
在CPU进行数据处理的过程中，运行通道控制算法判断是否达到数据传输通道触发条件，如果是，则控制数据传输通道开启或关闭。
9.根据权利要求8所述的具有多维数据传输和处理功能的智能控制方法，其特征在于，每个输入端连接多个数据传输通道，通道控制算法采用轮询方式控制数据传输通道开启。
10.根据权利要求8所述的具有多维数据传输和处理功能的智能控制方法，其特征在于，每个智能电路单元中设置不同的特征参数和通道控制算法以使各个智能电路单元根据应用要求具备不同的数据传输通道触发条件。
CN201811070761.9A 2018-09-13 2018-09-13 具有多维数据传输和处理功能的智能电路单元及其系统和控制方法 Active CN108897263B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811070761.9A CN108897263B (zh) 2018-09-13 2018-09-13 具有多维数据传输和处理功能的智能电路单元及其系统和控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811070761.9A CN108897263B (zh) 2018-09-13 2018-09-13 具有多维数据传输和处理功能的智能电路单元及其系统和控制方法

Publications (2)

Publication Number Publication Date
CN108897263A true CN108897263A (zh) 2018-11-27
CN108897263B CN108897263B (zh) 2020-06-12

Family

ID=64359764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811070761.9A Active CN108897263B (zh) 2018-09-13 2018-09-13 具有多维数据传输和处理功能的智能电路单元及其系统和控制方法

Country Status (1)

Country Link
CN (1) CN108897263B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101004727A (zh) * 2006-12-30 2007-07-25 大唐微电子技术有限公司 片上系统的数据传输方法及直接存储器访问控制器
CN101276294A (zh) * 2008-05-16 2008-10-01 杭州华三通信技术有限公司 异态性数据的并行处理方法和处理装置
CN101526897A (zh) * 2009-01-22 2009-09-09 杭州中天微系统有限公司 嵌入式处理器高速协处理器接口
US20100106903A1 (en) * 2006-10-11 2010-04-29 Akira Fujibayashi Storage apparatus and control method thereof
CN102171672A (zh) * 2008-12-31 2011-08-31 英特尔公司 用于执行安全的嵌入式容器的处理器扩展
CN102508643A (zh) * 2011-11-16 2012-06-20 刘大可 一种多核并行数字信号处理器及并行指令集的运行方法
CN104714785A (zh) * 2015-03-31 2015-06-17 中芯睿智（北京）微电子科技有限公司 任务调度装置、方法及并行处理数据的设备
CN105988404A (zh) * 2016-06-30 2016-10-05 深圳市优必选科技有限公司 一种伺服器控制系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100106903A1 (en) * 2006-10-11 2010-04-29 Akira Fujibayashi Storage apparatus and control method thereof
CN101004727A (zh) * 2006-12-30 2007-07-25 大唐微电子技术有限公司 片上系统的数据传输方法及直接存储器访问控制器
CN101276294A (zh) * 2008-05-16 2008-10-01 杭州华三通信技术有限公司 异态性数据的并行处理方法和处理装置
CN102171672A (zh) * 2008-12-31 2011-08-31 英特尔公司 用于执行安全的嵌入式容器的处理器扩展
CN101526897A (zh) * 2009-01-22 2009-09-09 杭州中天微系统有限公司 嵌入式处理器高速协处理器接口
CN102508643A (zh) * 2011-11-16 2012-06-20 刘大可 一种多核并行数字信号处理器及并行指令集的运行方法
CN104714785A (zh) * 2015-03-31 2015-06-17 中芯睿智（北京）微电子科技有限公司 任务调度装置、方法及并行处理数据的设备
CN105988404A (zh) * 2016-06-30 2016-10-05 深圳市优必选科技有限公司 一种伺服器控制系统

Also Published As

Publication number Publication date
CN108897263B (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
CN104426815B (zh) 一种sdn中流表下发的方法和系统、of控制器和of交换机
Li et al. Efficient online coflow routing and scheduling
US11736402B2 (en) Fast data center congestion response based on QoS of VL
CN109117270A (zh) 提高网络数据包处理效率的方法
US7292594B2 (en) Weighted fair share scheduler for large input-buffered high-speed cross-point packet/cell switches
US11340671B2 (en) Protocol level control for system on a chip (SOC) agent reset and power management
Escudero-Sahuquillo et al. Efficient and cost-effective hybrid congestion control for HPC interconnection networks
US20170034063A1 (en) Prioritization of network traffic in a distributed processing system
Singh et al. Run-time mapping of multiple communicating tasks on MPSoC platforms
US20160036733A1 (en) Packet queue depth sorting scheme for switch fabric
CN113472624A (zh) 一种基于vDPA实现虚拟网络数据包转发的方法及应用
CN108111437A (zh) 一种虚拟网络功能的优化调度方法
KR102244848B1 (ko) 온도-효과-역전 현상을 사용하는 네트워크-온-칩 및 그것의 동작 방법
Behnke et al. Towards a real-time IoT: Approaches for incoming packet processing in cyber–physical systems
CN108897263A (zh) 具有多维数据传输和处理功能的智能电路单元及其系统和控制方法
Jyothi et al. Towards An Application {Objective-Aware} Network Interface
US20070133585A1 (en) Method and device for scheduling interconnections in an interconnecting fabric
Huang et al. Exploiting inter-flow relationship for coflow placement in datacenters
Jiang et al. Adia: Achieving high link utilization with coflow-aware scheduling in data center networks
Çavdar et al. Green MapReduce for heterogeneous data centers
Lugones et al. Dynamic routing balancing on infiniband networks
Hu et al. An information transport dynamic load balancing policy based on software defined mobile networks
US9336172B2 (en) Parallel computer system, data transfer device, and method for controlling parallel computer system for performing arbitration
Sudev et al. PFT—A low overhead predictability enhancement technique for non-preemptive NoCs
KR20200011230A (ko) 소프트웨어 정의 네트워크 시스템에서 다중 중요도 모드에 따른 패킷 스케줄링 방법, 그 방법을 구현한 컴퓨터프로그램 및 그 방법을 수행하는 스위치 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant