CN108880728B - 一种基于冗余安全系统的时钟同步测试方法 - Google Patents

一种基于冗余安全系统的时钟同步测试方法 Download PDF

Info

Publication number
CN108880728B
CN108880728B CN201810729964.8A CN201810729964A CN108880728B CN 108880728 B CN108880728 B CN 108880728B CN 201810729964 A CN201810729964 A CN 201810729964A CN 108880728 B CN108880728 B CN 108880728B
Authority
CN
China
Prior art keywords
clock
clock synchronization
channel
standby
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810729964.8A
Other languages
English (en)
Other versions
CN108880728A (zh
Inventor
郭延霞
郑琼
陈晓轩
刘艳艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casco Signal Ltd
Original Assignee
Casco Signal Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casco Signal Ltd filed Critical Casco Signal Ltd
Priority to CN201810729964.8A priority Critical patent/CN108880728B/zh
Publication of CN108880728A publication Critical patent/CN108880728A/zh
Application granted granted Critical
Publication of CN108880728B publication Critical patent/CN108880728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及一种基于冗余安全系统的时钟同步测试方法,包括:验证主备系时钟信息与通道信息,根据时钟同步流程划分出所有层级可能性,针对每种层级可能性罗列所有需要考虑的因素,再排列组合,并排除重复或者不可能的情况,使用分步测试的方法在输入端或者中间阶段修改数据来满足测试要求,从而得出时钟同步测试结果。与现有技术相比,本发明具有涉及情况全面且精简,数据方便输入等优点。

Description

一种基于冗余安全系统的时钟同步测试方法
技术领域
本发明涉及一种时钟同步测试方法,尤其是涉及一种基于冗余安全系统的时钟同步测试方法。
背景技术
被测系统是2乘2取2系统,主备系之间需要周期性保持时钟同步,备系两个通道同步策略如下:
1,如果连续多个周期都收不到主的时钟同步消息则时钟不同步;
2,如果与主系时钟差超过合法范围,则宕机;
3,如果与主系时钟差在宽恕范围内,则不需要调整;
4,如果与主系时钟差介于宽恕和合法范围之间,则需要调整。
目前针对冗余系统的时钟同步测试大都是采用等价类+黑盒测试,根据需求罗列出所有可能的情况,针对每种情况制作测试数据,模拟故障作为系统输入,然后再根据系统输出判断测试结果。以这种方式设计出来的用例繁多,重复,不全面;实际测试过程中又遇到某些故障在输入端无法注入,或者注入故障后达不到预期效果。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种基于冗余安全系统的时钟同步测试方法。
本发明的目的可以通过以下技术方案来实现:
一种基于冗余安全系统的时钟同步测试方法,包括:验证主备系时钟信息与通道信息,根据时钟同步流程划分出所有层级可能性,针对每种层级可能性罗列所有需要考虑的因素,再排列组合,并排除重复或者不可能的情况,使用分步测试的方法在输入端或者中间阶段修改数据来满足测试要求,从而得出时钟同步测试结果。
优选地,所述的层次可能性,具体包括:
层级一:备系收不到主系的时钟同步消息;
层级二:备系收到主系的时钟同步消息,且与主系的时钟差超过合法范围;
层级三:备系收到主系的时钟同步消息,且与主系的时钟差在合法范围内,但是备系其中一个通道没收到另外一个通道的时钟校验消息;
层级四:备系收到主系的时钟同步消息,与主系的时钟差在合法范围内,且备系两个通道之间能够接收到互发的时钟校验消息。
优选地,所述的层级一具体还包括:备系收不到主系的时钟同步消息持续非连续的超过2个周期,和备系收不到主系的时钟同步消息持续连续的超过2个周期的情况。
优选地,所述的层级二具体还包括:备系非连续与主系时钟差超过合理范围,和备系连续与主系时钟差超过合理范围的情况。
优选地,所述的层级三具体还包括:备系通道1连续或非连续2个周期没有收到通道2的时钟校验信息,和通道2连续或非连续2个周期没有收到通道1的时钟校验信息的情况。
优选地,所述的层级四具体还包括:备系与主系的时钟差在合法范围[-2,2]之间,即可取的值有-2,-1,0,1,2,通过使用判定表得到所有组合,根据处理结果删减或覆盖表内数据。
优选地,所述的判定表具体为:
Figure GDA0002295896250000021
优选地,所述的分步测试的方法,包括:先验证备与主系时钟差值计算的正确性;再验证备系两个通道时钟差值不同情况下备系同步状态。
优选地,所述的需要考虑的因素包括:
层级一中:
(1)备系收不到主系的时钟同步消息的次数有1次,2次,M次,其中M表示次数的变量能达到的最大值,然后翻转又从0开始;
(2)备系通道1收不到主系的时钟同步消息;
(3)备系通道2收不到主系的时钟同步消息;
(4)备系通道1和通道2都收不到主系的时钟同步消息;
层级二中:
(1)比主系时钟值快非法范围最小值;
(2)比主系时钟值慢非法范围最小值;
(3)比主系时钟值快非法范围最大值;
(4)比主系时钟值慢非法范围最大值;
(5)通道1发生备系收到主系的时钟同步消息,且与主系的时钟差超过合法范围;
(6)通道2发生备系收到主系的时钟同步消息,且与主系的时钟差超过合法范围;
(7)通道1和通道2两个通道同时发生。与现有技术相比,本发明具有以下优点:
全面性和精简。先根据时钟同步流程划分出所有可能性,针对每种可能罗列所有需要考虑的因素,再排列组合,并排除重复或者不可能的情况
故障方便注入。使用分步测试的方法在输入端或者中间阶段修改数据来满足测试目的,待得到中间测试结果后,再把数据还原不影响系统运行。
附图说明
图1为本发明测试用例设计流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都应属于本发明保护的范围。
本发明一种基于冗余安全系统的时钟同步测试方法根据先与主时钟同步值比较然后再备系两个通道比较的递进关系划分成以下四个层级:
层级一:备系收不到主系的时钟同步消息;
层级二:备系收到主系的时钟同步消息,且与主系的时钟差超过合法范围;
层级三,备系收到主系的时钟同步消息,且与主系的时钟差在合法范围内,但是备系其中一个通道没收到另外一个通道的时钟校验消息;
层级四,备系收到主系的时钟同步消息,与主系的时钟差在合法范围内,且备系两个通道之间能够接收到互发的时钟校验消息。
1.层级一是备系收不到主系的时钟同步消息。若非连续的超过2个周期,备系时钟还是同步的,即验证备系收到主系的同步消息后,对收不到次数进行清0的操作,只需要模拟出现的次数是不连续的2次还是同步即可确认;若是连续的,需要考虑的因素有:
收不到次数有1次,2次,M次(表示次数的变量能达到的最大值),然后翻转又从0开始,考虑到系统运行年限,排除次数翻转;
通道1收不到;
通道2收不到;
通道1和通道2都收不到。
再根据系统实现确定备系时钟同步状态为通道1和通道2时钟同步状态相与的结果,可以摒弃排列组合,使用正交试验法设计测试用例覆盖所有因素。
2.层级二也是分成备系非连续与主系时钟差超过合理范围和连续与主系时钟差超过合理范围。前者连续3次备系就宕机了,排除连续超过3次以上。超过3次且时钟差超过2需要考虑的因素有:
比主的时钟值快非法范围最小值
比主的时钟值慢非法范围最小值
比主的时钟值快非法范围最大值
比主的时钟值慢非法范围最大值
通道1发生
通道2发生
两个通道同时发生。
再根据系统设计特性排除掉一些组合。第一点,两个通道代码一样,与主系的时钟差计算方法一样;第二点,一个通道宕机,另外一个通道也会宕机,一个通道出现故障整个系统都能宕机,两个通道出现故障肯定可以宕机。综合这两点又可以就利用正交试验测试方法来设计用例。
层级3要考虑备系通道1没有收到通道2的时钟校验信息和通道2没有收到通道1的时钟校验信息,也是分为连续2个周期和非连续两个周期。用例包括通道1连续,非连续2次收不到通道2的时钟校验信息;通道2连续,非连续2个周期收不到通道1的时钟校验信息。
层级4,备系与主的时钟差在合法范围[-2,2]之间,即可取的值有-2,-1,0,1,2,可以使用判定表得到所有组合,结果如表一。其中紫色部分可以排除掉,这些数据已经遍历过。比如[-2,-1],[-1,-2]都是验证备系一个通道比主系时钟小2,另外一个小1,以此类推。剩下的组合还可以再根据相同处理结果(调整或不调整或宕机)继续删减,也可以全覆盖。
鉴于以上的设计,需要任意修改主备系的时钟值来得到不同的差值。但两系时钟计数都是各自累加,每个周期的时钟值未知,备系与主系的时钟差值未知;该值还参与周期校核字的计算等,修改后会影响系统运行。鉴于这两点,分成2个阶段测试,先验证备与主系时钟差值计算的正确性;再验证备系两个通道时钟差值不同情况下备系同步状态。
如图1所示:本发明实际实施例具体步骤为:
步骤一:验证备系收不到主系时钟消息的,非连续2个周期收不到为时钟同步,连续超过(包括)2个周期收不到同步消息为时钟不同步;
步骤2:验证备系与主系的时钟值差值计算的正确性。在主系给备系发生时钟帧时将时钟值修改掉,主系自身的时钟值保持不变,然后将备系参与与主系比较的值修改掉。主备系时钟值要覆盖主系取最大值,备系取最小值;主系取最小值,备系取最大值;主备系时钟差取最大值;主备系时钟差取最小值。
步骤3:验证备系一个通道收不到另外一个通道的时钟校验信息时,非连续时备系时钟结果同步,连续为不同步;
步骤4:验证备系两个通道与主系时钟差值相减的绝对值大于2时,若非连续2次则同步,连续2次则宕机,其中使用的测试数据要覆盖表1中的右上角部分;
步骤5:验证备系两个通道与主系时钟差值相减的绝对值小于3,非连续三次为时钟同步;连续三次小于3则调整。测试数据要覆盖表1的字体加粗部分。
表1
Figure GDA0002295896250000051
Figure GDA0002295896250000061
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。

Claims (7)

1.一种基于冗余安全系统的时钟同步测试方法,其特征在于,包括:验证主备系时钟信息与通道信息,根据时钟同步流程划分出所有层级可能性,针对每种层级可能性罗列所有需要考虑的因素,再排列组合,并排除重复或者不可能的情况,使用分步测试的方法在输入端或者中间阶段修改数据来满足测试要求,从而得出时钟同步测试结果;
所述的层次可能性,具体包括:
层级一:备系收不到主系的时钟同步消息;
层级二:备系收到主系的时钟同步消息,且与主系的时钟差超过合法范围;
层级三:备系收到主系的时钟同步消息,且与主系的时钟差在合法范围内,但是备系其中一个通道没收到另外一个通道的时钟校验消息;
层级四:备系收到主系的时钟同步消息,与主系的时钟差在合法范围内,且备系两个通道之间能够接收到互发的时钟校验消息;
所述的分步测试的方法,包括:先验证备与主系时钟差值计算的正确性;再验证备系两个通道时钟差值不同情况下备系同步状态。
2.根据权利要求1所述的时钟同步测试方法,其特征在于,所述的层级一具体还包括:备系收不到主系的时钟同步消息持续非连续的超过2个周期,和备系收不到主系的时钟同步消息持续连续的超过2个周期的情况。
3.根据权利要求1所述的时钟同步测试方法,其特征在于,所述的层级二具体还包括:备系非连续与主系时钟差超过合理范围,和备系连续与主系时钟差超过合理范围的情况。
4.根据权利要求1所述的时钟同步测试方法,其特征在于,所述的层级三具体还包括:备系通道1连续或非连续2个周期没有收到通道2的时钟校验信息,和通道2连续或非连续2个周期没有收到通道1的时钟校验信息的情况。
5.根据权利要求1所述的时钟同步测试方法,其特征在于,所述的层级四具体还包括:备系与主系的时钟差在合法范围[-2,2]之间,即可取的值有-2,-1,0,1,2,通过使用判定表得到所有组合,根据处理结果删减或覆盖表内数据。
6.根据权利要求5所述的时钟同步测试方法,其特征在于,所述的判定表具体为:
Figure FDA0002295896240000021
7.根据权利要求1所述的时钟同步测试方法,其特征在于,所述的需要考虑的因素包括:
层级一中:
(1)备系收不到主系的时钟同步消息的次数有1次,2次,M次,其中M表示次数的变量能达到的最大值,然后翻转又从0开始;
(2)备系通道1收不到主系的时钟同步消息;
(3)备系通道2收不到主系的时钟同步消息;
(4)备系通道1和通道2都收不到主系的时钟同步消息;
层级二中:
(1)比主系时钟值快非法范围最小值;
(2)比主系时钟值慢非法范围最小值;
(3)比主系时钟值快非法范围最大值;
(4)比主系时钟值慢非法范围最大值;
(5)通道1发生备系收到主系的时钟同步消息,且与主系的时钟差超过合法范围;
(6)通道2发生备系收到主系的时钟同步消息,且与主系的时钟差超过合法范围;
(7)通道1和通道2两个通道同时发生。
CN201810729964.8A 2018-07-05 2018-07-05 一种基于冗余安全系统的时钟同步测试方法 Active CN108880728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810729964.8A CN108880728B (zh) 2018-07-05 2018-07-05 一种基于冗余安全系统的时钟同步测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810729964.8A CN108880728B (zh) 2018-07-05 2018-07-05 一种基于冗余安全系统的时钟同步测试方法

Publications (2)

Publication Number Publication Date
CN108880728A CN108880728A (zh) 2018-11-23
CN108880728B true CN108880728B (zh) 2020-05-29

Family

ID=64299050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810729964.8A Active CN108880728B (zh) 2018-07-05 2018-07-05 一种基于冗余安全系统的时钟同步测试方法

Country Status (1)

Country Link
CN (1) CN108880728B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2101439A1 (en) * 2007-11-30 2009-09-16 Huawei Technologies Co., Ltd. Synchronization system and method of time information and related equipment
CN105119949A (zh) * 2015-06-25 2015-12-02 卡斯柯信号有限公司 基于多级切片差异分布统计的数据同步方法及系统
CN105227289A (zh) * 2015-08-24 2016-01-06 卡斯柯信号有限公司 一种快速精确安全的时钟同步方法及系统
CN107544620A (zh) * 2017-09-08 2018-01-05 北京交通大学 安全苛求系统时间确定性实现方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2101439A1 (en) * 2007-11-30 2009-09-16 Huawei Technologies Co., Ltd. Synchronization system and method of time information and related equipment
CN105119949A (zh) * 2015-06-25 2015-12-02 卡斯柯信号有限公司 基于多级切片差异分布统计的数据同步方法及系统
CN105227289A (zh) * 2015-08-24 2016-01-06 卡斯柯信号有限公司 一种快速精确安全的时钟同步方法及系统
CN107544620A (zh) * 2017-09-08 2018-01-05 北京交通大学 安全苛求系统时间确定性实现方法

Also Published As

Publication number Publication date
CN108880728A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
US6732127B2 (en) Verifiable random number generator using chaos
US8056058B2 (en) Method for generating test cases for software program
CN105988918A (zh) 预测gpu故障的方法和装置
Liang et al. Exact reliability formula for consecutive-$ k $-out-of-$ n $ repairable systems
CN111858584A (zh) 元数据管理方法、系统及存储介质
CN108880728B (zh) 一种基于冗余安全系统的时钟同步测试方法
CN116702664B (zh) 时间违例修复方法、装置、计算机设备及存储介质
CN110730185A (zh) 一种基于分布式计算的区块链大数据处理方法及系统
CN115988001A (zh) 区块链系统的共识投票处理方法、装置、设备以及介质
CN114416883A (zh) 区块链轻节点数据同步方法、装置、设备及可读存储介质
Kröger Securing the operation of socially critical systems from an engineering perspective: new challenges, enhanced tools and novel concepts
CN108256311B (zh) 一种授权认证方法、装置及电子设备
CN110046086A (zh) 用于测试的期望数据生成方法及装置和电子设备
Wang et al. Heterogeneous software reliability modeling
US10839132B2 (en) Automatic cover point generation based on register transfer level analysis
Fedasyuk et al. Method of developing the behavior models in form of states diagram for complex information systems
Rebola-Pardo et al. Two flavors of DRAT.
US11823701B2 (en) Network operation based on domain specific language
US20190087304A1 (en) Data analysis
CN115392048A (zh) 一种基于约束求解引擎的带约束随机数生成方法
Schafaschek et al. Local modular supervisory control of timed discrete-event systems
US6047118A (en) Method of and system for determining optimal overtrunking in an optical telecommunications network
Ghiasvand uPAD: Unsupervised Privacy-Aware Anomaly Detection in High Performance Computing Systems.
CN111597255A (zh) 数据灾备处理方法、装置、电子设备及存储介质
Väänänen Second‐Order Logic and Set Theory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant