CN108875417A - Puf特征值的生成方法和具有puf的器件 - Google Patents

Puf特征值的生成方法和具有puf的器件 Download PDF

Info

Publication number
CN108875417A
CN108875417A CN201710323412.2A CN201710323412A CN108875417A CN 108875417 A CN108875417 A CN 108875417A CN 201710323412 A CN201710323412 A CN 201710323412A CN 108875417 A CN108875417 A CN 108875417A
Authority
CN
China
Prior art keywords
voltage
impedance
puf
voltage node
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710323412.2A
Other languages
English (en)
Other versions
CN108875417B (zh
Inventor
黄正太
杨家奇
黄正乙
陈萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710323412.2A priority Critical patent/CN108875417B/zh
Publication of CN108875417A publication Critical patent/CN108875417A/zh
Application granted granted Critical
Publication of CN108875417B publication Critical patent/CN108875417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

一种PUF特征值的生成方法和具有PUF的器件，所述PUF特征值的生成方法包括：提供器件，所述器件包括N个电压节点，N为正整数，所述N个电压节点的电压值随工艺因素的变化而变化；对所述N个电压节点的电压值进行检测，以确定每一电压节点的检测结果；根据所述N个电压节点的检测结果生成PUF特征值。采用本发明技术方案可以使得器件在生成PUF特征值时具有较高的隐蔽性。

Description

PUF特征值的生成方法和具有PUF的器件
技术领域
本发明涉及信息安全技术领域，特别涉及一种PUF特征值的生成方法和具有PUF的器件。
背景技术
物理不可克隆功能(Physically Unclonable Function，简称PUF)具有唯一性、不可复制性等特点，已经成功应用于信息安全领域，是一种安全有效的加密技术。利用器件(例如芯片)的PUF特征值计算得出的私密钥匙(简称密钥)是用于识别一个器件最好的密钥。器件在制造时，工艺制程中不可控的随机性，例如溅射、曝光过程中的噪声和不均等，由于这种随机性是不可控的，使得器件中形成具有随机且唯一的特征。虽然上述工艺制程中出现的特征无法预先确定或控制，但是如果它们可以在足够低的噪声中保持一定的稳定性，则这些特征可用于生成器件的PUF特征值。PUF是无生命器件的生物测定特征，与人类的基因、本征指纹或视网膜类似。与由相同DNA“制造”却具有独特指纹的双胞胎一样，采用相同蓝本的工艺制造的无生命器件固有的PUF特征值也是独一无二的。由于无法避免微小的变化，在一定程度上，完美的克隆并不存在，因此，PUF在信息安全领域具有绝对的优势。
对于一个器件而言，在生成PUF特征值时，除要求其具有唯一性、固定性和高产性外，还要求其具有较高的隐蔽性。在现有技术中，一般会在器件中特殊设置一个PUF生成电路，用于器件的PUF特征值的生成。例如，静态随机存取存储器(Static Random AccessMemory，简称SRAM)中的PUF生成电路是一块构造单一且重复性高的电路，可识别性极高，在器件用于信息安全领域中时十分不利。
因此，在现有技术中，器件在生成PUF特征值时的隐蔽性亟待提高。
发明内容
本发明解决的技术问题是如何提高器件在生成PUF特征值时的隐蔽性。
为解决上述技术问题，本发明实施例提供一种PUF特征值的生成方法，所述PUF特征值的生成方法包括：提供器件，所述器件包括N个电压节点，N为正整数，所述N个电压节点的电压值随工艺因素的变化而变化；对所述N个电压节点的电压值进行检测，以确定每一电压节点的检测结果；根据所述N个电压节点的检测结果生成PUF特征值。
可选地，所述检测结果选自M个备选区间，M为大于2的正整数。
可选地，所述对所述N个电压节点的电压值进行检测，以确定每一电压节点的检测结果包括：对所述N个电压节点的电压值进行采样，以得到每一电压节点的采样结果；根据所述采样结果确定所述检测结果。
可选地，所述N个电压节点分别为N个分压电路的输出节点；其中，每一所述分压电路包括：第一阻抗，所述第一阻抗的第一端耦接各自的第一电源参考端；第二阻抗，所述第二阻抗的第一端耦接所述第一阻抗的第二端和所述电压节点，所述第二阻抗的第二端耦接各自的第二电源参考端；其中，所述第一阻抗和第二阻抗中至少一个的阻抗值随工艺因素的变化而变化。
可选地，所述器件还包括：电压检测部件，适于对所述N个电压节点的电压值进行检测；N个开关，其控制端各自接入模式选择信号，其第一端与所述N个电压节点一一对应耦接，所述N个开关的第二端各自耦接所述电压检测部件；所述对所述N个电压节点的电压值进行检测之前，还包括：利用所述模式选择信号控制所述N个开关导通。
为解决上述技术问题，本发明实施例还提供一种具有PUF的器件，所述器件包括：N个电压节点，N为正整数，所述N个电压节点的电压值随工艺因素的变化而变化；电压检测部件，适于对所述N个电压节点的电压值进行检测，以确定每一电压节点的检测结果；PUF产生部件，适于根据所述N个电压节点的检测结果生成PUF特征值。
可选地，所述检测结果选自M个备选区间，M为大于2的正整数。
可选地，所述电压检测部件包括：数据采集子部件，适于对所述N个电压节点的电压值进行采样，以得到每一电压节点的采样结果；所述电压检测部件根据所述采样结果确定所述检测结果。
可选地，所述N个电压节点分别为N个分压电路的输出节点；其中，每一所述分压电路包括：第一阻抗，所述第一阻抗的第一端耦接各自的第一电源参考端；第二阻抗，所述第二阻抗的第一端耦接所述第一阻抗的第二端和所述电压节点，所述第二阻抗的第二端耦接各自的第二电源参考端；其中，所述第一阻抗和第二阻抗中至少一个的阻抗值随工艺因素的变化而变化。
可选地，所述器件还包括：N个开关，其控制端各自接入模式选择信号，其第一端与所述N个电压节点一一对应耦接，所述N个开关的第二端各自耦接所述电压检测部件，每一所述开关适于在各自的模式选择信号的控制下导通或者断路。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例的PUF特征值的生成方法可以包括：提供器件，所述器件包括N个电压节点，N为正整数，所述N个电压节点的电压值随工艺因素的变化而变化；对所述N个电压节点的电压值进行检测，以确定每一电压节点的检测结果；根据所述N个电压节点的检测结果生成PUF特征值。本发明实施例采用了随工艺因素的变化而变化的所述N个电压节点的电压值作为生成所述器件的PUF特征值的基础特征，由于所述N个电压节点可以选自所述器件中固有的工作电路，因此，所述器件在生成PUF特征值时具有较高的隐蔽性。此外，由于无需在器件中专门设置专门的PUF生成电路，仅采用所述N个电压节点即可，因此，采用本发明技术方案有利于所述器件的小型化。
进一步而言，所述检测结果选自M个备选区间，M为大于2的正整数，进一步地，M可以远大于2，例如，M可以大于50，可以大大提高器件在生成的PUF特征值时的基数，使得生成的PUF特征值的种类可以达到M的N次方，因此，采用本实施例的方案可以进一步提高器件在生成PUF特征值时的高产性。
进一步而言，所述器件还可以包括：电压检测部件，适于对所述N个电压节点的电压值进行检测；N个开关，其控制端各自接入模式选择信号，其第一端与所述N个电压节点一一对应耦接，所述N个开关的第二端各自耦接所述电压检测部件；所述对所述N个电压节点的电压值进行检测之前，还可以包括：利用所述模式选择信号控制所述N个开关导通。当所述器件需要生成PUF特征值时，可以控制所述N个开关导通，以使得所述N个电压节点接入所述电压检测部件接受电压检测；而当所述器件无需生成PUF特征值时，可以控制所述N个开关关断，可以保证所述N个电压节点的电压值不受影响，有利于维护所述器件中工作电路的稳定性。
附图说明
图1是本发明实施例的一种PUF特征值的生成方法的流程图。
图2是本发明实施例的一种具有PUF的器件的示意性结构框图。
图3是图2所示的第一分压电路的电路图。
图4是根据本发明实施例PUF特征值的生成方法所生成的PUF特征值的蒙特卡罗仿真图。
图5是本发明实施例的另一种PUF特征值的生成方法的流程图。
图6是本发明实施例的另一种具有PUF的器件的示意性结构框图。
具体实施方式
如背景技术部分所述，对于器件而言，在生成物理不可克隆功能(PhysicallyUnclonable Fuction，简称PUF)特征值时，除要求其具有唯一性、固定性和高产性外，还要求其具有较高的隐蔽性。然而，在现有技术中，器件在生成PUF特征值时的隐蔽性是亟待提高的。
本发明提出一种PUF特征值的生成方法，通过采用器件中随工艺因素的变化而变化的N个电压节点的电压值作为生成PUF特征值的基础特征，提高了器件在生成PUF特征值时的隐蔽性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
一并参见图1和图2，本发明实施例的一种PUF特征值的生成方法可以包括以下步骤：
步骤S101，提供器件100，所述器件100包括N个电压节点(参见图2中的电压节点P1、P2、……和PN)，所述N为正整数，所述N个电压节点P1至PN的电压值(参见图2中的电压节点V1、V2、……和VN)随工艺因素的变化而变化；
步骤S102，对所述N个电压节点P1至PN的电压值V1至VN进行检测，以确定每一电压节点的检测结果；
步骤S103，根据所述N个电压节点P1至PN的检测结果生成PUF特征值。
在本实施例中，由于所述N个电压节点P1至PN的电压值V1至VN是随工艺因素(例如，温度、工艺制程中的溅射、曝光过程中的噪声和不均等)的变化而变化的，工艺因素具有随机性，所以，所述N个电压节点P1至PN的电压值V1至VN具有随机性。进一步而言，在所述器件100上电后，由于所述N个电压节点P1至PN的电压值V1至VN具有唯一性，且稳定不变，也即具有固定性。此外，所述电压节点的数量共有N个，如果每一个电压节点的电压值与预设电压阈值比较后有0、1两种结果，则基于所述N个电压节点P1至PN的电压值V1至VN生成的PUF特征值至少可以包括2的N次方种，在一定程度上可以满足生成PUF特征值的高产性。
综上所述，本实施例可以基于所述N个电压节点P1至PN的电压值V1至VN生成所述器件100的PUF特征值。
在所述步骤S101中，所述N个电压节点P1至PN可以来自于所述器件100中固有的工作电路，而无需专门设置。例如，所述N个电压节点P1至PN可以分别为N个分压电路(参见图2中第一分压电路101、第二分压电路102、……和第N分压电路10N)的输出节点。
参见图3，例如，所述第一分压电路101可以包括第一阻抗Z1和第二阻抗Z2。其中，所述第一阻抗Z1的第一端耦接其第一电源参考端Vdd；所述第二阻抗Z2的第一端耦接所述第一阻抗Z1的第二端和所述电压节点P1，所述第二阻抗Z2的第二端耦接各自的第二电源参考端；在图3中，用地作为第二电源参考端，但不限于此，所述第二电源参考端的电位值可以为0V以外的任何电压值。其中，所述第一阻抗Z1和第二阻抗Z2中至少一个的阻抗值随工艺因素的变化而变化，使得所述电压节点P1的电压值可以随着工艺因素的变化而变化。
在具体实施中，所述第一阻抗Z1和第二阻抗Z2的结构可以相同，也可以不同。所述第一阻抗Z1和/或第二阻抗Z2可以包括任何阻抗值随工艺因素的变化而变化的阻抗器件，例如，MOS管、电阻和电容中的一种或多种。例如，所述第一阻抗Z1可以包括串联的第一MOS管MP1和第一电阻R1，所述第一阻抗Z1可以包括串联的第二MOS管MP2和第二电阻R2。其中，所述第一MOS管MP1和第二MOS管MP2可以为PMOS管，也可以为NMOS管。
需要说明的是，所述第二分压电路102至第N分压电路10N的结构可以与所述第一分压电路101的结构相同。总结而言，对于所述N个分压电路(第一分压电路101、第二分压电路102、……和第N分压电路10N)，每一所述分压电路各自可以包括：第一阻抗和第二阻抗，所述第一阻抗的第一端耦接各自的第一电源参考端；所述第二阻抗的第一端耦接所述第一阻抗的第二端和所述电压节点，所述第二阻抗的第二端耦接各自的第二电源参考端。其中，所述第一阻抗和第二阻抗中至少一个的阻抗值随工艺因素的变化而变化。
其中，每一所述分压电路各自的第一电源参考端和第二电源参考端可以相同，也可以不同，本实施例不进行特殊限制。
再次参见图1和图2，在所述步骤S102中，可以采用电压检测部件103对所述N个电压节点P1至PN的电压值V1至VN进行检测。
在所述步骤S103中，生成PUF特征值的过程可以是将N个电压节点P1至PN的电压值进行数字化编码的过程。具体地，可以通过将所述N个电压节点P1至PN的电压值V1至VN分别与标准电压阈值进行比较来实现。
可以理解的是，本发明实施例采用了随工艺因素的变化而变化的所述N个电压节点P1至PN的电压值V1至VN作为生成所述器件100的PUF特征值的基础特征。由于所述N个电压节点可以分别为N个分压电路的输出节点，所述N个分压电路可以是所述器件100中固有的工作电路，无需设置专门的电路，因此，所述器件100在生成PUF特征值时具有较高的隐蔽性。此外，由于电子电路技术的不断发展使得器件变得小型化，在器件中专门设置一块PUF生成电路会严重占用器件的电路比重，是不被期望的。而本实施例中的器件100在生成PUF特征值时采用的其内部的工作电路，更有利于器件100的小型化。
图4是根据本发明实施例PUF特征值的生成方法所生成的PUF特征值的蒙特卡罗仿真图。
一并参见图1、图2和图4，在具体实施中，所述检测结果可以选自M个备选区间，M为大于2的正整数。具体地，可以设置多个标准电压阈值来形成所述M个备选区间。
举例而言，N可以取1000，也即所述器件100具有1000个电压节点，它们的电压值范围是430至470mV。这1000个电压节点的电压值分布情况可参见图4所示的直方图，其电压值分布情况可近似地被图4中的曲线表示，大概满足正态分布。在实际实施中，将这1000个电压节点的电压值划分至7个区间，可设定标准频率阈值431.187mV、437.467mV、440.748mV、450.009mV、456.009mV、462.590mV和468.870mV，以形成以下备选区间：[430，431.187)、[431.187，437.467)、[437.467，440.748)、[440.748，456.009)、[456.009，462.590)、[462.590，468.870)和[468.870，470]mV，并且，可以为落入上述备选区间的电压节点的电压值依次编码为-3、-2、-1、0、1、2和3。通过对这1000个电压节点的电压值的编码，得到所述器件100的PUF特征值。
在实际实施时，还可以通过该仿真方法，对上述M个备选区间的设置的有效性进行反向验证。
需要说明的是，在实际实施中，M的取值是非限定的，可以根据实际情况进行配置，M可以为任意正整数，也可以大于N。
由于器件中的PUF特征值是表征器件的唯一编号，随着电子电路技术的不断发展，现有技术的PUF特征值生成方法已经无法满足如今器件的高产量需求。继续以SRAM为例，SRAM中的PUF生成电路可以包括多个晶体管，由于每一晶体管的阈值电压是随着工艺因素的变化而变化的，因此可以将其作为SRAM生成PUF特征值的基础，但是，由于晶体管的阈值电压一般在(0,1)V区间内随机变化，在一般情况下，对其编码的结果为0或1。例如，标准阈值电压为0.7V，当晶体管的阈值电压为0.5V时将其编码为0，当其阈值电压为0.8V时将其编码为1，也即当所述SRAM中的集体管为N时，其产生的PUF特征值的种类至多为2的N次方。不仅限于SRAM之类的存储器，现有技术中的以逻辑电路为基础的PUF特征值生成方法产生的PUF特征值的种类也至多为2的N次方。然而，由于如今器件的产量可达到十亿(billion)的数量级，采用现有技术的PUF特征值生成方法已经无法覆盖所有的器件。
而在本实施例中，由于所述N个电压节点P1至PN的电压值V1至VN变化范围较广，因此，所述电压值V1至VN可以选自M个备选区间，M完全可以为远大于2的整数，例如，M可以大于50，大大提高了生成的PUF特征值时的基数，本实施例的器件100可以生成的PUF特征值的种类可以达到M的N次方。因此，采用本实施例的方案可以进一步提高器件100在生成PUF特征值时的高产性。
图5是本发明实施例的另一种PUF特征值的生成方法的流程图。图6是本发明实施例的另一种具有PUF的器件的示意性结构框图。
一并参见图5和图6，本发明实施例的另一种PUF特征值的生成方法可以包括以下步骤：
步骤S101，提供器件200，所述器件200包括N个电压节点(参见图6中的电压节点P1、P2、……和PN)，N为正整数，所述N个电压节点P1至PN的电压值(参见图6中的电压节点V1、V2、……和VN)随工艺因素的变化而变化；
步骤S1021，对所述N个电压节点P1至PN的电压值V1至VN进行采样，以得到每一电压节点的采样结果；
步骤S1022，根据所述采样结果确定所述检测结果；
步骤S103，根据所述N个电压节点P1至PN的检测结果生成PUF特征值。
也即所述步骤S102(参见图1)可以包括所述步骤S1021和步骤S1022。其中，关于所述步骤S101和步骤S103的更多信息请参见前述实施例的相关描述，此处不再赘述。
在具体实施中，可以采用数据采集子部件对所述N个电压节点P1至PN的电压值V1至VN进行采样，以确定所述步骤S1021中所述的采样结果，所述采样结果可以是数据采集子部件采样得到的二进制码。在所述步骤S1022中，可以将所述采样结果(也即二进制码)具体转化为电压值，以得到所述检测结果。
进一步而言，所述器件200还可以包括：电压检测部件103和N个开关(参见开关SW1、SW2、……和SWN)。其中，所述电压检测部件103适于对所述N个电压节点P1至PN的电压值V1至VN进行检测。
所述N个开关SW1至SWN的控制端各自接入模式选择信号(图未示)，所述N个开关SW1至SWN的第一端与所述N个电压节点P1至PN一一对应耦接，所述N个开关SW1至SWN的第二端各自耦接所述电压检测部件103。
在上述步骤S102，对所述N个电压节点P1至PN的电压值V1至VN进行检测之前，还可以包括以下步骤：利用所述模式选择信号控制所述N个开关SW1至SWN导通。
在本实施例中，当所述器件200需要生成PUF特征值时，可以控制所述N个开关SW1至SWN导通，以使得所述N个电压节点P1至PN接入所述电压检测部件103接受电压检测；而当所述器件200无需生成PUF特征值时，可以控制所述N个开关SW1至SWN关断，以保证所述N个电压节点的电压值V1至VN不受影响，有利于维护所述器件200中工作电路的稳定性。
在具体实施中，所述N个开关SW1至SWN可以为数据选择器(Multiplexer，简称MUX)，并可以根据N的数量配置所述MUX的通道数量，或采用多个MUX的组合实现。
本发明实施例还公开了一种具有PUF的器件，参见图2，所述器件100可以包括：N个电压节点P1至PN、电压检测部件103和PUF产生部件104。
其中，所述N个电压节点P1至PN的电压值V1至VN随工艺因素的变化而变化，N为正整数。
所述电压检测部件103适于对所述N个电压节点P1至PN的电压值V1至VN进行检测，以确定每一电压节点的检测结果。
所述PUF产生部件104适于根据所述N个电压节点P1至PN的检测结果生成PUF特征值。
可以理解的是，本发明实施例采用了随工艺因素的变化而变化的所述N个电压节点P1至PN的电压值V1至VN作为生成所述器件100的PUF特征值的基础特征。由于所述N个电压节点可以分别为N个分压电路的输出节点，所述N个分压电路可以是所述器件100中固有的工作电路，因此，所述器件100在生成PUF特征值时具有较高的隐蔽性。此外，由于电子电路技术的不断发展使得器件变得小型化，在器件中专门设置一块PUF生成电路会严重占用器件的电路比重，是不被期望的。而本实施例中的器件100在生成PUF特征值时采用的其内部的工作电路，更有利于器件100的小型化。
在具体实施中，所述检测结果可以选自M个备选区间，M为大于2的正整数。由于所述N个电压节点P1至PN的电压值V1至VN变化范围较广，因此，所述电压值V1至VN可以选自M个备选区间，M完全可以为远大于2的整数，例如，M可以大于50，大大提高了生成的PUF特征值时的基数，本实施例的器件100可以生成的PUF特征值的种类可以达到M的N次方。因此，采用本实施例的方案可以进一步提高器件100在生成PUF特征值时的高产性。
在具体实施中，所述电压检测部件103可以包括数据采集子部件(图未示)，所述数据采集子部件适于对所述N个电压节点P1至PN的电压值V1至VN进行采样，以得到每一电压节点的采样结果。所述电压检测部件103根据所述采样结果确定所述检测结果。
在具体实施中，所述数据采集子部件可以是包括有模数转换器(Analog-to-Digital Converter，简称ADC)的电路、板卡或模块。
在具体实施中，所述N个电压节点P1至PN可以分别为N个分压电路(参见图2中第一分压电路101、第二分压电路102、……和第N分压电路10N)的输出节点。
参见图3，例如，所述第一分压电路101可以包括第一阻抗Z1和第二阻抗Z2。其中，所述第一阻抗Z1的第一端耦接其第一电源参考端Vdd；所述第二阻抗Z2的第一端耦接所述第一阻抗Z1的第二端和所述电压节点P1，所述第二阻抗Z2的第二端耦接各自的第二电源参考端；在图3中，用地作为第二电源参考端，但不限于此，所述第二电源参考端的电位值可以为0V以外的任何电压值。其中，所述第一阻抗Z1和第二阻抗Z2中至少一个的阻抗值随工艺因素的变化而变化，使得所述电压节点P1的电压值可以随着工艺因素的变化而变化。
在具体实施中，所述第一阻抗Z1和第二阻抗Z2的结构可以相同，也可以不同。所述第一阻抗Z1和/或第二阻抗Z2可以包括任何阻抗值随工艺因素的变化而变化的阻抗器件，例如，MOS管、电阻和电容中的一种或多种。例如，所述第一阻抗Z1可以包括串联的第一MOS管MP1和第一电阻R1，所述第一阻抗Z1可以包括串联的第二MOS管MP2和第二电阻R2。其中，所述第一MOS管MP1和第二MOS管MP2可以为PMOS管，也可以为NMOS管。
需要说明的是，所述第二分压电路102至第N分压电路10N的结构可以与所述第一分压电路101的结构相同。总结而言，对于所述N个分压电路(第一分压电路101、第二分压电路102、……和第N分压电路10N)，每一所述分压电路各自可以包括：第一阻抗和第二阻抗，所述第一阻抗的第一端耦接各自的第一电源参考端；所述第二阻抗的第一端耦接所述第一阻抗的第二端和所述电压节点，所述第二阻抗的第二端耦接各自的第二电源参考端。其中，所述第一阻抗和第二阻抗中至少一个的阻抗值随工艺因素的变化而变化。
其中，每一所述分压电路各自的第一电源参考端和第二电源参考端可以相同，也可以不同，本实施例不进行特殊限制。
在具体实施中，所述PUF产生部件104可以是控制器，例如，可以是处理器(Processor)、微控制器(Micro Controller Unit，简称MCU)等。
本发明实施例还公开了另一种具有PUF的器件，参见图6，所述器件200可以包括N个电压节点P1至PN、电压检测部件103、PUF产生部件104和N个开关(参见开关SW1、SW2、……和SWN)。
进一步而言，所述N个开关SW1至SWN的控制端各自接入模式选择信号(图未示)，所述N个开关SW1至SWN的第一端与所述N个电压节点P1至PN一一对应耦接，所述N个开关SW1至SWN的第二端各自耦接所述电压检测部件103，每一所述开关适于在各自的模式选择信号的控制下导通或者断路。
例如，当所述器件200需要生成PUF特征值时，可以控制所述N个开关SW1至SWN导通，以使得所述N个电压节点P1至PN接入所述电压检测部件103接受电压检测；而当所述器件200无需生成PUF特征值时，可以控制所述N个开关SW1至SWN关断，以保证所述N个电压节点的电压值V1至VN不受影响，有利于维护所述器件200中工作电路的稳定性。
在具体实施中，所述模式选择信号可以由上述控制器产生，但不限于此，例如还可以是来自于所述器件以外的控制信号。
关于所述具有PUF的器件100或200的更多信息请参见前文对所述PUF特征值的生成方法的相关描述，此处不再一一赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种PUF特征值的生成方法，其特征在于，包括：
提供器件，所述器件包括N个电压节点，N为正整数，所述N个电压节点的电压值随工艺因素的变化而变化；
对所述N个电压节点的电压值进行检测，以确定每一电压节点的检测结果；
根据所述N个电压节点的检测结果生成PUF特征值。
2.根据权利要求1所述的PUF特征值的生成方法，其特征在于，所述检测结果选自M个备选区间，M为大于2的正整数。
3.根据权利要求1或2所述的PUF特征值的生成方法，其特征在于，所述对所述N个电压节点的电压值进行检测，以确定每一电压节点的检测结果包括：
对所述N个电压节点的电压值进行采样，以得到每一电压节点的采样结果；
根据所述采样结果确定所述检测结果。
4.根据权利要求1或2所述的PUF特征值的生成方法，其特征在于，所述N个电压节点分别为N个分压电路的输出节点；其中，每一所述分压电路包括：
第一阻抗，所述第一阻抗的第一端耦接各自的第一电源参考端；
第二阻抗，所述第二阻抗的第一端耦接所述第一阻抗的第二端和所述电压节点，所述第二阻抗的第二端耦接各自的第二电源参考端；
其中，所述第一阻抗和第二阻抗中至少一个的阻抗值随工艺因素的变化而变化。
5.根据权利要求1或2所述的PUF特征值的生成方法，其特征在于，所述器件还包括：
电压检测部件，适于对所述N个电压节点的电压值进行检测；
N个开关，其控制端各自接入模式选择信号，其第一端与所述N个电压节点一一对应耦接，所述N个开关的第二端各自耦接所述电压检测部件；
所述对所述N个电压节点的电压值进行检测之前，还包括：利用所述模式选择信号控制所述N个开关导通。
6.一种具有PUF的器件，其特征在于，包括：
N个电压节点，N为正整数，所述N个电压节点的电压值随工艺因素的变化而变化；
电压检测部件，适于对所述N个电压节点的电压值进行检测，以确定每一电压节点的检测结果；
PUF产生部件，适于根据所述N个电压节点的检测结果生成PUF特征值。
7.根据权利要求6所述的具有PUF的器件，其特征在于，所述检测结果选自M个备选区间，M为大于2的正整数。
8.根据权利要求6或7所述的具有PUF的器件，其特征在于，所述电压检测部件包括：
数据采集子部件，适于对所述N个电压节点的电压值进行采样，以得到每一电压节点的采样结果；
所述电压检测部件根据所述采样结果确定所述检测结果。
9.根据权利要求6或7所述的具有PUF的器件，其特征在于，所述N个电压节点分别为N个分压电路的输出节点；其中，每一所述分压电路包括：
第一阻抗，所述第一阻抗的第一端耦接各自的第一电源参考端；
第二阻抗，所述第二阻抗的第一端耦接所述第一阻抗的第二端和所述电压节点，所述第二阻抗的第二端耦接各自的第二电源参考端；
其中，所述第一阻抗和第二阻抗中至少一个的阻抗值随工艺因素的变化而变化。
10.根据权利要求6或7所述的具有PUF的器件，其特征在于，还包括：
N个开关，其控制端各自接入模式选择信号，其第一端与所述N个电压节点一一对应耦接，所述N个开关的第二端各自耦接所述电压检测部件，每一所述开关适于在各自的模式选择信号的控制下导通或者断路。
CN201710323412.2A 2017-05-09 2017-05-09 Puf特征值的生成方法和具有puf的器件 Active CN108875417B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710323412.2A CN108875417B (zh) 2017-05-09 2017-05-09 Puf特征值的生成方法和具有puf的器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710323412.2A CN108875417B (zh) 2017-05-09 2017-05-09 Puf特征值的生成方法和具有puf的器件

Publications (2)

Publication Number Publication Date
CN108875417A true CN108875417A (zh) 2018-11-23
CN108875417B CN108875417B (zh) 2020-05-08

Family

ID=64287007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710323412.2A Active CN108875417B (zh) 2017-05-09 2017-05-09 Puf特征值的生成方法和具有puf的器件

Country Status (1)

Country Link
CN (1) CN108875417B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110490286A (zh) * 2019-08-07 2019-11-22 浙江省北大信息技术高等研究院 物理不可复制功能标签产生电路及方法
CN110633777A (zh) * 2019-08-07 2019-12-31 浙江省北大信息技术高等研究院 一种物理不可复制功能标签产生方法及电路
WO2021047527A1 (zh) * 2019-09-12 2021-03-18 杭州未名信科科技有限公司 用于puf的电路结构、获取puf数据的方法及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880840A (zh) * 2012-09-25 2013-01-16 宁波大学 一种用于防御攻击的电流型物理不可克隆函数电路
CN103020552A (zh) * 2012-12-20 2013-04-03 天津联芯科技有限公司 基于sram的puf的片上自我注册系统及其实现方法
CN103548040A (zh) * 2011-03-31 2014-01-29 Ictk有限公司 数字值生成装置及方法
CN103839013A (zh) * 2014-02-27 2014-06-04 杭州晟元芯片技术有限公司 基于三延时链的物理不可克隆函数电路结构
CN103888266A (zh) * 2014-04-15 2014-06-25 东南大学 一种基于rrc的puf可靠性保障系统及方法
CN104052604A (zh) * 2014-05-23 2014-09-17 戴葵 一种新型的防破解puf结构
CN106385316A (zh) * 2016-08-31 2017-02-08 电子科技大学 Puf模糊提取电路和方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103548040A (zh) * 2011-03-31 2014-01-29 Ictk有限公司 数字值生成装置及方法
CN102880840A (zh) * 2012-09-25 2013-01-16 宁波大学 一种用于防御攻击的电流型物理不可克隆函数电路
CN103020552A (zh) * 2012-12-20 2013-04-03 天津联芯科技有限公司 基于sram的puf的片上自我注册系统及其实现方法
CN103839013A (zh) * 2014-02-27 2014-06-04 杭州晟元芯片技术有限公司 基于三延时链的物理不可克隆函数电路结构
CN103888266A (zh) * 2014-04-15 2014-06-25 东南大学 一种基于rrc的puf可靠性保障系统及方法
CN104052604A (zh) * 2014-05-23 2014-09-17 戴葵 一种新型的防破解puf结构
CN106385316A (zh) * 2016-08-31 2017-02-08 电子科技大学 Puf模糊提取电路和方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110490286A (zh) * 2019-08-07 2019-11-22 浙江省北大信息技术高等研究院 物理不可复制功能标签产生电路及方法
CN110633777A (zh) * 2019-08-07 2019-12-31 浙江省北大信息技术高等研究院 一种物理不可复制功能标签产生方法及电路
WO2021023277A1 (zh) * 2019-08-07 2021-02-11 浙江省北大信息技术高等研究院 一种物理不可复制功能标签产生方法及电路
CN110633777B (zh) * 2019-08-07 2021-06-15 杭州未名信科科技有限公司 一种物理不可复制功能标签产生方法及电路
WO2021047527A1 (zh) * 2019-09-12 2021-03-18 杭州未名信科科技有限公司 用于puf的电路结构、获取puf数据的方法及电子设备

Also Published As

Publication number Publication date
CN108875417B (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US10498544B2 (en) Security device having physical unclonable function
Holcomb et al. Power-up SRAM state as an identifying fingerprint and source of true random numbers
EP2789116B1 (en) Soft decision error correction for memory based puf using a single enrollment
He et al. A reliable strong PUF based on switched-capacitor circuit
US9075675B2 (en) Randomized value generation
US10211993B2 (en) Analog push pull amplifier-based physically unclonable function for hardware security
Wan et al. An invasive-attack-resistant PUF based on switched-capacitor circuit
KR20170094326A (ko) 물리적 복제방지 기능 비트스트링 생성에 대한 신뢰성 향상 방법
CN107766750B (zh) 一种基于阈值电压基准的puf电路
CN108875417A (zh) Puf特征值的生成方法和具有puf的器件
Zhao et al. A 1036-F 2/bit high reliability temperature compensated cross-coupled comparator-based PUF
Baek et al. A reconfigurable SRAM based CMOS PUF with challenge to response pairs
Patil et al. Improving reliability of weak PUFs via circuit techniques to enhance mismatch
CN109067552A (zh) 一种利用nmos工艺偏差的弱物理不可克隆函数电路
Tang et al. A physical unclonable function based on capacitor mismatch in a charge-redistribution SAR-ADC
He et al. ASCH-PUF: A “Zero” Bit Error Rate CMOS Physically Unclonable Function With Dual-Mode Low-Cost Stabilization
Lee et al. Power-up control techniques for reliable SRAM PUF
Karimian et al. How to Generate Robust Keys from Noisy DRAMs?
Ni et al. Si PUF: An SRAM and inverter based PUF with a bit error rate of 0.0053% and 0.073/0.042 pJ/bit
CN113535124B (zh) 基于片上数字反馈自校准系统的真随机数发生器
CN108875418A (zh) Puf特征值的生成方法和具有puf的器件
Lu et al. A programmable 6T SRAM-based PUF with dynamic stability data masking
CN105404739B (zh) 一种基于非对称天线效应的cmos片上恒稳定id产生电路
Shifman et al. A method to utilize mismatch size to produce an additional stable bit in a tilting SRAM-based PUF
US11303461B2 (en) Security device having physical unclonable function

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant