CN108846187A - 基于广义增广拉格朗日的集成电路全局布局优化方法 - Google Patents

基于广义增广拉格朗日的集成电路全局布局优化方法 Download PDF

Info

Publication number
CN108846187A
CN108846187A CN201810563559.3A CN201810563559A CN108846187A CN 108846187 A CN108846187 A CN 108846187A CN 201810563559 A CN201810563559 A CN 201810563559A CN 108846187 A CN108846187 A CN 108846187A
Authority
CN
China
Prior art keywords
global wiring
lagrange
generalized extended
integrated circuit
bin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810563559.3A
Other languages
English (en)
Other versions
CN108846187B (zh
Inventor
陈建利
朱自然
朱文兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN201810563559.3A priority Critical patent/CN108846187B/zh
Publication of CN108846187A publication Critical patent/CN108846187A/zh
Application granted granted Critical
Publication of CN108846187B publication Critical patent/CN108846187B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/06Structured ASICs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种基于广义增广拉格朗日的集成电路全局布局优化方法,其包括以下步骤:步骤S1:将电路表示为超图;电路中的每个单元都被当成一个顶点;每个线网被当作是一个超边;步骤S2:提供一广义增广拉格朗日方法,并用其解决VLSI全局布局问题;步骤S3:证明了该广义增广拉格朗日方法对于全局布局问题是全局收敛的;步骤S4:将该广义增广拉格朗日方法应用于处理带有线网拥塞度约束的全局布局问题。本发明保留了二次罚方法和增广拉格朗日法的优点,并将二次罚方法平稳地过渡到了增广拉格朗日法。用该方法来求解全局布局问题时,单元可以在“二次罚”阶段迅速扩散,并为“增广拉格朗日”阶段提供一很好的初始解,最终得到高质量的结果。

Description

基于广义增广拉格朗日的集成电路全局布局优化方法
技术领域
本发明属于超大规模集成电路物理设计自动化技术领域,具体涉及一种基于广义增广拉格朗日的集成电路全局布局方法。
背景技术
布局是超大规模集成电路(Very Large Scale Integration,以下简称VLSI)物理设计自动化的一个重要环节,它的性能质量极大地影响着电网设计的下游阶段:时钟树综合,功耗优化,全局和详细布线,版图仿真,设计变化等。此外,现代先进的电路设计带来了许多新的需求和约束,如可布线性、时间、功率、和可制造性等。因此,对于具有数百万个单元的现代电路设计,需要开发一种高效、高质量、健壮的布局算法。
布局算法可以分为三个主要类别:基于最小割分区的布局方法、基于模拟退火的方法和分析方法。最近的研究表明,基于分析方法的布局器可以获得质量最好的布局结果,并且具有较好的可扩展性。分析方法将布局问题定义为一个由目标函数和一系列布局约束组成的数学规划问题,并利用一些优化方法来求解。
通常,基于分析方法的布局工具将布局问题分为三个步骤处理:全局布局(GlobalPlacement,简称GP)、合法化(Legalization,简称LG)和详细布局(Detailed Placement,简称DP)。分析方法在全局布局阶段忽略一些单元重叠,通过求解最小化线长等目标及满足一定约束的布局问题来产生单元的最佳位置。合法化通过单元的局部移动消除全局布局之后遗留的重叠。详细布局在合法化的基础上局部移动部分单元,进一步优化总线长等目标。全局布局是VLSI布局中最关键的一步,因为它大体上确定了每个单元的位置,从而决定了布局的质量。因此,基于分析方法的布局算法研究主要集中在全局布局。
二次布局和非线性(不是二次)布局方法是分析方法中两种最流行的方法。一般来说,二次布局本质上更有效(由于其简单的二次线长模型和二次规划问题的求解),非线性布局可以获得更好的解决方案(主要是由于其更准确的线长模型)。非线性布局使用光滑和更准确的线长模型来近似半周长线长(HPWL)并解析地计算梯度。在非线性布局中,通常采用二次罚方法将约束放到目标函数中,并通过求解一系列无约束极小化问题来获得布局结果。由于求解非线性优化问题通常是耗时的,所以通常采用多级框架来减少运行时间,提高可扩展性。
通过将违背每个网格密度约束值的平方惩罚到目标函数中,二次罚方法通过增加罚参数的值可以迅速地散开单元。然而,由于线长项和密度惩罚项都在目标函数中,随着罚参数的增加,目标函数中密度惩罚项可能会变得太大,而线长项的值太小。这种情况会导致总线长急剧地增加,从而全局布局解的质量变差。此外,光滑密度函数(例如钟形函数或是S型函数)通常是高度非凸的。因此,随着罚参数值的增加,该问题会变得难以正常地求解,使得二次罚方法很可能遭遇病态情况,从而限制解的质量。
由于乘子的值并不总是增加的,所以增广拉格朗日方法可以减少病态情况的发生。然而,增广拉格朗日方法散开单元的速度比二次罚方法来得慢。此外,如果没有精确的线搜索,增广拉格朗日方法得到的解不足以接近原问题的驻点。
现有的全局布局算法都是直接使用优化方法,并且使用不同的策略仔细选择参数值,以获得更好的布局结果。此外,现代电路设计通常需要考虑不同的设计要求和约束。这就对优化方法的可扩展性提出了更高的要求。因此,优化方法最好可以考虑VLSI全局布局问题的特点,即大规模的问题规模、非凸约束等,并开发出更高效、更有效的非线性优化方法来处理全局布局问题。
发明内容
有鉴于此,本发明的目的在于设计一个快速并且有理论依据的优化算法,并用其来解决超大规模集成电路全局布局问题。其基本思想是保留二次罚方法和增广拉格朗日法的优点,并将二次罚方法平稳地过渡到了增广拉格朗日法,使其可以很好的考虑VLSI全局布局问题的特点,即大规模的问题规模、非凸约束等。从而使得单元可以在“二次罚”阶段迅速扩散,并为“增广拉格朗日”阶段提供一个很好的初始解,最终得到一个高质量的结果。此外,我们证明了所提出的广义增广拉格朗日方法对于全局布局问题是全局收敛的,即使有不同的约束条件。
为实现上述目的,本发明采用以下技术方案:一种基于广义增广拉格朗日的集成电路全局布局优化方法,其包括以下步骤:步骤S1:将电路表示为超图H={V,E};电路中的每个单元都被当成一个顶点;每个线网被当作是一个超边;其中V={v1,v2,...,vn}是n个单元的集合;E={e1,e2,...,em}是m个线网的集合;n、m为自然数;步骤S2:提供一广义增广拉格朗日方法,并用其解决VLSI全局布局问题;步骤S3:证明了步骤S2中提出的广义增广拉格朗日方法对于全局布局问题是全局收敛的;步骤S4:将该广义增广拉格朗日方法应用于处理带有线网拥塞度约束的全局布局问题。
与现有技术相比,本发明具有以下优点:(1)本发明提出的广义增广拉格朗日方法保留了二次罚方法和增广拉格朗日法的优点,并将二次罚方法平稳地过渡到了增广拉格朗日法。用该方法来求解全局布局问题时,单元可以在“二次罚”阶段迅速扩散,并为“增广拉格朗日”阶段提供一个很好的初始解,最终得到一个高质量的结果;(2)本发明证明了所提出的广义增广拉格朗日方法对于全局布局问题是全局收敛的,即使有不同的约束条件;(3)该方法不仅实现了线长的优化,也保证了求解的速度。ICCAD 2012计算机辅助设计竞赛的标准测试实例集的实验结果表明,该方法与其他四种常用的非线性优化方法(二次罚方法,拉格朗日乘子法,和两种增广拉格朗日法)相比,得到的结果质量是最好的,并且能够处理不同的目标,具有较强的鲁棒性。特别是,我们的广义增广拉格朗日方法在理论上是正确的,并且可以解决在许多领域都有广泛的应用的一般大规模非线性优化问题。
附图说明
图1为本发明一实施例的广义增广拉格朗日算法框架示意图。
图2为GALM中使用的ω曲线示意图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步解释说明。
本发明提供一种基于广义增广拉格朗日的集成电路全局布局优化方法,其包括以下步骤:
步骤S1:将电路表示为超图H={V,E};电路中的每个单元都被当成一个顶点;每个线网被当作是一个超边;其中V={v1,v2,...,vn}是n个单元的集合;E={e1,e2,...,em}是m个线网的集合;n、m为自然数;步骤S2:提供一广义增广拉格朗日方法,并用其解决VLSI全局布局问题;步骤S3:证明了步骤S2中提出的广义增广拉格朗日方法对于全局布局问题是全局收敛的;步骤S4:将该广义增广拉格朗日方法应用于处理带有线网拥塞度约束的全局布局问题。
在本发明一实施例中,所述步骤S1的布局区域是矩形薄板,它的宽度和高度分别为W和H,则它的左下角坐标为(0,0),右上角为(W,H),(xi,yi)为单元vi的中心坐标;把布局区域被划分一系列大小相同的bin;利用log-sum-exp线长模型和钟形方法分别用来近似光滑化总线长和密度函数,则全局布局问题表示为:
其中W(x,y)是一线长函数,Db(x,y)是一密度函数,它是是bin b中可移动单元的总面积,Mb是bin b中最大允许放置的可移动单元的面积。
在本发明一实施例中,在可布线性驱动的全局布局中,当考虑线网拥塞度的全局布局问题被描述为:
其中是bin b中光滑化后的线网拥塞度,Sb是bin b中被允许的总的布线面积。
在本发明一实施例中,所述步骤S2中,利用广义增广拉格朗日方法GALM求解下列一系列的无约束的优化问题来解决最小化问题:
通过更新参数ω和拉格朗日乘子μk,其中chip表示芯片区域,
其中ρ表示罚参数,并令v=(x,y)和f(v)=Lρ(x,y,μk);采用了共轭梯度法作为求解无约束极小化问题。
在本发明一实施例中,共轭梯度法求解具体包括以下步骤:
步骤S21:将i设为0,并在计算梯度gk0和共轭方向dk0
步骤S22:确定第i次迭代的步长αki:在求解过程的每一次迭代中,采用非精确线搜索来有效的确定步长,即令步长其中s为人为定义的参数,wb表示bin b的宽度,dki表示共轭方向;在计算步长之后,更新迭代结果,并计算相应的梯度gk(i+1)
步骤S23:采用PRP公式来更新βk(i+1),并更新了共轭方向dk(i+1)
步骤S24:将vki被设置为下一轮共轭梯度法求解的初始解;
步骤S25:根据溢出值比例更新了参数ω;ω更新函数是基于Gompertz曲线,在开始和结束处具有最慢的增长率,参数ω的更新公式如下
其中ω0,ω1和ω2是常数,OFR是溢出值比例,它用于衡量单元分布的均匀程度;OFR被定义为所有bin中的单元总溢出面积与所有可移动单元的面积之和的比值;OFR越小,则单元分布越均匀;
步骤S26:由共轭梯度法得到的解将远离原始问题的KKT点;使用下面的公式来更新拉格朗日乘子:
拉格朗日乘子的更新与ω有关,从而减少每个bin中网格密度约束的影响。
较佳的,步骤S25中ω0,ω1和ω2分别被设置为200,6和0.06。
在本发明一实施例中,步骤S3包括以下具体步骤:
步骤S31:拉格朗日函数和得到:
步骤S32:对于VLSI全局布局问题,由于变量v=(x,y)在一个有界和闭合的集合中,并且由于函数的平滑性;得到以下结论:
A1:约束函数的Jacobi矩阵,是一致有界的,即存在两个常数δ0和Δ满足0<δ0<△,使得其中符号表示梯度;
A2:光滑的线长函数的梯度是Lipschitz连续的,即存在常数l>0,使得
A3:广义增广拉格朗日函数是有界的.
根据:A1和A2,通过推导,得到
其中ωk=(vk,μk)、vk=(xk,yk),;
另外,由于共轭梯度法对于f(v)=Lρ(x,y,μk)的充分下降性质,从而得到
其中c1∈(0,1)是一个常数,由共轭方向得
vk+1=vkkdk=vkk(-gkkdk-1)
因此,
由于dk是f(v)在vk处的一个下降方向,且表示上式的右边第一项支配了第二项;使用dk和dk-1的共轭性质,得到其中是一个常数;因此:
结合等式得到
把方程代入到上式得到
Lρ(vk+1k+1)≤Lρ(vkk)-c3||vk+1-vk||2
其中对于任何的ρ>ρ*,存在一个常数ρ*>0,使得c3>0;
由A3得到
由此推出
结合并注意到得到
定理1:假设序列{ωk:=(xk,yk,μk)}是由GALM生成的;则有
定理2:如果序列{ωk:=(xk,yk,μk)}是由GALM生成的,那么
当k→+∞时ωk→1;
步骤S33:
代入上面的等式得到
从而得到了和等式
然后由定理1和2,得到
这意味着由GALM生成的序列{ωk}的极限点ω满足全局布局问题的KKT条件。
在本发明一实施例中,步骤S4包括以下步骤:利用以下公式来更新拉格朗日乘子:
图1为本发明的主要算法框架示意图。图1中算法的“输入”部分,具体实现方式如下:
电路中的每个单元都被当成一个顶点;每个线网被当作是一个超边,就构成了一个超图H(V,E),其中V={v1,v2,...,vn}是n个单元的集合,E={e1,e2,...,em}是m个线网的集合。布局区域是矩形薄板,它的宽度和高度分别为W和H,它的左下角坐标为(0,0),右上角为(W,H),(xi,yi)为单元vi的中心坐标。
忽略合理的单元重叠,全局布局的目标是确定每个单元的最佳位置,在不违反密度约束的前提下,使得目标值(如线长,时延,布线拥塞等)最小化。为了均匀地散开单元,我们把布局区域被划分一系列大小相同的bin。那么,传统的线长驱动的全局布局问题可以转化为一个约束的最小化问题:
其中W(x,y)是一个线长函数,Db(x,y)是一个密度函数,它是是bin b中可移动单元的总面积,Mb是bin b中最大允许放置的可移动单元的面积。
由于线长和密度函数的非光滑,log-sum-exp线长模型和钟形方法通常分别用来近似光滑化总线长W(x,y)和密度函数Db(x,y)。然后,上述公式(1)可以改写为
除了传统的线长驱动的全局布局问题,在全局布局阶段还需要考虑许多其他新出现的设计规则或约束,如可布线性、时延、模糊效应的影响等。这些约束可以在全局布局中考虑,并整合到全局布局模型中。例如,在可布线性驱动的全局布局中,考虑线网拥塞度的全局布局问题可以被描述为
其中是bin b中光滑化后的线网拥塞度,Sb是bin b中被允许的总的布线面积。
图1中算法第3行到第11行部分,具体实现方式如下:
广义增广拉格朗日方法(GALM)求解下列一系列的无约束的优化问题来解决最小化问题:
通过更新ω和μk,其中chip表示芯片区域
其中令v=(x,y)和f(v)=Lρ(x,y,μk),算法1给出了GALM来求解最小化问题。在算法中,第3行到第11行中我们采用了共轭梯度法作为求解无约束极小化问题的子程序,在13-14行更新参数ω和μk
在用共轭梯度法求解过程中,我们首先将i设为0,并在第3行中计算梯度gk0和共轭方向dk0。然后,在第五行确定第i次迭代的步长αki。由于精确线搜索非常耗时,难以整合到共轭梯度法中来解决无约束的大规模极小化问题。因此,在CG求解过程的每一次迭代中,我们采用ntupalce3中的非精确线搜索来有效的确定步长。在计算步长之后,我们在第6行更新了结果,并在第7行计算相应的梯度gk(i+1)
有许多著名的公式来计算βk(i+1),例如,Hestenes-Stiefel公式,Fletcher-Reeves公式、Dixon公式、Polak Ribiere Polyak公式(PRP),和Dai-Yuan公式。当这些公式应用于凸二次函数时,它们都都能得到相同的搜索方向。然而,对于采用非精确线搜索的一般的非线性函数,它们的表现有很大的不同。由于PRP公式具有自动重启这一良好的性质,它被认为是比其他现有的公式更健壮和更高效的更新βk(i+1)的方式来解决非线性优化问题。因此,GALM采用PRP公式来更新βk(i+1)。我们在第8行中计算了的PRP参数βk(i+1),并在第9行中更新了共轭方向dk(i+1)。最后,在第12行中vki被设置为下一轮共轭梯度法求解的初始解。
图1中算法第12行到第17行部分,具体实现方式如下:
在13行中,我们根据溢出值比例更新了参数ω。如上所述,GALM保留了增广拉格朗日方法的优点,并从二次罚方法平稳的过渡到了增广拉格朗日方法。ω越小,增广拉格朗日法的作用越大。相反,ω越大,二次罚方法的作用越大。特别是,如果ω等于1,无约束最小化问题就是增广拉格朗日方法。如果ω趋于无穷大,则GALM就退化为二次罚方法。另外,参数ω最好可以反映单元的分布情况。
在GALM中,ω更新函数(6)是基于Gompertz曲线,它在开始和结束处具有最慢的增长率。第13行中参数ω的更新公式如下
其中ω0,ω1和ω2是常数,OFR是溢出值比例,它用于衡量单元分布的均匀程度。OFR被定义为所有bin中的单元总溢出面积与所有可移动单元的面积之和的比值,即,
OFR越小,则单元分布越均匀。
图2给出了我们GALM中使用的ω函数的曲线。当OFR减小时,ω也会减小,因此我们的方法可以从二次罚方法平稳的过渡到增广拉格朗日方法。特别是,如果OFR趋于0,则ω趋向于1。在我们的具体实现中,ω0,ω1和ω2分别被设置为200,6和0.06。
由于精确的线搜索非常耗时,因此在共轭梯度法求解器中使用精确的线搜索几乎是不可能的。如果每个网格中的密度不稳定,那么由共轭梯度法得到的无约束最小化问题的解可能不够接近该问题的稳定点。因此,它可能会误导拉格朗日乘子的更新。最后,由共轭梯度法得到的解将远离原始问题的KKT点。在广义增广拉格朗日优化方法中,我们在第14行中使用下面的公式来更新拉格朗日乘子:
在(7)中,拉格朗日乘子的更新与ω有关,这减少了每个bin中网格密度约束的影响。在下一节中我们将证明,这样的拉格朗日乘子更新可以保证所提出的GALM收敛到原始全局布局问题的KKT点。
所述步骤(3)中,我们证明了由GALM生成的序列的极限点满足了最小化问题的KKT条件。这个理论上的收敛具有两方面的意义。首先,全局收敛算法的极限点必定是理论上满足一些性质的原始GP问题的一个解。其次,全局布局解的质量可以通过迭代不断提高。
最小化问题的拉格朗日函数是
最小化问题的KKT条件是,如果(x*,y*)是最小化问题的一个解,则存在对于所有的b,使得
根据算法1中的第14行,我们得到
对于VLSI全局布局问题,由于变量v=(x,y)在一个有界和闭合的集合中,并且由于函数的平滑性,所以下面的断言显然是正确的。
断言:A1.约束函数的Jacobi矩阵,是一致有界的。也就是说,存在0<δ<△,使得
A2:光滑的线长函数的梯度是Lipschitz连续的,即存在l>0,使得
A3:广义增广拉格朗日函数(5)是有界的,即存在B>0,使得
根据断言A1和A2,通过推导,我们可以得到
其中ωk=(vk,μk)和vk=(xk,yk)都是由算法1得到。
另外,由于共轭梯度法对于f(v)=Lρ(x,y,μk)的充分下降性质,我们可以得到
其中c1∈(0,1)是一个常数。由共轭方向(见算法1的第9行),可得
vk+1=vkkdk=vkk(-gkkdk-1).
因此,
由于dk是f(v)在vk处的一个下降方向,我们有这意味着上式的右边第一项支配了第二项。使用dk和dk-1的共轭性质,我们可以得到其中是一个常数。因此,由方程(10),我们可以得到
结合等式我们可以得到
把方程(9)代入到方程(11)中,可以得到
Lρ(vk+1k+1)≤Lρ(vkk)-c3||vk+1-vk||2, (12)
其中显然,对于任何的ρ>ρ*,存在ρ*>ρ,使得c3>0。
由断言A3,我们可以得到
由此可以推出
结合(8),(9)和(13),并注意到我们立即得到
定理1:假设序列{ωk:=(xk,yk,μk)}是由GALM生成的。则有
定理2:如果序列{ωk:=(xk,yk,μk)}是由GALM生成的,那么
当k→+∞时ωk→1。
证明:由于vk=(xk,yk),我们有
由算法1中的第14行,我们可以得到
把它代入上面的等式得到
我们得到了和等式(14),完成了上述证明。
然后由定理1和2,我们有
这意味着由GALM生成的序列{ωk}的极限点ω满足全局布局问题的KKT条件。
所述步骤(4)中,我们扩展我们的GALM来处理不同约束条件下的GP问题。不失一般性,我们运用我们的GALM来处理带有拥塞度约束的全局布局问题。在这个问题中,我们不仅考虑总线长和密度,还考虑每个bin的拥塞度。
全局布局问题的广义增广拉格朗日函数是
我们用下面的公式来更新拉格朗日乘子:
通过第步骤(3)中的相同推导,我们可以得到类似于定理1和2的关于全局布局问题的GALM全局收敛的结论。
上述实施例仅供说明本发明之用,本技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以作出各种变换或变化,因此,所有等同的技术方案也应该属于本发明的范畴。

Claims (8)

1.一种基于广义增广拉格朗日的集成电路全局布局优化方法,其特征在于:包括以下步骤:
步骤S1:将电路表示为超图H={V,E};电路中的每个单元都被当成一个顶点;每个线网被当作是一个超边;其中V={v1,v2,...,vn}是n个单元的集合;E={e1,e2,...,em}是m个线网的集合;n、m为自然数;
步骤S2:提供一广义增广拉格朗日方法,并用其解决VLSI全局布局问题;
步骤S3:证明了步骤S2中提出的广义增广拉格朗日方法对于全局布局问题是全局收敛的;
步骤S4:将该广义增广拉格朗日方法应用于处理带有线网拥塞度约束的全局布局问题。
2.根据专利要求1所述的基于广义增广拉格朗日的集成电路全局布局优化方法,其特征在于:所述步骤S1的布局区域是矩形薄板,它的宽度和高度分别为W和H,则它的左下角坐标为(0,0),右上角为(W,H),(xi,yi)为单元vi的中心坐标;把布局区域被划分一系列大小相同的bin;利用log-sum-exp线长模型和钟形方法分别用来近似光滑化总线长和密度函数,则全局布局问题表示为:
其中W(x,y)是一线长函数,Db(x,y)是一密度函数,它是是bin b中可移动单元的总面积,Mb是bin b中最大允许放置的可移动单元的面积。
3.根据权利要求2所述的基于广义增广拉格朗日的集成电路全局布局优化方法,其特征在于:在可布线性驱动的全局布局中,当考虑线网拥塞度的全局布局问题被描述为:
其中是bin b中光滑化后的线网拥塞度,Sb是bin b中被允许的总的布线面积。
4.根据权利要求1所述的基于广义增广拉格朗日的集成电路全局布局优化方法,其特征在于:所述步骤S2中,利用广义增广拉格朗日方法GALM求解下列一系列的无约束的优化问题来解决最小化问题:
通过更新参数ω和拉格朗日乘子μk,其中chip表示芯片区域,
其中ρ表示罚参数,并令v=(x,y)和f(v)=Lρ(x,y,μk);采用了共轭梯度法作为求解无约束极小化问题。
5.根据权利要求4所述的基于广义增广拉格朗日的集成电路全局布局优化方法,其特征在于:共轭梯度法求解具体包括以下步骤:
步骤S21:将i设为0,并在计算梯度gk0和共轭方向dk0
步骤S22:确定第i次迭代的步长αki:在求解过程的每一次迭代中,采用非精确线搜索来有效的确定步长,即令步长其中s为人为定义的参数,wb表示bin b的宽度,dki表示共轭方向;在计算步长之后,更新迭代结果,并计算相应的梯度gk(i+1)
步骤S23:采用PRP公式来更新βk(i+1),并更新了共轭方向dk(i+1)
步骤S24:将vki被设置为下一轮共轭梯度法求解的初始解;
步骤S25:根据溢出值比例更新了参数ω;ω更新函数是基于Gompertz曲线,在开始和结束处具有最慢的增长率,参数ω的更新公式如下
其中ω0,ω1和ω2是常数,OFR是溢出值比例,它用于衡量单元分布的均匀程度;OFR被定义为所有bin中的单元总溢出面积与所有可移动单元的面积之和的比值;OFR越小,则单元分布越均匀;
步骤S26:由共轭梯度法得到的解将远离原始问题的KKT点;使用下面的公式来更新拉格朗日乘子:
拉格朗日乘子的更新与ω有关,从而减少每个bin中网格密度约束的影响。
6.根据权利要求5所述的基于广义增广拉格朗日的集成电路全局布局优化方法,其特征在于:步骤S25中ω0,ω1和ω2分别被设置为200,6和0.06。
7.根据权利要求1所述的基于广义增广拉格朗日的集成电路全局布局优化方法,其特征在于:步骤S3包括以下具体步骤:
步骤S31:拉格朗日函数和得到:
步骤S32:对于VLSI全局布局问题,由于变量v=(x,y)在一个有界和闭合的集合中,并且由于函数的平滑性;得到以下结论:
A1:约束函数的Jacobi矩阵,是一致有界的,即存在两个常数δ0和Δ满足0<δ0<△,使得其中符号表示梯度;
A2:光滑的线长函数的梯度是Lipschitz连续的,即存在常数l>0,使得
A3:广义增广拉格朗日函数是有界的.
根据:A1和A2,通过推导,得到
其中ωk=(vk,μk)、vk=(xk,yk);
另外,由于共轭梯度法对于f(v)=Lρ(x,y,μk)的充分下降性质,从而得到
其中c1∈(0,1)是一个常数,由共轭方向得
vk+1=vkkdk=vkk(-gkkdk-1)
因此,
由于dk是f(v)在vk处的一个下降方向,且表示上式的右边第一项支配了第二项;使用dk和dk-1的共轭性质,得到其中是一个常数;因此:
结合等式得到
把方程代入到上式得到
Lρ(vk+1k+1)≤Lρ(vkk)-c3||vk+1-vk||2
其中对于任何的ρ>ρ*,存在一个常数ρ*>0,使得c3>0;
由A3得到
由此推出
结合并注意到得到
定理1:假设序列{ωk:=(xk,yk,μk)}是由GALM生成的;则有
定理2:如果序列{ωk:={xk,yk,μk)}是由GALM生成的,那么
当k→+∞时ωk→1;
步骤S33:
代入上面的等式得到
从而得到了和等式
然后由定理1和2,得到
这意味着由GALM生成的序列{ωk}的极限点ω满足全局布局问题的KKT条件。
8.根据权利要求1所述的基于广义增广拉格朗日的集成电路全局布局优化方法,其特征在于:步骤S4包括以下步骤:
利用以下公式来更新拉格朗日乘子:
CN201810563559.3A 2018-05-25 2018-05-25 基于广义增广拉格朗日的集成电路全局布局优化方法 Expired - Fee Related CN108846187B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810563559.3A CN108846187B (zh) 2018-05-25 2018-05-25 基于广义增广拉格朗日的集成电路全局布局优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810563559.3A CN108846187B (zh) 2018-05-25 2018-05-25 基于广义增广拉格朗日的集成电路全局布局优化方法

Publications (2)

Publication Number Publication Date
CN108846187A true CN108846187A (zh) 2018-11-20
CN108846187B CN108846187B (zh) 2022-07-15

Family

ID=64210188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810563559.3A Expired - Fee Related CN108846187B (zh) 2018-05-25 2018-05-25 基于广义增广拉格朗日的集成电路全局布局优化方法

Country Status (1)

Country Link
CN (1) CN108846187B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112257368A (zh) * 2019-07-02 2021-01-22 上海复旦微电子集团股份有限公司 时钟布局方法、装置、eda工具及计算机可读存储介质
CN112711930A (zh) * 2020-12-24 2021-04-27 西安国微半导体有限公司 一种基于线网分布的可布线性驱动的全局布局方法及装置
CN113673196A (zh) * 2021-08-15 2021-11-19 上海立芯软件科技有限公司 一种基于可布线性预测的全局布线优化方法
TWI797713B (zh) * 2021-08-11 2023-04-01 創意電子股份有限公司 佈局方法、電腦程式產品與非暫態電腦可讀取儲存媒體

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080072182A1 (en) * 2006-09-19 2008-03-20 The Regents Of The University Of California Structured and parameterized model order reduction
US20080115098A1 (en) * 2006-11-09 2008-05-15 Chang Gung University Method of designing a synchronous circuit of VLSI for clock skew scheduling and optimization
US20090031259A1 (en) * 2007-07-25 2009-01-29 Gray Michael S Obtaining a feasible integer solution in a hierarchical circuit layout optimization
US20160327936A1 (en) * 2015-05-04 2016-11-10 Bigwood Technology, Inc. Global optimal solution for a practical system modeled as a general constrained nonlinear optimization problem

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080072182A1 (en) * 2006-09-19 2008-03-20 The Regents Of The University Of California Structured and parameterized model order reduction
US20080115098A1 (en) * 2006-11-09 2008-05-15 Chang Gung University Method of designing a synchronous circuit of VLSI for clock skew scheduling and optimization
US20090031259A1 (en) * 2007-07-25 2009-01-29 Gray Michael S Obtaining a feasible integer solution in a hierarchical circuit layout optimization
US20160327936A1 (en) * 2015-05-04 2016-11-10 Bigwood Technology, Inc. Global optimal solution for a practical system modeled as a general constrained nonlinear optimization problem

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴为民等: "面向甚大规模集成电路的时延驱动布局方法", 《电子学报》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112257368A (zh) * 2019-07-02 2021-01-22 上海复旦微电子集团股份有限公司 时钟布局方法、装置、eda工具及计算机可读存储介质
CN112711930A (zh) * 2020-12-24 2021-04-27 西安国微半导体有限公司 一种基于线网分布的可布线性驱动的全局布局方法及装置
CN112711930B (zh) * 2020-12-24 2023-02-10 西安国微半导体有限公司 一种基于线网分布的可布线性驱动的全局布局方法及装置
TWI797713B (zh) * 2021-08-11 2023-04-01 創意電子股份有限公司 佈局方法、電腦程式產品與非暫態電腦可讀取儲存媒體
CN113673196A (zh) * 2021-08-15 2021-11-19 上海立芯软件科技有限公司 一种基于可布线性预测的全局布线优化方法
CN113673196B (zh) * 2021-08-15 2024-02-06 上海立芯软件科技有限公司 一种基于可布线性预测的全局布线优化方法

Also Published As

Publication number Publication date
CN108846187B (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
CN108846187A (zh) 基于广义增广拉格朗日的集成电路全局布局优化方法
Mandal et al. Particle swarm optimization technique based short-term hydrothermal scheduling
Pan et al. A hybrid MILP and IPM approach for dynamic economic dispatch with valve-point effects
Li et al. Modeling a hybrid methodology for evaluating and forecasting regional energy efficiency in China
Si et al. Performance indices and evaluation of algorithms in building energy efficient design optimization
Lukovics et al. Successful universities towards the improvement of regional competitiveness:‘fourth generation’universities
Wang et al. An effective differential harmony search algorithm for the solving non-convex economic load dispatch problems
Pepper et al. Solving the traveling salesman problem with annealing-based heuristics: a computational study
Hatamkhani et al. Multi-objective optimization of hydropower and agricultural development at river basin scale
Cheng et al. Short-term scheduling for large-scale cascaded hydropower systems with multivibration zones of high head
Liu et al. A heuristic algorithm combining Pareto optimization and niche technology for multi-objective unequal area facility layout problem
CN107578121A (zh) 基于改进萤火虫算法优化svm的变电工程造价预测方法
Hegazy et al. Heuristic method for satisfying both deadlines and resource constraints
Mohammadi et al. Accelerated and robust analytical target cascading for distributed optimal power flow
Bahmanifirouzi et al. Multi-objective stochastic dynamic economic emission dispatch enhancement by fuzzy adaptive modified theta particle swarm optimization
Dalirinia et al. Lotus effect optimization algorithm (LEA): a lotus nature-inspired algorithm for engineering design optimization
CN110232472A (zh) 一种低影响开发布局的多目标优化方法
CN115457226A (zh) 矢量地图生成方法、装置、电子设备和可读存储介质
CN102063536B (zh) 基于模式匹配的电源/地线网络与布图规划的协同设计方法
Roy et al. OSFA: A new paradigm of aging aware gate-sizing for power/performance optimizations under multiple operating conditions
Kathpal et al. Hybrid PSO–SA algorithm for achieving partitioning optimization in various network applications
Hirose Interpretable modeling for short-and medium-term electricity demand forecasting
CN106446359B (zh) 基于流式大数据处理方式的降雨径流预测计算方法
Ghasemi et al. A self-competitive mutation strategy for Differential Evolution algorithms with applications to Proportional–Integral–Derivative controllers and Automatic Voltage Regulator systems
Dai et al. Research on mathematical model of box office forecast through BP neural network and big data technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220715

CF01 Termination of patent right due to non-payment of annual fee