CN108804377A - 一种总线任务处理方法及系统 - Google Patents
一种总线任务处理方法及系统 Download PDFInfo
- Publication number
- CN108804377A CN108804377A CN201810373006.1A CN201810373006A CN108804377A CN 108804377 A CN108804377 A CN 108804377A CN 201810373006 A CN201810373006 A CN 201810373006A CN 108804377 A CN108804377 A CN 108804377A
- Authority
- CN
- China
- Prior art keywords
- level
- data
- processor
- subtask
- dsp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明提供一种总线任务处理方法及系统,其方法包括从任务栈中读取主任务数据;将主任务数据进行一级分解得到多个一级子任务数据;将多个一级子任务数据分配至多个处理器中;在多个所述处理器中依次执行分配的一级子任务数据,并确定是否将当前处理器中的一级子任务数据进行二级分解处理,通过二级分解处理得到多个二级子任务数据,在所述当前处理器执行所述多个二级子任务数据。本发明以主从形式将主任务数据进行分解,分解后的子任务数据分配至多个处理器中,可将主任务并列执行,并且以流水形式依次进行,能够减小单个处理器执行任务的压力,降低带宽需求,提升了运算性能。
Description
技术领域
本发明主要涉及任务数据处理领域,具体涉及一种总线任务处理方法及系统。
背景技术
在现代电子对抗环境中,信号处理对于处理性能的需求越来越高。目前,提高处理器主频是一种有效的方法,但是主频的提升也会受到工艺等方面的限制,不断的提升处理器主频,此方式下处理器内核对数据的带宽需求也越来越高,如何解决上述问题是目前需研究的方向。
发明内容
本发明所要解决的技术问题是针对现有技术的不足,提供一种总线任务处理方法及系统。
本发明解决上述技术问题的技术方案如下:一种总线任务处理方法,包括如下步骤:
主处理器从任务栈中读取主任务数据,
将所述主任务数据进行一级分解得到多个一级子任务数据,
将多个一级子任务数据分配至多个从处理器中;
所述主处理器调用各个所述从处理器执行分配的一级子任务数据,当确定当前从处理器中的一级子任务数据的数据大小大于预定值时,将所述一级子任务数据进行二级分解处理,得到多个二级子任务数据,并调用当前从处理器执行所述多个二级子任务数据。
本发明的有益效果是:以主从形式将主任务数据进行分解,分解后的子任务数据分配到多个处理器中,可将主任务并列执行,并且以流水形式依次进行,能够减小单个处理器执行任务的压力,降低带宽需求,提升了运算性能。
在上述技术方案的基础上,本发明还可以做如下改进。
进一步,所述将主任务数据进行一级分解得到多个一级子任务数据,具体为:
获取所述主任务数据中的多个类别属性,根据不同的类别属性将所述主任务数据进行一级分解,得到多个不同类别属性的一级子任务数据。
采用上述进一步技术方案的有益效果是:可根据主任务数据中不同的类别属性进行分解,将分解得到的多个子任务数据分配至各处理器中,利于多个处理器依次执行。
进一步,所述将多个一级子任务数据分配至多个从处理器中,具体为:
对各个一级子任务数据进行编号得到一级子任务数据R1、R2……Rn,并对各个从处理器进行编号得到从处理器DSP1、DSP2……DSPm,且将一级子任务数据R1、R2……Rn分配至从处理器DSP1、DSP2……DSPm中。
采用上述进一步技术方案的有益效果是:一级子任务数据一对一的分配至处理器中,利用多阵列式的处理器并列执行主任务,减小单个处理器执行任务的压力,降低带宽需求。
进一步,所述从处理器数据包括多核共享存储器,所述多核共享存储器包括乒缓冲区和乓缓冲区,所述乒缓冲区用于存储所述主处理器分配的一级子任务数据或分解的多个二级子任务数据,所述乓缓冲区用于存储处理完成的一级子任务数据或处理完成的多个二级子任务数据。
采用上述进一步技术方案的有益效果是:通过乒缓冲和乓缓冲的交替缓冲完成数据在多个DSP从处理器之间交互,通过这种方式可以实现数据和算法的并行处理,达到最优化利用多DSP资源,实现高速互联,从而提升了运算性能。
进一步,所述从处理器数据包括多核共享存储器,在所述多核共享存储器中建立乒缓冲区和乓缓冲区,所述乒缓冲区用于存储所述主处理器分配的一级子任务数据,所述乓缓冲区用于存储处理完成的一级子任务数据或多个二级子任务数据。
采用上述进一步技术方案的有益效果是:在多核共享存储器中包括两个缓冲区,乒缓冲区与主处理器实现数据交互,当其他从处理器需要乓缓冲区中的数据时,可以从乓缓冲区进行调用和交互,能够最优化利用多DSP资源,实现高速互联。
进一步,所述当确定当前从处理器中的一级子任务数据大于预定值时,将所述一级子任务数据进行二级分解处理,具体为:
获取当前从处理器的最大处理值,将所述最大处理值作为所述预定值,将一级子任务数据的数据大小与所述最大处理值进行比较,如果所述一级子任务数据的数据大小大于所述最大处理值,则根据预设分解值将所述一级子任务数据进行二级分解处理,得到多个二级子任务数据,其中预设分解值小于或等于当前从处理器的最大处理值。
采用上述进一步技术方案的有益效果是:能够根据当前从处理器自身的处理量再次考虑是否将一级子任务数据进行分解,通过二级分解处理得到利于当前从处理器处理更小的二级子任务数据,降低带宽需求,提升处理器的运算性能。
进一步,还包括步骤:
当前从处理器执行完成一级子任务数据时,生成完成标识,将所述完成标识发送至下一从处理器中执行分配至的一级子任务数据。
采用上述进一步技术方案的有益效果是:当前从处理器完成子任务数据时,发送完成标识给下一从处理器,以流水形式有序的执行子任务数据,防止任务处理时一些资源出现死锁情况。
本发明解决上述技术问题的另一技术方案如下:一种总线任务处理系统,包括:
主处理器,用于从任务栈中读取主任务数据,将所述主任务数据进行一级分解得到多个一级子任务数据;还用于将多个一级子任务数据分配至多个从处理器中,并调用各个所述从处理器执行分配的一级子任务数据,当确定当前从处理器中的一级子任务数据的数据大小大于预定值时,将所述一级子任务数据进行二级分解处理,得到多个二级子任务数据,并调用当前从处理器执行所述多个二级子任务数据;
所述从处理器,用于根据所述主处理器的调用执行一级子任务数据;还用于根据所述主处理器的调用执行所述多个二级子任务数据。
在上述技术方案的基础上,本发明还可以做如下改进。
进一步,所述主处理器具体用于:
获取所述主任务数据中的多个类别属性,根据不同的类别属性将所述主任务数据进行一级分解,得到多个不同类别属性的一级子任务数据。
进一步,所述主处理器具体用于:
对各个一级子任务数据进行编号得到一级子任务数据R1、R2……Rn,并对各个从处理器进行编号得到从处理器DSP1、DSP2……DSPm,且将一级子任务数据R1、R2……Rn分配至从处理器DSP1、DSP2……DSPm中。
进一步,所述从处理器数据包括多核共享存储器,在所述多核共享存储器中建立乒缓冲区和乓缓冲区,所述乒缓冲区用于存储所述主处理器分配的一级子任务数据,所述乓缓冲区用于存储处理完成的一级子任务数据或多个二级子任务数据。
采用上述进一步技术方案的有益效果是:在多核共享存储器中包括两个缓冲区,乒缓冲区与主处理器实现数据交互,当其他从处理器需要乓缓冲区中的数据时,可以从乓缓冲区进行调用和交互,能够最优化利用多DSP资源,实现高速互联。
进一步,所述从处理器还用于:当执行完成一级子任务数据时,生成完成标识,将所述完成标识发送至下一从处理器中执行分配到的一级子任务数据。
采用上述进一步技术方案的有益效果是:当前从处理器完成子任务数据时,发送完成标识给下一从处理器,以流水形式有序的执行子任务数据,防止任务处理时一些资源出现死锁情况。
进一步,所述主处理器还具体用于:
获取当前从处理器的最大处理值,将所述最大处理值作为所述预定值,将一级子任务数据的数据大小与所述最大处理值进行比较,如果所述一级子任务数据的数据大小大于所述最大处理值,则根据预设分解值将所述一级子任务数据进行二级分解处理,得到多个二级子任务数据,其中预设分解值小于或等于当前从处理器的最大处理值。
进一步,所述从处理器数据包括多核共享存储器,在所述多核共享存储器中建立乒缓冲区和乓缓冲区,所述乒缓冲区用于存储所述主处理器分配的一级子任务数据,所述乓缓冲区用于存储处理完成的一级子任务数据或多个二级子任务数据。
采用上述进一步技术方案的有益效果是:在多核共享存储器中包括两个缓冲区,乒缓冲区与主处理器实现数据交互,当其他从处理器需要乓缓冲区中的数据时,可以从乓缓冲区进行调用和交互,能够最优化利用多DSP资源,实现高速互联。
附图说明
图1为本发明实施例提供的总线任务处理方法的方法流程图;
图2为本发明实施例提供的总线任务处理系统的模块框图;
图3为本发明实施例提供的数据分配的示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
图1为本发明实施例提供的总线任务处理方法的方法流程图;
如图1所示,一种总线任务处理方法,包括如下步骤:
主处理器从任务栈中读取主任务数据,
将所述主任务数据进行一级分解得到多个一级子任务数据,
将多个一级子任务数据分配至多个从处理器中;
所述主处理器调用各个所述从处理器执行分配的一级子任务数据,当确定当前从处理器中的一级子任务数据的数据大小大于预定值时,将所述一级子任务数据进行二级分解处理,得到多个二级子任务数据,并调用当前从处理器执行所述多个二级子任务数据。
应理解的,各个从处理器依次执行分配的一级子任务数据,当前正在执行任务的从处理器视为当前从处理器,如果当前从处理器中的一级子任务数据的的数据大小大于预定值时,将所述一级子任务数据进行二级分解处理,当前处理器执行完成时,由下一处理器执行分配的一级子任务数据,则下一处理器视为当前从处理器。
需说明的,所述主处理器将多个一级子任务数据分配至多个从处理器中包括两种情形,一种为,从处理器中只分配到一个一级子任务数据的情况,则在执行时确定从处理器中的一级子任务数据的数据大小是否大于预定值,如果大于则进行二级分解处理;另一种为,从处理器中分配到两个或多个一级子任务数据的情况,则在执行时分别确定从处理器中的各个一级子任务数据的数据大小是否大于预定值,将大于预设值的一级子任务数据进行二次分解处理。
上述实施例中,以主从形式将主任务数据进行分解,分解后的子任务数据分配到多个处理器中,可将主任务并列执行,并且以流水形式依次进行,能够减小单个处理器执行任务的压力,降低带宽需求,提升了运算性能。
可选的,作为本发明的一个实施例,所述将主任务数据进行一级分解得到多个一级子任务数据,具体为:
获取所述主任务数据中的多个类别属性,根据不同的类别属性将所述主任务数据进行一级分解,得到多个不同类别属性的一级子任务数据。
例如,类别属性包括多种字符类型,根据字符类型的不同进行分解。
上述实施例中,可根据主任务数据中不同的类别属性进行分解,将分解得到的多个子任务数据分配至各处理器中,利于多个处理器依次执行。
图3为本发明实施例提供的数据分配的示意图;
可选的,作为本发明的一个实施例,如图3所示,所述将多个一级子任务数据分配至多个从处理器中,具体为:
对各个一级子任务数据进行编号得到一级子任务数据R1、R2……Rn,并对各个从处理器进行编号得到从处理器DSP1、DSP2……DSPm,且将一级子任务数据R1、R2……Rn分配至从处理器DSP1、DSP2……DSPm中。
可选的,从处理器的数目与一级子任务数据的数目可设置为相等,即n=m,将一级子任务数据R1、R2……Rn一一对应的分配至从处理器DSP1、DSP2……DSPm中。
具体的,处理器为DSP从处理器,DSP从处理器一半用于EDMA读取数据,另一半用于存储处理后的数据,EDMA是DSP从处理器中用于快速数据交换的重要技术,具有独立于CPU的后台批量数据传输的能力。
上述实施例中,一级子任务数据一对一的分配至从处理器中,利用多阵列式的从处理器并列执行主任务,减小单个从处理器执行任务的压力,降低带宽需求。
可选的,作为本发明的一个实施例,还包括步骤:
当所述当前从处理器执行完成一级子任务数据时,生成完成标识,将所述完成标识发送至下一从处理器中执行分配至的一级子任务数据。
上述实施例中,当前从处理器完成子任务数据时,发送完成标识给下一从处理器,以流水形式有序的执行子任务数据,防止任务处理时一些资源出现死锁情况。
可选的,作为本发明的一个实施例,所述当确定当前从处理器中的一级子任务数据大于预定值时,将所述一级子任务数据进行二级分解处理,具体为:
获取当前从处理器的最大处理值,将所述最大处理值作为所述预定值,将一级子任务数据的数据大小与所述最大处理值进行比较,如果所述一级子任务数据的的数据大小大于所述最大处理值,则根据预设分解值将所述一级子任务数据进行二级分解处理,得到多个二级子任务数据,其中预设分解值小于或等于当前从处理器的最大处理值。
应理解的,所述预定值也可设为小于当前从处理器的最大处理值的数值,且所述预设分解值小于所述预定值。
上述实施例中,能够根据当前从处理器自身的处理量再次考虑是否将一级子任务数据进行分解,通过二级分解处理得到利于当前从处理器处理更小的二级子任务数据,降低带宽需求,提升从处理器的运算性能。
可选的,作为本发明的一个实施例,所述从处理器数据包括多核共享存储器,在所述多核共享存储器中建立乒缓冲区和乓缓冲区,所述乒缓冲区用于存储所述主处理器分配的一级子任务数据,所述乓缓冲区用于存储处理完成的一级子任务数据或多个二级子任务数据。
上述实施例中,在多核共享存储器中包括两个缓冲区,乒缓冲区与主处理器实现数据交互,当其他从处理器需要乓缓冲区中的数据时,可以从乓缓冲区进行调用和交互,能够最优化利用多DSP资源,实现高速互联。
图2为本发明实施例提供的总线任务处理系统的模块框图;
如图2所示,可选的,作为本发明的另一个实施例,一种总线任务处理系统,包括:
主处理器,用于从任务栈中读取主任务数据,将所述主任务数据进行一级分解得到多个一级子任务数据;还用于将多个一级子任务数据分配至多个从处理器中,并逐一调用所述从处理器执行分配的一级子任务数据,当确定当前从处理器中的一级子任务数据大于预定值时,将所述一级子任务数据进行二级分解处理,得到多个二级子任务数据,并调用当前从处理器执行所述多个二级子任务数据;
所述从处理器,用于根据所述主处理器的调用执行一级子任务数据;还用于根据所述主处理器的调用执行所述多个二级子任务数据。
应理解的,各个从处理器依次执行分配的一级子任务数据,当前正在执行任务的从处理器视为当前从处理器,如果当前从处理器中的一级子任务数据的容量值大于预定值时,将所述一级子任务数据进行二级分解处理,当前处理器执行完成时,由下一处理器执行分配的一级子任务数据,则下一处理器视为当前从处理器。
上述实施例中,以主从形式将主任务数据进行分解,分解后的子任务数据分配到多个从处理器中,可将主任务并列执行,并且以流水形式依次进行,能够减小单个从处理器执行任务的压力,降低带宽需求,提升了运算性能。
可选的,作为本发明的一个实施例,所述主处理器具体用于:
获取所述主任务数据中的多个类别属性,根据不同的类别属性将所述主任务数据进行一级分解,得到多个不同类别属性的一级子任务数据。
例如,类别属性包括多种字符类型,根据字符类型的不同进行分解。
上述实施例中,可根据主任务数据中不同的类别属性进行分解,将分解得到的多个子任务数据分配至各从处理器中,利于多个从处理器并行执行。
可选的,作为本发明的一个实施例,所述主处理器具体用于:
对各个一级子任务数据进行编号得到一级子任务数据R1、R2……Rn,并对各个从处理器进行编号得到从处理器DSP1、DSP2……DSPm,且将一级子任务数据R1、R2……Rn分配至从处理器DSP1、DSP2……DSPm中。
可选的,从处理器的数目与一级子任务数据的数目可设置为相等,即n=m,将一级子任务数据R1、R2……Rn一一对应的分配至从处理器DSP1、DSP2……DSPm中。
具体的,处理器为DSP从处理器,DSP从处理器一半用于EDMA读取数据,另一半用于存储处理后的数据,EDMA是DSP从处理器中用于快速数据交换的重要技术,具有独立于CPU的后台批量数据传输的能力。
上述实施例中,一级子任务数据一对一的分配至从处理器中,利用多阵列式的从处理器并列执行主任务,减小单个从处理器执行任务的压力,降低带宽需求。
可选的,作为本发明的一个实施例,所述主处理器具体用于:
对各个一级子任务数据进行编号得到一级子任务数据R1、R2……Rn,并对各个从处理器进行编号得到从处理器DSP1、DSP2……DSPm,且将一级子任务数据R1、R2……Rn分配至从处理器DSP1、DSP2……DSPm中。
可选的,作为本发明的一个实施例,所述主处理器还用于:
当所述当前从处理器执行完成一级子任务数据时,生成完成标识,将所述完成标识发送至下一从处理器中执行分配到的一级子任务数据。
采用上述进一步技术方案的有益效果是:当前从处理器完成子任务数据时,发送完成标识给下一从处理器,以流水形式有序的执行子任务数据,防止任务处理时一些资源出现死锁情况。
可选的,作为本发明的一个实施例,所述从处理器数据包括多核共享存储器,在所述多核共享存储器中建立乒缓冲区和乓缓冲区,所述乒缓冲区用于存储所述主处理器分配的一级子任务数据,所述乓缓冲区用于存储处理完成的一级子任务数据或多个二级子任务数据。
上述实施例中,在多核共享存储器中包括两个缓冲区,乒缓冲区与主处理器实现数据交互,当其他从处理器需要乓缓冲区中的数据时,可以从乓缓冲区进行调用和交互,能够最优化利用多DSP资源,实现高速互联。
具体的,介绍如何建立多个DSP处理器数据交互的架构:
在从处理器的多核共享存储器中开辟两个缓冲区乒缓冲和乓缓冲;
建立第一级的乒乓架构:第一级的乒乓架构是解决从处理器和主处理器之间计算和传输达到并行的架构,乒缓冲区与主处理器实现数据交互;
建立第二级的乒乓架构:第二级的乒乓架构是实现多个从处理器之间的计算和传输并行的架构,当其他从处理器需要乓缓冲区中的数据时,可以从乓缓冲区进行调用和交互。通过乒缓冲和乓缓冲的交替缓冲完成数据在多个DSP从处理器之间交互,通过这种方式可以实现数据和算法的并行处理,达到最优化利用多DSP资源,实现高速互联,从而提升了运算性能。
上述实施例中,当前从处理器完成子任务数据时,发送完成标识给下一从处理器,以流水形式有序的执行子任务数据,防止任务处理时一些资源出现死锁情况。
可选的,作为本发明的一个实施例,所述主处理器还具体用于:
获取当前从处理器的最大处理值,将所述最大处理值作为所述预定值,将一级子任务数据的数据大小与所述最大处理值进行比较,如果所述一级子任务数据的数据大小大于所述最大处理值,则根据预设分解值将所述一级子任务数据进行二级分解处理,得到多个二级子任务数据,其中预设分解值小于或等于当前从处理器的最大处理值。
上述实施例中,能够根据当前从处理器自身的处理量再次考虑是否将一级子任务数据进行分解,通过二级分解处理得到利于当前从处理器处理的更小的二级子任务数据,降低带宽需求,提升处理器的运算性能。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,上述描述的装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分,或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种总线任务处理方法,其特征在于,包括如下步骤:
主处理器从任务栈中读取主任务数据,
将所述主任务数据进行一级分解得到多个一级子任务数据,
将多个一级子任务数据分配至多个从处理器中;
所述主处理器调用各个所述从处理器执行分配的一级子任务数据,当确定当前从处理器中的一级子任务数据的数据大小大于预定值时,将所述一级子任务数据进行二级分解处理,得到多个二级子任务数据,并调用当前从处理器执行所述多个二级子任务数据。
2.根据权利要求1所述的总线任务处理方法,其特征在于,所述将主任务数据进行一级分解得到多个一级子任务数据,具体为:
获取所述主任务数据中的多个类别属性,根据不同的类别属性将所述主任务数据进行一级分解,得到多个不同类别属性的一级子任务数据。
3.根据权利要求1所述的总线任务处理方法,其特征在于,所述将多个一级子任务数据分配至多个从处理器中,具体为:
对各个一级子任务数据进行编号得到一级子任务数据R1、R2……Rn,并对各个从处理器进行编号得到从处理器DSP1、DSP2……DSPm,且将一级子任务数据R1、R2……Rn分配至从处理器DSP1、DSP2……DSPm中。
4.根据权利要求1所述的总线任务处理方法,其特征在于,所述从处理器包括多核共享存储器,所述多核共享存储器包括乒缓冲区和乓缓冲区,所述乒缓冲区用于存储所述主处理器分配的一级子任务数据或分解的多个二级子任务数据,所述乓缓冲区用于存储处理完成的一级子任务数据或处理完成的多个二级子任务数据。
5.根据权利要求1至4任一项所述的总线任务处理方法,其特征在于,所述当确定当前从处理器中的一级子任务数据大于预定值时,将所述一级子任务数据进行二级分解处理,具体为:
获取当前从处理器的最大处理值,将所述最大处理值作为所述预定值,并将一级子任务数据的数据大小与所述预定值进行比较,如果所述一级子任务数据的数据大小大于所述预定值,则根据预设分解值将所述一级子任务数据进行二级分解处理,得到多个二级子任务数据,其中所述预设分解值小于或等于当前从处理器的最大处理值。
6.一种总线任务处理系统,其特征在于,包括:
主处理器,用于从任务栈中读取主任务数据,将所述主任务数据进行一级分解得到多个一级子任务数据;还用于将多个一级子任务数据分配至多个从处理器中,并调用各个所述从处理器执行分配的一级子任务数据,当确定当前从处理器中的一级子任务数据的数据大小大于预定值时,将所述一级子任务数据进行二级分解处理,得到多个二级子任务数据,并调用当前从处理器执行所述多个二级子任务数据;
所述从处理器,用于根据所述主处理器的调用执行一级子任务数据;还用于根据所述主处理器的调用执行所述多个二级子任务数据。
7.根据权利要求6所述的总线任务处理系统,其特征在于,所述主处理器具体用于:
获取所述主任务数据中的多个类别属性,根据不同的类别属性将所述主任务数据进行一级分解,得到多个不同类别属性的一级子任务数据。
8.根据权利要求6所述的总线任务处理系统,其特征在于,所述主处理器具体用于:
对各个一级子任务数据进行编号得到一级子任务数据R1、R2……Rn,并对各个从处理器进行编号得到从处理器DSP1、DSP2……DSPm,且将一级子任务数据R1、R2……Rn分配至从处理器DSP1、DSP2……DSPm中。
9.根据权利要求6所述的总线任务处理系统,其特征在于,所述从处理器数据包括多核共享存储器,所述多核共享存储器包括乒缓冲区和乓缓冲区,所述乒缓冲区用于存储所述主处理器分配的一级子任务数据,所述乓缓冲区用于存储处理完成的一级子任务数据或多个二级子任务数据。
10.根据权利要求6至9任一项所述的总线任务处理系统,其特征在于,所述主处理器还具体用于:
获取当前从处理器的最大处理值,将所述最大处理值作为所述预定值,将一级子任务数据的数据大小与所述最大处理值进行比较,如果所述一级子任务数据的数据大小大于所述最大处理值,则根据预设分解值将所述一级子任务数据进行二级分解处理,得到多个二级子任务数据,其中预设分解值小于或等于当前从处理器的最大处理值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810373006.1A CN108804377A (zh) | 2018-04-24 | 2018-04-24 | 一种总线任务处理方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810373006.1A CN108804377A (zh) | 2018-04-24 | 2018-04-24 | 一种总线任务处理方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108804377A true CN108804377A (zh) | 2018-11-13 |
Family
ID=64093129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810373006.1A Pending CN108804377A (zh) | 2018-04-24 | 2018-04-24 | 一种总线任务处理方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108804377A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111159782A (zh) * | 2019-12-03 | 2020-05-15 | 支付宝(杭州)信息技术有限公司 | 安全任务处理方法和电子设备 |
CN116069480A (zh) * | 2023-04-06 | 2023-05-05 | 杭州登临瀚海科技有限公司 | 一种处理器及计算设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060020721A1 (en) * | 2004-05-26 | 2006-01-26 | Microchip Technology Incorporated | Configurable ping-pong buffers for USB buffer descriptor tables |
CN102156660A (zh) * | 2011-04-12 | 2011-08-17 | 东南大学 | 多主体系统中基于双层分解的任务分配方法 |
CN102999385A (zh) * | 2012-11-06 | 2013-03-27 | 苏州懿源宏达知识产权代理有限公司 | 计算设备中多处理器协同处理方法 |
CN104580396A (zh) * | 2014-12-19 | 2015-04-29 | 华为技术有限公司 | 一种任务调度方法、节点及系统 |
CN105117283A (zh) * | 2015-08-26 | 2015-12-02 | 深圳市华验防伪科技有限公司 | 一种任务拆分方法及系统 |
CN105608046A (zh) * | 2015-12-17 | 2016-05-25 | 南京航空航天大学 | 基于MapReduce编程模型的多核处理器架构 |
-
2018
- 2018-04-24 CN CN201810373006.1A patent/CN108804377A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060020721A1 (en) * | 2004-05-26 | 2006-01-26 | Microchip Technology Incorporated | Configurable ping-pong buffers for USB buffer descriptor tables |
CN102156660A (zh) * | 2011-04-12 | 2011-08-17 | 东南大学 | 多主体系统中基于双层分解的任务分配方法 |
CN102999385A (zh) * | 2012-11-06 | 2013-03-27 | 苏州懿源宏达知识产权代理有限公司 | 计算设备中多处理器协同处理方法 |
CN104580396A (zh) * | 2014-12-19 | 2015-04-29 | 华为技术有限公司 | 一种任务调度方法、节点及系统 |
CN105117283A (zh) * | 2015-08-26 | 2015-12-02 | 深圳市华验防伪科技有限公司 | 一种任务拆分方法及系统 |
CN105608046A (zh) * | 2015-12-17 | 2016-05-25 | 南京航空航天大学 | 基于MapReduce编程模型的多核处理器架构 |
Non-Patent Citations (1)
Title |
---|
夏际金 等: "多级并行的多个DSP软件设计", 《雷达科学与技术》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111159782A (zh) * | 2019-12-03 | 2020-05-15 | 支付宝(杭州)信息技术有限公司 | 安全任务处理方法和电子设备 |
CN111159782B (zh) * | 2019-12-03 | 2021-05-18 | 支付宝(杭州)信息技术有限公司 | 安全任务处理方法和电子设备 |
CN116069480A (zh) * | 2023-04-06 | 2023-05-05 | 杭州登临瀚海科技有限公司 | 一种处理器及计算设备 |
CN116069480B (zh) * | 2023-04-06 | 2023-06-13 | 杭州登临瀚海科技有限公司 | 一种处理器及计算设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109993299B (zh) | 数据训练方法及装置、存储介质、电子装置 | |
CN107124472A (zh) | 负载均衡方法及装置、计算机可读存储介质 | |
CN110537169A (zh) | 分布式计算系统中的集群资源管理 | |
CN107087019A (zh) | 一种端云协同计算架构及任务调度装置及方法 | |
Jiang et al. | Fleetrec: Large-scale recommendation inference on hybrid gpu-fpga clusters | |
CN106095532B (zh) | 一种云环境中虚拟机负载均衡安全调度方法 | |
CN104679594B (zh) | 一种中间件分布式计算方法 | |
CN106156159A (zh) | 一种表连接处理方法、装置和云计算系统 | |
CN105740063A (zh) | 一种数据处理方法及装置 | |
CN114281521B (zh) | 优化深度学习异构资源通信效率方法、系统、设备及介质 | |
Chen et al. | Tology-aware optimal data placement algorithm for network traffic optimization | |
CN110321331A (zh) | 利用多级散列函数来确定存储地址的对象存储系统 | |
CN107729514A (zh) | 一种基于hadoop的副本放置节点确定方法及装置 | |
CN108804377A (zh) | 一种总线任务处理方法及系统 | |
CN108037898A (zh) | 一种基于Ceph的dpdk通讯的方法、系统及装置 | |
CN105159779A (zh) | 提高多核cpu数据处理性能的方法和系统 | |
CN103150159B (zh) | 使用命名对象的标识符生成 | |
CN109032982A (zh) | 一种数据处理方法、装置、设备、系统、fpga板卡及其组合 | |
CN106059940A (zh) | 一种流量控制方法及装置 | |
AlIsmail et al. | Review of energy reduction techniques for green cloud computing | |
CN105653347A (zh) | 一种服务器、资源管理方法及虚拟机管理器 | |
CN110069319B (zh) | 一种面向朵云资源管理的多目标虚拟机调度方法及系统 | |
CN110275772A (zh) | 一种数据处理方法及其相关设备 | |
CN104933110B (zh) | 一种基于MapReduce的数据预取方法 | |
CN107786586A (zh) | 业务的负载调度方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181113 |