CN108768778B - 一种网络时延计算方法、装置、设备及存储介质 - Google Patents
一种网络时延计算方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN108768778B CN108768778B CN201810549711.2A CN201810549711A CN108768778B CN 108768778 B CN108768778 B CN 108768778B CN 201810549711 A CN201810549711 A CN 201810549711A CN 108768778 B CN108768778 B CN 108768778B
- Authority
- CN
- China
- Prior art keywords
- link
- virtual link
- flow chart
- node
- calculated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0852—Delays
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明实施例公开了一种网络时延计算方法、装置、设备及存储介质,方法包括:根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在目标网络中的流程图,根据流程图,确定与待计算虚拟链路对应的序列链路以及非序列链路;在流程图中,去除与序列链路匹配的由并发性造成的异常时延影响后,针对流程图使用轨迹法计算与待计算虚拟链路对应的端到端时延上限值。本发明实施例的技术方案解决了现有技术计算的AFDX(Avionics Full Duplex Switched Ethernet,航空电子全双工交换式以太网)端到端时延评估结果可靠性较低、偏差大及参考意义不大的问题,从而提高AFDX端到端时延评估结果的可靠性和可参考性。
Description
技术领域
本发明实施例涉及电子信息技术领域,尤其涉及一种网络时延计算方法、装置、设备及存储介质。
背景技术
航空电子全双工交换式以太网(Avionics Full Duplex Switched Ethernet,AFDX)用于航空电子设备间的数据交换,为了实现设备之间数据及时、可靠的传输,准确计算出AFDX端到端时延十分必要。
现有技术中,对AFDX端到端时延的计算方法包括以下两种:
(1)通过仿真的方法模拟真实网络运行的业务情景以研究端到端时延,但是,由于网络业务的复杂性,因此,通过仿真方法估计出的端到端时延评估结果可靠性不高。
(2)通过网络演算方法以最小加代数为数学基础,建立一套分析度量网络性能的框架,根据上述框架计算端到端时延的上界值。但是,通过网络演算方法获得的端到端时延的上界值是在网络情况最差的条件下达到的,最差的网络情况在实际网络中很少出现或者根本不会出现,因此,得出的端到端时延的上界值相较于实际情况普遍偏大,实际意义不大,可参考性不高。
发明内容
本发明实施例提供一种网络时延计算方法、装置、设备及存储介质,实现提高AFDX端到端时延评估结果的可靠性和可参考性。
第一方面,本发明实施例提供了一种网络时延计算方法,包括:
根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在所述目标网络中的流程图,所述流程图包括与所述待计算虚拟链路对应的传输路径集合、与所述传输路径集合中的各路径节点关联的关联节点,以及与所述路径节点及所述关联节点关联的其他虚拟链路,所述传输路径集合中的各路径由相邻两个路径节点构成;
根据所述流程图,确定与所述待计算虚拟链路对应的序列链路以及非序列链路;
其中,所述序列链路为在所述流程图中与所述待计算虚拟链路存在至少一个交汇节点的虚拟链路,所述非序列链路为在所述流程图中与所述待计算虚拟链路不存在交汇节点的虚拟链路;
在所述流程图中,去除与所述序列链路匹配的由并发性造成的异常时延影响后,针对所述流程图使用轨迹法计算与所述待计算虚拟链路对应的端到端时延上限值。
第二方面,本发明实施例还提供了一种网络时延计算装置,包括:
流程图确定模块,用于根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在所述目标网络中的流程图,所述流程图包括与所述待计算虚拟链路对应的传输路径集合、与所述传输路径集合中的各路径节点关联的关联节点,以及与所述路径节点及所述关联节点关联的其他虚拟链路,所述传输路径集合中的各路径由相邻两个路径节点构成;
链路信息确定模块,用于根据所述流程图,确定与所述待计算虚拟链路对应的序列链路以及非序列链路;
其中,所述序列链路为在所述流程图中与所述待计算虚拟链路存在至少一个交汇节点的虚拟链路,所述非序列链路为在所述流程图中与所述待计算虚拟链路不存在交汇节点的虚拟链路;
时延计算模块,用于在所述流程图中,去除与所述序列链路匹配的由并发性造成的异常时延影响后,针对所述流程图使用轨迹法计算与所述待计算虚拟链路对应的端到端时延上限值。
第三方面,本发明实施例还提供了一种设备,所述设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现本发明任意实施例所提供的网络时延计算方法。
第四方面,本发明实施例还提供了一种计算机存储介质,其上存储有计算机程序,该程序被处理器执行时实现本发明任意实施例所提供的网络时延计算方法。
本发明实施例通过根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在目标网络中的流程图,根据流程图确定与待计算虚拟链路对应的序列链路以及非序列链路;在流程图中去除与序列链路匹配的由并发性造成的异常时延影响后,针对流程图使用轨迹法计算与待计算虚拟链路对应的端到端时延上限值,解决现有技术计算的AFDX,端到端时延评估结果可靠性较低、偏差大及参考意义不大的问题,从而提高AFDX端到端时延评估结果的可靠性和可参考性。
附图说明
图1a是本发明实施例一提供的一种网络时延计算方法的流程图;
图1b是本发明实施例一提供的一种部分虚拟链路架构的示意图;
图2是本发明实施例二提供的一种网络时延计算方法的流程图;
图3是本发明实施例三提供的一种网络时延计算装置的示意图;
图4为本发明实施例四提供的一种设备的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。
另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理,但是其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例一
图1a是本发明实施例一提供的一种网络时延计算方法的流程图,本实施例可适用于准确计算AFDX端到端时延上限值的情况,该方法可以由网络时延计算装置来执行,该装置可以由软件和/或硬件的方式来实现,如图1a所示,该方法包括如下操作:
S110、根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在所述目标网络中的流程图,所述流程图包括与所述待计算虚拟链路对应的传输路径集合、与所述传输路径集合中的各路径节点关联的关联节点,以及与所述路径节点及所述关联节点关联的其他虚拟链路,所述传输路径集合中的各路径由相邻两个路径节点构成。
其中,目标网络指的是AFDX网络,用于航空电子设备间的数据交换。AFDX网络包括AFDX端系统、AFDX交换机和传输路径。其中AFDX端系统为航空应用系统提供数据传输的应用级接口,负责将航空应用系统采集的原始数据经过一系列网络协议的封装,通过物理接口发出。AFDX交换机是AFDX网络的通信神经中枢,接收来自每个以太网物理几口的输入分组,并且按照目的地址将该分组转发至交换机的输出端口。虚拟链路(Virtual Link,VL)架构描述了目标网络的详细设计,目的是用虚拟链路为单位实现所有网络通信功能,使得整个AFDX网络中的每条数据通路都有确定的转发策略,即在网络运行之初就将网络中需要通信的数据通路全部配置到交换机中,而网络运行后AFDX端系统会按照约定的虚拟链路发送数据。虚拟链路主要包括以下参数:源节点,目的节点,带宽分配间隔(BAG),最大帧长度(Lmax)。其中,源节点、目的节点以及其中经过的中间节点共同构成完整的传输路径。BAG表示在同一个VL中发送两个连续帧第一位之间的最小间隔;Lmax为VL可以传送的最大帧的长度(单位字节)。虚拟链路中BAG和Lmax两个参数的作用是避免每个虚链路之间出现相互影响,使得各个虚拟链路能各自占用相对确定的带宽资源。流程图是根据虚拟链路的数据流向绘制的,包括虚拟链路对应的传输路径集合、与传输路径集合中的各路径节点关联的关联节点,以及与路径节点及关联节点关联的其他虚拟链路等。传输路径集合中的各路径由相邻两个路径节点构成。需要说明的是,流程图可以由计算机根据虚拟链路架构自动生成,也可以人为生成,本发明实施例对此并不进行限制。
在本发明实施例中,在计算AFDX网络时延上限值时,需要针对单独一条虚拟链路进行分析。AFDX网络中所有的数据都采用虚拟链路的形式传输,如果从同一AFDX端系统的两条虚拟链路同时要求发送数据,AFDX端系统会根据自身规则进行排序后发送,该规则并不完全一致,部分规则是基于优先级的,部分规则是单纯的轮询发送。但无论根据哪一种规则,鉴于端系统的物理端口资源的限制,两条虚拟链路不可能同时并发传输。因此,在为待计算虚拟链路确定时延上限值时,需要根据确定的虚拟链路架构,为待计算虚拟链路确定其在整网中的流程图。
S120、根据所述流程图,确定与所述待计算虚拟链路对应的序列链路以及非序列链路。
其中,所述序列链路为在所述流程图中与所述待计算虚拟链路存在至少一个交汇节点的虚拟链路,所述非序列链路为在所述流程图中与所述待计算虚拟链路不存在交汇节点的虚拟链路。
图1b是本发明实施例一提供的一种部分虚拟链路架构的示意图,在一个具体的例子中,如图1b所示,S1、S2和S3是虚拟链路架构中的部分节点,V1、V2、V3和V4是AFDX网络虚拟链路架构中的部分虚拟链路。假设V4为待计算虚拟链路,V4与V1、V2和V3存在节点S3处存在交汇,则V1、V2、V3和V4在节点S3处构成序列链路。假设V3为待计算虚拟链路,V3在节点S2处不存在交汇的其他虚拟链路,则V3在节点S2处构成非序列链路。由此可见,待计算虚拟链路在传输路径中只要存在共用链路的情况,就会被标示出来进行序列化的考虑。
S130、在所述流程图中,去除与所述序列链路匹配的由并发性造成的异常时延影响后,针对所述流程图使用轨迹法计算与所述待计算虚拟链路对应的端到端时延上限值。
其中,并发性造成的异常时延影响指的是与待计算虚拟链路对应的存在并发现象的序列链路引起的时延影响。仍然参考图1b,由于V1和V2来自于同一个节点S1,则在节点S3处,V1和V2存在并发现象。轨迹法是分析一条数据流路径最坏场景下的相关性能参数的方法,它要遍历分析数据流路径上所有经过的节点,适用于各种网络的时延分析。但传统的轨迹法不考虑整个网络的节点对数据流的影响,之构建数据包在每个节点中的时序,其获得的时延上限值无法作为适航认证的依据。假设m4为V4虚拟链路的数据包,在传统的时延上限值的计算方法中,考虑m4的最差情况下的时延(上限值)会考虑抵达节点S3的最长排队时延,即考虑V1、V2、V3的数据包与m4同时抵达S3,并且V1、V2、V3的数据包在m4前被处理并发送,从而得出相应的最大端到端时延。而实际上,由于V1和V2中的数据包不能同时抵达S3,所以传统方法得到的最大时延因此被引入了更多的偏差,是一个很松弛的结果,即出现该结果的情况极难出现或不可能出现,可参考性极低。
发明人为改善上述缺陷,保证AFDX网络端到端时延上限值尽可能的贴近实际能够出现的最差情况,对待计算虚拟链路所有被经过的节点考虑最差情况。核心思路是去除与序列链路匹配的由并发性造成的异常时延影响后,在针对待计算虚拟链路对应的流程图使用轨迹法计算与待计算虚拟链路对应的端到端时延上限值。这种方法能够避免将序列链路并发这种实际不会发生的情况考虑在内而增加的悲观性,从而能够得到相比于传统方法更为优化的结果,具有更高的参考价值。
在本发明的一个可选实施例中,所述端到端时延上限值包括所述待计算虚拟链路中的固定时延,其中,所述固定时延包括数据包传输的技术时延以及经过的交换机的固定技术时延。
需要说明的是,AFDX网络的端到端时延包含四部分:源端系统时延、目的端系统时延、数据包传输的技术时延和交换机时延。源端系统时延指的是AFDX端系统队列端口缓冲区的数据通过逻辑搬运到物理层的发送端口所需的时间。目的端系统时延指的是端系统搬运数据从物理层端口到队列端口缓冲区所需的时间。源端系统时延和目的端系统时延两项时延与实际设备性能紧密相关(通常取150us)。链路时延指数据帧在物理链路上传输所需的时间,计算方法为数据帧长度除以带宽,例:链路带宽为100Mbps,数据帧长度为1518字节,则链路时延的计算结果为:(1518*8)/100=123.04us。交换机时延包括交换机的固定技术时延和数据帧在交换机端口缓冲区停留的时延,其中固定技术时延与交换机实际设备性能紧密相关(通常取100us),而数据帧在交换机端口缓冲区停留的时间延迟则是可变值,与网络数据传输的实际情况相关。
在本发明实施例中,考虑到源端系统时延、目的端系统时延交换机的固定技术时延和数据帧在交换机端口缓冲区停留的时延都是不能直接计算确定的时延,其数值由硬件生产商提供,可以直接将固定值如150us和100us代入即可。而真正需要计算的固定时延则是数据包传输的技术时延。
本发明实施例通过根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在目标网络中的流程图,根据流程图确定与待计算虚拟链路对应的序列链路以及非序列链路;在流程图中去除与序列链路匹配的由并发性造成的异常时延影响后,针对流程图使用轨迹法计算与待计算虚拟链路对应的端到端时延上限值,解决现有技术计算的AFDX,端到端时延评估结果可靠性较低、偏差大及参考意义不大的问题,从而提高AFDX端到端时延评估结果的可靠性和可参考性。
实施例二
图2是本发明实施例二提供的一种网络时延计算方法的流程图,本实施例以上述实施例为基础进行具体化,在本实施例中,将去除与所述序列链路匹配的由并发性造成的异常时延影响,具体为:在所述流程图中获取一个所述交汇节点作为目标节点,并将由所述待计算虚拟链路中位于所述目标节点前一位置的路径节点与所述目标节点构成的路径作为目标路径;在所述流程图中,获取抵达所述目标节点的,除去所述待计算虚拟链路之外的全部虚拟链路作为处理链路,并获取抵达所述目标节点的,除去所述目标路径之外的全部路径作为处理路径;如果所述处理链路中包括有抵达所述目标节点时传输路径集合相同的至少两条虚拟链路,则在所述流程图中,将所述处理路径中承载虚拟链路最多的一条路径上的虚拟链路的数量调整为与所述目标路径上承载的虚拟链路的数量相一致;返回执行在所述流程图,中获取一个交汇节点作为目标节点的操作,直至完成对全部交汇节点的处理。相应的,如图2所示,本实施例的方法可以包括:
S210、根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在所述目标网络中的流程图,所述流程图包括与所述待计算虚拟链路对应的传输路径集合、与所述传输路径集合中的各路径节点关联的关联节点,以及与所述路径节点及所述关联节点关联的其他虚拟链路,所述传输路径集合中的各路径由相邻两个路径节点构成。
S220、根据所述流程图,确定与所述待计算虚拟链路对应的序列链路以及非序列链路。
在本发明实施例中,对待计算虚拟链路对应的序列链路进行处理时,对待计算虚拟链路中路径经过的所有节点逐一进行分析。具体是:对于某两节点中不存在其他虚拟链路的路径(即该路径中只包括该待计算虚拟链路)中包括的虚拟链路,作为非序列链路。对于非序列链路部分的时延计算,可以直接计算器时延影响。对于某两节点中存在其他虚拟链路的路径(即该路径中同时包括待计算虚拟链路和其他虚拟链路)中包括的虚拟链路,作为序列链路。对于序列链路部分的时延计算,需要考虑并发现象引起的时延影响,进而得到待计算虚拟链路对应的端到端时延上限值。
S230、在所述流程图中获取一个所述交汇节点作为目标节点,并将由所述待计算虚拟链路中位于所述目标节点前一位置的路径节点与所述目标节点构成的路径作为目标路径。
在对待计算虚拟链路中路径经过的所有节点逐一进行分析时,可以参考图1b所示的具体例子。在图1b中,将V4作为待计算虚拟链路,S3是V4对应的流程图中其中一个节点,且在该节点处存在共用链路的情况,将S3作为一个目标结点。在S3之前,还存在S1节点和S2节点,且在S1->S3的路径上,存在并发现象,则可以将S1->S3和S2->S3两个路径构成目标路径。
S240、在所述流程图中,获取抵达所述目标节点的,除去所述待计算虚拟链路之外的全部虚拟链路作为处理链路,并获取抵达所述目标节点的,除去所述目标路径之外的全部路径作为处理路径。
继续参考图1b,V4作为待计算虚拟链路,S3作为一个目标结点,将在抵达S3的S1->S3和S2->S3两个路径作为处理路径,将S1->S3和S2->S3两个路径中包括的虚拟链路V1、V2和V3作为处理链路。
S250、如果所述处理链路中包括有抵达所述目标节点时传输路径集合相同的至少两条虚拟链路,则在所述流程图中,将所述处理路径中承载虚拟链路最多的一条路径上的虚拟链路的数量调整为与所述目标路径上承载的虚拟链路的数量相一致。
仍然以图1b为例说明,在处理链路V1、V2和V3中,V1和V2抵达S3的传输路径集合相同,均为S1->S3,则认为V1和V2存在并发现象。此时需要对序列链路中的处理链路进行进一步处理。具体的处理方法是:将处理路径中承载虚拟链路最多的一条路径上的虚拟链路的数量调整为与目标路径上承载的虚拟链路的数量相一致。对应图1b则是将S1->S3和S2->S3中承载虚拟链路最多的路径S1->S3上的虚拟链路的数量调整为与V4所在目标路径上承载的虚拟链路的数量相一致,如果V4所在目标路径上承载的虚拟链路只有V4本身一条,则将S1->S3上的虚拟链路的数量调整为1。
需要说明的是,对序列链路进行处理的前提条件是在在序列链路中存在并发现象。如果在处理链路中存在多种并发现象,需要对每个并发现象对应的处理链路进行处理。举例而言,如果在图1b中还存在S4->S3的处理路径,且在S4->S3路径中存在并发的V5和V6虚拟链路,则同样需要将S4->S3上的虚拟链路的数量调整为1。
另外还需说明的是,将处理路径中承载虚拟链路最多的一条路径上的虚拟链路的数量调整为与目标路径上承载的虚拟链路的数量相一致的操作并不会对目标网络的虚拟链路架构造成实质性的影响,也即不会影响目标网络中每条数据通路确定的转发策略,这种处理手段只是应用于时延计算的过程中。
S260、判断是否完成对全部交汇节点的处理,若是,则执行S270,否则,返回执行S230。
相应的,当待计算虚拟链路中包括多个交汇节点时,需要依次对每个交汇节点进行处理。
S270、针对所述流程图使用轨迹法计算与所述待计算虚拟链路对应的端到端时延上限值。
在本发明的一个可选实施例中,针对所述流程图使用轨迹法计算与所述待计算虚拟链路对应的端到端时延上限值,包括:根据所述流程图,并基于如下公式计算所述待计算虚拟链路的端到端时延上限值:
其中,Ri为所述待计算虚拟链路的端到端时延上限值,lasti为所述待计算虚拟链路中最后访问的节点,为数据包在最后一个访问节点开始发送的时间,为最后一个访问节点发送所述数据包所需要的时间,t为所述待计算虚拟链路产生所述数据包的起始时间。
在本发明实施例中,使用轨迹法计算待计算虚拟链路对应的端到端时延上限值时,可以根据上述公式进行计算。
其中,i和j为虚拟链路的编号,对应的虚拟链路为Vi和Vj,n为所述虚拟链路架构中虚拟链路的数量,Pi为Vi中数据包所经过的路径,Pj为Vj中数据包所经过的路径,Ai,j为Vj经过Vi的最大抖动值,Tj为Vj的带宽分配间隔,Cj为Vj在第一个交集节点的发送时延,ji为一个序列标号,可用于标出最大抖动节点,Ti为Vi的带宽分配间隔,Ci为最后一个访问节点的发送时延,h为数据包所经过的路径,lmax为最大帧长度。
具体的,在数据包在最后一个访问节点开始发送的时间中,一项的目的是计算数据包在路径Pi中所有由于链路交汇产生的时延,因此在考虑Ai,j作为交汇引起的抖动值时,需要对路径Pi中所有的交汇节点中存在并发现象的处理路径进行处理,即将处理路径中承载虚拟链路最多的一条路径上的虚拟链路的数量调整为与目标路径上承载的虚拟链路的数量相一致。Ai,j可以理解为不同虚拟链路上的数据包流经的某一节点上的“忙时间段”,每一个节点上的忙时间段为在该节点上所有到达的数据包的处理时间的总和。假定i为节点j上需接收的虚拟链路总数,不同虚拟链路上的消息包在节点j的处理时延分别为C1、C2……、Ci,则Ai,j=C1+C2+……+Ci。是数据包在路径Pi中经过最慢节点时的发送时延,是路径Pi的节点上除去最后一个节点后分别经过的最长数据包的发送时延之和,(|Pi|-1)×lmax是交换机的技术时延之和,包括交换机的固定技术时延和数据帧在交换机端口缓冲区停留的时延。
本发明实施例通过对待计算虚拟链路中的每个交汇节点中去除与序列链路匹配的由并发性造成的异常时延影响,将处理路径中承载虚拟链路最多的一条路径上的虚拟链路的数量调整为与所述目标路径上承载的虚拟链路的数量相一致,解决解决现有技术计算的AFDX,端到端时延评估结果可靠性较低、偏差大及参考意义不大的问题,从而提高AFDX端到端时延评估结果的可靠性和可参考性。
实施例三
图3是本发明实施例三提供的一种网络时延计算装置的示意图,可执行本发明任意实施例所提供的网络时延计算方法,本实施例可适用于准确计算AFDX端到端时延上限值的情况。
所述装置包括:流程图确定模块310、链路信息确定模块320和时延计算模块330,其中:
流程图确定模块310,用于根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在所述目标网络中的流程图,所述流程图包括与所述待计算虚拟链路对应的传输路径集合、与所述传输路径集合中的各路径节点关联的关联节点,以及与所述路径节点及所述关联节点关联的其他虚拟链路,所述传输路径集合中的各路径由相邻两个路径节点构成。
链路信息确定模块320,用于根据所述流程图,确定与所述待计算虚拟链路对应的序列链路以及非序列链路。
其中,所述序列链路为在所述流程图中与所述待计算虚拟链路存在至少一个交汇节点的虚拟链路,所述非序列链路为在所述流程图中与所述待计算虚拟链路不存在交汇节点的虚拟链路。
时延计算模块330,用于在所述流程图中,去除与所述序列链路匹配的由并发性造成的异常时延影响后,针对所述流程图使用轨迹法计算与所述待计算虚拟链路对应的端到端时延上限值。
本发明实施例通过根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在目标网络中的流程图,根据流程图确定与待计算虚拟链路对应的序列链路以及非序列链路;在流程图中去除与序列链路匹配的由并发性造成的异常时延影响后,针对流程图使用轨迹法计算与待计算虚拟链路对应的端到端时延上限值,解决现有技术计算的AFDX,端到端时延评估结果可靠性较低、偏差大及参考意义不大的问题,从而提高AFDX端到端时延评估结果的可靠性和可参考性。
可选的,所述时延计算模块330,还用于:在所述流程图中获取一个所述交汇节点作为目标节点,并将由所述待计算虚拟链路中位于所述目标节点前一位置的路径节点与所述目标节点构成的路径作为目标路径;在所述流程图中,获取抵达所述目标节点的,除去所述待计算虚拟链路之外的全部虚拟链路作为处理链路,并获取抵达所述目标节点的,除去所述目标路径之外的全部路径作为处理路径;如果所述处理链路中包括有抵达所述目标节点时传输路径集合相同的至少两条虚拟链路,则在所述流程图中,将所述处理路径中承载虚拟链路最多的一条路径上的虚拟链路的数量调整为与所述目标路径上承载的虚拟链路的数量相一致;返回执行在所述流程图中获取一个交汇节点作为目标节点的操作,直至完成对全部交汇节点的处理。
可选的,所述时延计算模块330,还用于:根据所述流程图,并基于如下公式计算所述待计算虚拟链路的端到端时延上限值:
其中,Ri为所述待计算虚拟链路的端到端时延上限值,lasti为所述待计算虚拟链路中最后访问的节点,为数据包在最后一个访问节点开始发送的时间,为最后一个访问节点发送所述数据包所需要的时间,t为所述待计算虚拟链路产生所述数据包的起始时间。
其中,i和j为虚拟链路的编号,对应的虚拟链路为Vi和Vj,n为所述虚拟链路架构中虚拟链路的数量,Pi为Vi中数据包所经过的路径,Pj为Vj中数据包所经过的路径,Ai,j为Vj经过Vi的最大抖动值,Tj为Vj的带宽分配间隔,Cj为Vj在第一个交集节点的发送时延,ji为一个序列标号,Ti为Vi的带宽分配间隔,Ci为最后一个访问节点的发送时延,h为数据包所经过的路径,lmax为最大帧长度。
可选的,所述端到端时延上限值包括所述待计算虚拟链路中的固定时延,其中,所述固定时延包括数据包传输的技术时延以及经过的交换机的固定技术时延。
上述网络时延计算装置可执行本发明任意实施例所提供的网络时延计算方法,具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节,可参见本发明任意实施例提供的网络时延计算方法。
实施例四
图4为本发明实施例四提供的一种设备的结构示意图。图4示出了适于用来实现本发明实施方式的设备412的框图。图4显示的设备412仅仅是一个示例,不应对本发明实施例的功能和使用范围带来任何限制。
如图4所示,设备412以通用计算设备的形式表现。设备412的组件可以包括但不限于:一个或者多个处理器416,存储装置428,连接不同系统组件(包括存储装置428和处理器416)的总线418。
总线418表示几类总线结构中的一种或多种,包括存储器总线或者存储器控制器,外围总线,图形加速端口,处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说,这些体系结构包括但不限于工业标准体系结构(Industry StandardArchitecture,ISA)总线,微通道体系结构(Micro Channel Architecture,MCA)总线,增强型ISA总线、视频电子标准协会(Video Electronics Standards Association,VESA)局域总线以及外围组件互连(Peripheral Component Interconnect,PCI)总线。
设备412典型地包括多种计算机系统可读介质。这些介质可以是任何能够被设备412访问的可用介质,包括易失性和非易失性介质,可移动的和不可移动的介质。
存储装置428可以包括易失性存储器形式的计算机系统可读介质,例如随机存取存储器(Random Access Memory,RAM)430和/或高速缓存存储器432。设备412可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例,存储系统434可以用于读写不可移动的、非易失性磁介质(图4未显示,通常称为“硬盘驱动器”)。尽管图4中未示出,可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器,以及对可移动非易失性光盘(例如只读光盘(Compact Disc-Read Only Memory,CD-ROM)、数字视盘(Digital Video Disc-Read Only Memory,DVD-ROM)或者其它光介质)读写的光盘驱动器。在这些情况下,每个驱动器可以通过一个或者多个数据介质接口与总线418相连。存储装置428可以包括至少一个程序产品,该程序产品具有一组(例如至少一个)程序模块,这些程序模块被配置以执行本发明各实施例的功能。
具有一组(至少一个)程序模块426的程序436,可以存储在例如存储装置428中,这样的程序模块426包括但不限于操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块426通常执行本发明所描述的实施例中的功能和/或方法。
设备412也可以与一个或多个外部设备414(例如键盘、指向设备、摄像头、显示器424等)通信,还可与一个或者多个使得用户能与该设备412交互的设备通信,和/或与使得该设备412能与一个或多个其它计算设备进行通信的任何设备(例如网卡,调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口422进行。并且,设备412还可以通过网络适配器420与一个或者多个网络(例如局域网(Local Area Network,LAN),广域网WideArea Network,WAN)和/或公共网络,例如因特网)通信。如图所示,网络适配器420通过总线418与设备412的其它模块通信。应当明白,尽管图中未示出,可以结合设备412使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、磁盘阵列(Redundant Arrays of Independent Disks,RAID)系统、磁带驱动器以及数据备份存储系统等。
处理器416通过运行存储在存储装置428中的程序,从而执行各种功能应用以及数据处理,例如实现本发明上述实施例所提供的网络时延计算方法。
也即,所述处理单元执行所述程序时实现:根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在所述目标网络中的流程图,所述流程图包括与所述待计算虚拟链路对应的传输路径集合、与所述传输路径集合中的各路径节点关联的关联节点,以及与所述路径节点及所述关联节点关联的其他虚拟链路,所述传输路径集合中的各路径由相邻两个路径节点构成;根据所述流程图,确定与所述待计算虚拟链路对应的序列链路以及非序列链路;其中,所述序列链路为在所述流程图中与所述待计算虚拟链路存在至少一个交汇节点的虚拟链路,所述非序列链路为在所述流程图中与所述待计算虚拟链路不存在交汇节点的虚拟链路;在所述流程图中,去除与所述序列链路匹配的由并发性造成的异常时延影响后,针对所述流程图使用轨迹法计算与所述待计算虚拟链路对应的端到端时延上限值。
通过所述设备,根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在目标网络中的流程图,根据流程图确定与待计算虚拟链路对应的序列链路以及非序列链路;在流程图中去除与序列链路匹配的由并发性造成的异常时延影响后,针对流程图使用轨迹法计算与待计算虚拟链路对应的端到端时延上限值,解决现有技术计算的AFDX,端到端时延评估结果可靠性较低、偏差大及参考意义不大的问题,从而提高AFDX端到端时延评估结果的可靠性和可参考性。
实施例五
本发明实施例五还提供一种存储计算机程序的计算机存储介质,所述计算机程序在由计算机处理器执行时用于执行本发明上述实施例任一所述的网络时延计算方法:根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在所述目标网络中的流程图,所述流程图包括与所述待计算虚拟链路对应的传输路径集合、与所述传输路径集合中的各路径节点关联的关联节点,以及与所述路径节点及所述关联节点关联的其他虚拟链路,所述传输路径集合中的各路径由相邻两个路径节点构成;根据所述流程图,确定与所述待计算虚拟链路对应的序列链路以及非序列链路;其中,所述序列链路为在所述流程图中与所述待计算虚拟链路存在至少一个交汇节点的虚拟链路,所述非序列链路为在所述流程图中与所述待计算虚拟链路不存在交汇节点的虚拟链路;在所述流程图中,去除与所述序列链路匹配的由并发性造成的异常时延影响后,针对所述流程图使用轨迹法计算与所述待计算虚拟链路对应的端到端时延上限值。
本发明实施例的计算机存储介质,可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(Read Only Memory,ROM)、可擦式可编程只读存储器((Erasable Programmable ReadOnly Memory,EPROM)或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括——但不限于无线、电线、光缆、射频(Radio Frequency,RF)等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言——诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (8)
1.一种网络时延计算方法,其特征在于,包括:
根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在所述目标网络中的流程图,所述流程图包括与所述待计算虚拟链路对应的传输路径集合、与所述传输路径集合中的各路径节点关联的关联节点,以及与所述路径节点及所述关联节点关联的其他虚拟链路,所述传输路径集合中的各路径由相邻两个路径节点构成;
根据所述流程图,确定与所述待计算虚拟链路对应的序列链路以及非序列链路;
其中,所述序列链路为在所述流程图中与所述待计算虚拟链路存在至少一个交汇节点的虚拟链路,所述非序列链路为在所述流程图中与所述待计算虚拟链路不存在交汇节点的虚拟链路;
在所述流程图中,去除与所述序列链路匹配的由并发性造成的异常时延影响后,针对所述流程图使用轨迹法计算与所述待计算虚拟链路对应的端到端时延上限值;
其中,针对所述流程图使用轨迹法计算与所述待计算虚拟链路对应的端到端时延上限值,包括:
根据所述流程图,并基于如下公式计算所述待计算虚拟链路的端到端时延上限值:
2.根据权利要求1所述的方法,其特征在于,根据所述流程图,去除与所述序列链路匹配的由并发性造成的异常时延影响,包括:
在所述流程图中获取一个所述交汇节点作为目标节点,并将由所述待计算虚拟链路中位于所述目标节点前一位置的路径节点与所述目标节点构成的路径作为目标路径;
在所述流程图中,获取抵达所述目标节点的,除去所述待计算虚拟链路之外的全部虚拟链路作为处理链路,并获取抵达所述目标节点的,除去所述目标路径之外的全部路径作为处理路径;
如果所述处理链路中包括有抵达所述目标节点时传输路径集合相同的至少两条虚拟链路,则在所述流程图中,将所述处理路径中承载虚拟链路最多的一条路径上的虚拟链路的数量调整为与所述目标路径上承载的虚拟链路的数量相一致;
返回执行在所述流程图中获取一个交汇节点作为目标节点的操作,直至完成对全部交汇节点的处理。
4.根据权利要求1-3任一所述的方法,其特征在于,所述端到端时延上限值包括所述待计算虚拟链路中的固定时延,其中,所述固定时延包括数据包传输的技术时延以及经过的交换机的固定技术时延。
5.一种网络时延计算装置,其特征在于,包括:
流程图确定模块,用于根据与目标网络对应的虚拟链路架构,确定待计算虚拟链路在所述目标网络中的流程图,所述流程图包括与所述待计算虚拟链路对应的传输路径集合、与所述传输路径集合中的各路径节点关联的关联节点,以及与所述路径节点及所述关联节点关联的其他虚拟链路,所述传输路径集合中的各路径由相邻两个路径节点构成;
链路信息确定模块,用于根据所述流程图,确定与所述待计算虚拟链路对应的序列链路以及非序列链路;
其中,所述序列链路为在所述流程图中与所述待计算虚拟链路存在至少一个交汇节点的虚拟链路,所述非序列链路为在所述流程图中与所述待计算虚拟链路不存在交汇节点的虚拟链路;
时延计算模块,用于在所述流程图中,去除与所述序列链路匹配的由并发性造成的异常时延影响后,针对所述流程图使用轨迹法计算与所述待计算虚拟链路对应的端到端时延上限值;
其中,所述时延计算模块用于:
根据所述流程图,并基于如下公式计算所述待计算虚拟链路的端到端时延上限值:
6.根据权利要求5所述的装置,其特征在于,所述时延计算模块用于:
在所述流程图中获取一个所述交汇节点作为目标节点,并将由所述待计算虚拟链路中位于所述目标节点前一位置的路径节点与所述目标节点构成的路径作为目标路径;
在所述流程图中,获取抵达所述目标节点的,除去所述待计算虚拟链路之外的全部虚拟链路作为处理链路,并获取抵达所述目标节点的,除去所述目标路径之外的全部路径作为处理路径;
如果所述处理链路中包括有抵达所述目标节点时传输路径集合相同的至少两条虚拟链路,则在所述流程图中,将所述处理路径中承载虚拟链路最多的一条路径上的虚拟链路的数量调整为与所述目标路径上承载的虚拟链路的数量相一致;
返回执行在所述流程图,中获取一个交汇节点作为目标节点的操作,直至完成对全部交汇节点的处理。
7.一种配置设备,其特征在于,所述设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序,
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求1-4中任一所述的网络时延计算方法。
8.一种计算机存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现如权利要求1-4中任一所述的网络时延计算方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810549711.2A CN108768778B (zh) | 2018-05-31 | 2018-05-31 | 一种网络时延计算方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810549711.2A CN108768778B (zh) | 2018-05-31 | 2018-05-31 | 一种网络时延计算方法、装置、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108768778A CN108768778A (zh) | 2018-11-06 |
CN108768778B true CN108768778B (zh) | 2020-12-04 |
Family
ID=64001304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810549711.2A Active CN108768778B (zh) | 2018-05-31 | 2018-05-31 | 一种网络时延计算方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108768778B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110177027B (zh) * | 2019-05-29 | 2020-10-27 | 深圳华锐金融技术股份有限公司 | 网络时延抖动度量方法、装置、计算机设备及存储介质 |
CN112398704B (zh) * | 2019-08-15 | 2022-12-23 | 中国移动通信集团广东有限公司 | 虚拟网络时延计算方法和终端设备 |
CN114039889B (zh) * | 2021-09-27 | 2023-06-16 | 北京邮电大学 | 基于往返时延的时间序列的网络异常检测方法及相关装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103380597A (zh) * | 2011-02-03 | 2013-10-30 | 华为技术有限公司 | 用于在片上环形网络中减少时延的非对称环形网拓扑 |
CN108028781A (zh) * | 2015-09-25 | 2018-05-11 | 英特尔公司 | 用于网络往返时间估计的技术 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9667518B2 (en) * | 2015-09-11 | 2017-05-30 | Telefonaktiebolaget L M Ericsson (Publ) | Method and system for delay measurement of a traffic flow in a software-defined networking (SDN) system |
-
2018
- 2018-05-31 CN CN201810549711.2A patent/CN108768778B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103380597A (zh) * | 2011-02-03 | 2013-10-30 | 华为技术有限公司 | 用于在片上环形网络中减少时延的非对称环形网拓扑 |
CN108028781A (zh) * | 2015-09-25 | 2018-05-11 | 英特尔公司 | 用于网络往返时间估计的技术 |
Also Published As
Publication number | Publication date |
---|---|
CN108768778A (zh) | 2018-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Indrusiak | End-to-end schedulability tests for multiprocessor embedded systems based on networks-on-chip with priority-preemptive arbitration | |
US8718065B2 (en) | Transmission using multiple physical interface | |
US8638665B2 (en) | Router, information processing device having said router, and packet routing method | |
US10742555B1 (en) | Network congestion detection and resolution | |
CN108768778B (zh) | 一种网络时延计算方法、装置、设备及存储介质 | |
EP2741456A1 (en) | Method, device, system and storage medium for achieving message transmission of pcie switch network | |
US7219175B1 (en) | Method and system for improving the latency in a data transmission system | |
US20110106518A1 (en) | System and method of network emlation for test of on-line server processing heavy traffic | |
CN110661725A (zh) | 用于对出口上的网络分组进行重排序的技术 | |
US9276879B2 (en) | Memory transfer optimization of network adapter data placement when performing header-data split operations | |
US7243177B1 (en) | Method and system for throttling data packets in a data transmission system | |
US10791061B2 (en) | Communication control device and communication control method | |
US7701973B2 (en) | Processing receive protocol data units | |
US8804543B2 (en) | Test method for network system | |
US7565580B2 (en) | Method and system for testing network device logic | |
US20070253334A1 (en) | Switch routing algorithm for improved congestion control & load balancing | |
US9798685B1 (en) | Multi-source data pass through using an elastic FIFO and a completion queue | |
US10599347B2 (en) | Information processing system, information processing apparatus, and method for controlling information processing system | |
WO2022110387A1 (zh) | 路由装置及片上网络的路由设备 | |
CN111200561B (zh) | 数据包传输方法和装置、计算机系统和可读存储介质 | |
US20230066835A1 (en) | Methods, systems and computer readable media for improving remote direct memory access performance | |
US8238339B1 (en) | Method and apparatus for selective packet discard | |
Gadallah et al. | A seven-dimensional state flow traffic modelling for multi-controller Software-Defined Networks considering multiple switches | |
US7225274B2 (en) | Method and apparatus for transferring data across a protocol bridge | |
US20040260903A1 (en) | Ping-pong buffer system having a buffer to store a subset of data from a data source |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |